CN113224072B - 一种改善Eflash Cell区字线顶部氧化层被损坏的方法 - Google Patents

一种改善Eflash Cell区字线顶部氧化层被损坏的方法 Download PDF

Info

Publication number
CN113224072B
CN113224072B CN202110449078.1A CN202110449078A CN113224072B CN 113224072 B CN113224072 B CN 113224072B CN 202110449078 A CN202110449078 A CN 202110449078A CN 113224072 B CN113224072 B CN 113224072B
Authority
CN
China
Prior art keywords
layer
barc
cell
teos
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110449078.1A
Other languages
English (en)
Other versions
CN113224072A (zh
Inventor
向磊
江晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202110449078.1A priority Critical patent/CN113224072B/zh
Publication of CN113224072A publication Critical patent/CN113224072A/zh
Application granted granted Critical
Publication of CN113224072B publication Critical patent/CN113224072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种改善Eflash Cell区字线顶部氧化层被损坏的方法，硅基底上cell区的一侧设有外围区；cell区设有多个相互间隔的浮栅多晶硅结构，浮栅多晶硅结构被PEOX层覆盖；PEOX层被TEOS层覆盖；覆盖在每个浮栅多晶硅结构上的TEOS层彼此之间的空隙形成沟槽；外围区设有多晶硅层、位于多晶硅层上的PEOX层以及位于PEOX层上的TEOS层；在cell区和外围区形成覆盖TEOS层的第一BARC层；第一BARC层填充于cell区之间的沟槽；刻蚀第一BARC层，直至cell区之间的沟槽中的第一BARC层的厚度为
Figure DDA0003038083150000011
为止；在cell区和外围区先后形成第二BARC层和光刻胶；对外围区进行光刻形成栅极。本发明可改善字线顶部被损坏的风险，使得多晶硅刻蚀后字线上氧化层作为保护层，其厚度对于刻蚀外围区更安全。

Description

一种改善Eflash Cell区字线顶部氧化层被损坏的方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种改善Eflash Cell区字线顶部氧化层被损坏的方法。
背景技术
在55Eflash栅极多晶硅刻蚀(Gate Poly Etch)前旋涂Barc和光阻PR时，由于CELL区高度高于外围区域，且CELL区边缘旁边没有dummy line，导致旋涂的BARC和光阻PR在CELL区薄于外围区，cell阵列(CELL ARRAY)最边缘5根字线(word line)上会更差，最坏的情况上面基本没有BARC，光阻PR与BARC厚度较外围区相差1400A。
刻蚀时必须以光阻PR最厚的外围区为刻蚀基准，但是结构带来的光阻PR厚度差异，导致硬掩膜HM打开过程中，光阻保留不足导致字线Word line上的氧化层会损失，对于后续的层有较大的影响，使得字线多晶硅保护不足，容易被刻穿。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善Eflash Cell区字线顶部氧化层被损坏的方法，用于解决现有技术中Eflash栅极多晶硅刻蚀过程中由于光阻保留不足导致字线上的氧化层损失的问题。
为实现上述目的及其他相关目的，本发明提供一种改善Eflash Cell区字线顶部氧化层被损坏的方法，该方法至少包括以下步骤：
步骤一、提供硅基底，所述硅基底上设有cell区；所述cell区的一侧设有与其相邻的外围区；所述cell区设有多个相互间隔的浮栅多晶硅结构，所述浮栅多晶硅结构被PEOX层覆盖；所述PEOX层被TEOS层覆盖；覆盖在每个所述浮栅多晶硅结构上的所述TEOS层与其相邻的所述浮栅多晶硅结构上的所述TEOS层彼此之间的空隙形成沟槽；所述外围区设有多晶硅层、位于所述多晶硅层上的PEOX层以及位于所述PEOX层上的TEOS层；
步骤二、在所述cell区和所述外围区形成覆盖所述TEOS层的第一BARC层；所述第一BARC层填充于所述cell区之间的沟槽；
步骤三、刻蚀所述第一BARC层，直至所述cell区之间的沟槽中的所述第一BARC层的厚度为
Figure BDA0003038083130000011
为止；
步骤四、在所述cell区和所述外围区形成第二BARC层；
步骤五、在所述第二BARC层上覆盖光刻胶；
步骤六、对所述外围区进行光刻形成栅极。
优选地，步骤一中的所述浮栅多晶硅结构顶部与所述PEOX层之间设有氧化层。
优选地，步骤一中的所述PEOX层的厚度为
Figure BDA0003038083130000021
优选地，步骤一中的所述TEOS层的厚度为
Figure BDA0003038083130000022
优选地，步骤一中cell区的所述PEOX层与所述外围区的所述PEOX层由同一道工艺形成。
优选地，步骤一中的所述TEOS层与所述外围区的所述TEOS层由同一道工艺形成。
优选地，步骤一中所述cell区的所述TEOS层的上表面高于所述外围区的所述TEOS层的上表面。
优选地，步骤二中的所述第一BARC层为BARC HERC53。
优选地，步骤三中刻蚀所述第一BARC层后，所述cell区的所述TEOS层顶部被暴露。
优选地，步骤三中刻蚀所述第一BARC层后，所述外围区的所述第一BARC层被全部消耗。
优选地，步骤四中位于所述cell区的所述TEOS层上的所述第二BARC层的厚度约为22nm。
优选地，步骤五中位于所述cell区的所述第二BARC层上的所述光刻胶的厚度为130nm。
优选地，步骤六中对所述外围区进行光刻形成栅极后，所述cell区的所述TEOS层顶部露出。
如上所述，本发明的改善Eflash Cell区字线顶部氧化层被损坏的方法，具有以下有益效果：本发明对在Eflash结构中cell区和外围区存在台阶差光刻胶保留不足的问题，采用旋涂HERC53和常规BARC并回刻来弥补由于光刻所引起的问题，最后通过调整后的多晶硅刻蚀程式来刻蚀，改善字线顶部被损坏的风险，使得多晶硅刻蚀后字线上氧化层作为保护层，其厚度对于刻蚀外围区更安全。
附图说明
图1显示为本发明的cell区和外围区的结构示意图；
图2显示为本发明中在cell区和外围区形成第一BARC层后的结构示意图；
图3中刻蚀所述第一BARC层后，所述cell区的所述TEOS层顶部被暴露；
图4显示为本发明中在cell区和外围区形成第二BARC层和光刻胶后的结构示意图；
图5显示为本发明中对外围区进行光刻形成栅极的结构示意图；
图6显示为本发明中改善Eflash Cell区字线顶部氧化层被损坏的方法流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种改善Eflash Cell区字线顶部氧化层被损坏的方法，如图6所示，图6显示为本发明中改善Eflash Cell区字线顶部氧化层被损坏的方法流程图，该方法至少包括以下步骤：
步骤一、提供硅基底，所述硅基底上设有cell区；所述cell区的一侧设有与其相邻的外围区；所述cell区设有多个相互间隔的浮栅多晶硅结构，所述浮栅多晶硅结构被PEOX层覆盖；所述PEOX层被TEOS层覆盖；覆盖在每个所述浮栅多晶硅结构上的所述TEOS层与其相邻的所述浮栅多晶硅结构上的所述TEOS层彼此之间的空隙形成沟槽；所述外围区设有多晶硅层、位于所述多晶硅层上的PEOX层以及位于所述PEOX层上的TEOS层。
如图1所示，图1显示为本发明的cell区和外围区的结构示意图。所述硅基底上设有cell区(cell)；所述cell区的一侧(图1虚线的右侧)设有与其相邻的外围区(peripheral)；所述cell区设有多个相互间隔的浮栅多晶硅结构，图1中只显示出一个浮栅多晶硅结构(虚线左侧的结构)；所述浮栅多晶硅结构被PEOX层覆盖；也就是说，所述浮栅多晶硅结构的侧壁和顶部都被所述PEOX层覆盖；所述PEOX层被TEOS层覆盖，如图1所示，所述PEOX层的侧壁和顶部都被所述TEOS层覆盖。
覆盖在每个所述浮栅多晶硅结构上的所述TEOS层与其相邻的所述浮栅多晶硅结构上的所述TEOS层彼此之间的空隙形成沟槽；图1中显示的所述cell区的所述浮栅多晶硅结构的左侧还存在多个未被显示的浮栅多晶硅结构，因此，在图1中显示的所述浮栅多晶硅结构的左侧的凹槽为所述TEOS层与其相邻的所述浮栅多晶硅结构上的所述TEOS层之间形成的所述沟槽。
所述外围区设有多晶硅层、位于所述多晶硅层上的PEOX层以及位于所述PEOX层上的TEOS层；如图1所示，所述外围区(peripheral)设有多晶硅层(U-poly)、位于所述多晶硅层(U-poly)上的PEOX层以及位于所述PEOX层上的TEOS层，本实施例中所述多晶硅层的厚度为
Figure BDA0003038083130000041
步骤一中的所述浮栅多晶硅结构顶部与所述PEOX层之间设有氧化层。
本发明进一步地，本实施例的步骤一中的所述PEOX层的厚度为
Figure BDA0003038083130000042
本发明进一步地，本实施例的步骤一中的所述TEOS层的厚度为
Figure BDA0003038083130000043
本发明进一步地，本实施例的步骤一中cell区的所述PEOX层与所述外围区的所述PEOX层由同一道工艺形成。
本发明进一步地，本实施例的步骤一中的所述TEOS层与所述外围区的所述TEOS层由同一道工艺形成。
本发明进一步地，本实施例的步骤一中所述cell区的所述TEOS层的上表面高于所述外围区的所述TEOS层的上表面。
步骤二、在所述cell区和所述外围区形成覆盖所述TEOS层的第一BARC层；所述第一BARC层填充于所述cell区之间的沟槽；如图2所示，图2显示为本发明中在cell区和外围区形成第一BARC层后的结构示意图。所述第一BARC层01将图2中显示的所述浮栅多晶硅结构的左侧的所述沟槽填满。
本发明进一步地，本实施例的步骤二中的所述第一BARC层为BARC HERC53(型号)。所述BARC HERC53的填充性能高于传统的BARC的填充性能。
步骤三、刻蚀所述第一BARC层，直至所述cell区之间的沟槽中的所述第一BARC层的厚度为
Figure BDA0003038083130000044
为止；如图3所示，图3显示为本发明中刻蚀第一BARC层后的结构示意图。刻蚀所述第一BARC层后，图3中显示的所述沟槽中的所述第一BARC层的厚度L为
Figure BDA0003038083130000045
本发明进一步地，本实施例的步骤三中刻蚀所述第一BARC层后，所述cell区的所述TEOS层顶部被暴露。如图3所示，图3中刻蚀所述第一BARC层后，所述cell区的所述TEOS层顶部被暴露。
本发明进一步地，本实施例的步骤三中刻蚀所述第一BARC层后，所述外围区的所述第一BARC层被全部消耗。如图3所示，该步骤三中将所述第一BARC层01刻蚀后，所述外围区(Peripheral)的所述TEOS层上的所述第一BARC层被完全去除，形成图3所示的结构。
步骤四、在所述cell区和所述外围区形成第二BARC层；如图4所示，图4显示为本发明中在cell区和外围区形成第二BARC层和光刻胶后的结构示意图。
本发明进一步地，本实施例的步骤四中位于所述cell区的所述TEOS层上的所述第二BARC层02的厚度约为22nm。
步骤五、在所述第二BARC层上覆盖光刻胶；如图4所示，所述光刻胶PR覆盖在所述第二BARC层上。所述cell区和所述外围区的所述第二BARC层上都覆盖有所述光刻胶PR。
本发明进一步地，本实施例的步骤五中位于所述cell区的所述第二BARC层上的所述光刻胶的厚度为130nm。
步骤六、对所述外围区进行光刻形成栅极。如图5所示，图5显示为本发明中对外围区进行光刻形成栅极的结构示意图。
本发明进一步地，本实施例的步骤六中对所述外围区进行光刻形成栅极03后，所述cell区的所述TEOS层顶部露出。
综上所述，本发明对在Eflash结构中cell区和外围区存在台阶差光刻胶保留不足的问题，采用旋涂HERC53和常规BARC并回刻来弥补由于光刻所引起的问题，最后通过调整后的多晶硅刻蚀程式来刻蚀，改善字线顶部被损坏的风险，使得多晶硅刻蚀后字线上氧化层作为保护层，其厚度对于刻蚀外围区更安全。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种改善Eflash Cell区字线顶部氧化层被损坏的方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供硅基底，所述硅基底上设有cell区；所述cell区的一侧设有与其相邻的外围区；所述cell区设有多个相互间隔的浮栅多晶硅结构，所述浮栅多晶硅结构被PEOX层覆盖；所述PEOX层被TEOS层覆盖；覆盖在每个所述浮栅多晶硅结构上的所述TEOS层与其相邻的所述浮栅多晶硅结构上的所述TEOS层彼此之间的空隙形成沟槽；所述外围区设有多晶硅层、位于所述多晶硅层上的PEOX层以及位于所述PEOX层上的TEOS层；
步骤二、在所述cell区和所述外围区形成覆盖所述TEOS层的第一BARC层；所述第一BARC层填充于所述cell区之间的沟槽；
步骤三、刻蚀所述第一BARC层，直至所述cell区之间的沟槽中的所述第一BARC层的厚度为
Figure FDA0003673548180000013
为止；
步骤四、在所述cell区和所述外围区形成第二BARC层；
步骤五、在所述第二BARC层上覆盖光刻胶；
步骤六、对所述外围区进行光刻形成栅极。
2.根据权利要求1所述的改善Eflash Cell区字线顶部氧化层被损坏的方法，其特征在于：步骤一中的所述浮栅多晶硅结构顶部与所述PEOX层之间设有氧化层。
3.根据权利要求1所述的改善Eflash Cell区字线顶部氧化层被损坏的方法，其特征在于：步骤一中的所述PEOX层的厚度为
Figure FDA0003673548180000012
4.根据权利要求1所述的改善Eflash Cell区字线顶部氧化层被损坏的方法，其特征在于：步骤一中的所述TEOS层的厚度为
Figure FDA0003673548180000011
5.根据权利要求1所述的改善Eflash Cell区字线顶部氧化层被损坏的方法，其特征在于：步骤一中cell区的所述PEOX层与所述外围区的所述PEOX层由同一道工艺形成。
6.根据权利要求1所述的改善Eflash Cell区字线顶部氧化层被损坏的方法，其特征在于：步骤一中的所述TEOS层与所述外围区的所述TEOS层由同一道工艺形成。
7.根据权利要求1所述的改善Eflash Cell区字线顶部氧化层被损坏的方法，其特征在于：步骤一中所述cell区的所述TEOS层的上表面高于所述外围区的所述TEOS层的上表面。
8.根据权利要求1所述的改善Eflash Cell区字线顶部氧化层被损坏的方法，其特征在于：步骤二中的所述第一BARC层为BARC HERC53。
9.根据权利要求1所述的改善Eflash Cell区字线顶部氧化层被损坏的方法，其特征在于：步骤三中刻蚀所述第一BARC层后，所述cell区的所述TEOS层顶部被暴露。
10.根据权利要求1所述的改善Eflash Cell区字线顶部氧化层被损坏的方法，其特征在于：步骤三中刻蚀所述第一BARC层后，所述外围区的所述第一BARC层被全部消耗。
11.根据权利要求9所述的改善Eflash Cell区字线顶部氧化层被损坏的方法，其特征在于：步骤四中位于所述cell区的所述TEOS层上的所述第二BARC层的厚度为22nm。
12.根据权利要求11所述的改善Eflash Cell区字线顶部氧化层被损坏的方法，其特征在于：步骤五中位于所述cell区的所述第二BARC层上的所述光刻胶的厚度为130nm。
13.根据权利要求1所述的改善Eflash Cell区字线顶部氧化层被损坏的方法，其特征在于：步骤六中对所述外围区进行光刻形成栅极后，所述cell区的所述TEOS层顶部露出。
CN202110449078.1A 2021-04-25 2021-04-25 一种改善Eflash Cell区字线顶部氧化层被损坏的方法 Active CN113224072B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110449078.1A CN113224072B (zh) 2021-04-25 2021-04-25 一种改善Eflash Cell区字线顶部氧化层被损坏的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110449078.1A CN113224072B (zh) 2021-04-25 2021-04-25 一种改善Eflash Cell区字线顶部氧化层被损坏的方法

Publications (2)

Publication Number Publication Date
CN113224072A CN113224072A (zh) 2021-08-06
CN113224072B true CN113224072B (zh) 2022-10-04

Family

ID=77088877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110449078.1A Active CN113224072B (zh) 2021-04-25 2021-04-25 一种改善Eflash Cell区字线顶部氧化层被损坏的方法

Country Status (1)

Country Link
CN (1) CN113224072B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128713B (zh) * 2019-12-26 2022-07-19 华虹半导体(无锡)有限公司 一种改善NORD flash单元边界字线多晶硅残留的方法
CN112670290B (zh) * 2020-12-23 2022-07-19 华虹半导体(无锡)有限公司 存储器件的形成方法

Also Published As

Publication number Publication date
CN113224072A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
US8207576B2 (en) Pitch reduced patterns relative to photolithography features
JP5545524B2 (ja) 効率的なピッチマルチプリケーションプロセス
JP2006190939A (ja) 半導体素子の製造方法
CN111128713B (zh) 一种改善NORD flash单元边界字线多晶硅残留的方法
TWI553702B (zh) 一種硬遮罩間隙壁結構
KR100924611B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100647001B1 (ko) 플래쉬 메모리 소자의 플로팅 게이트 전극 형성방법
CN113224072B (zh) 一种改善Eflash Cell区字线顶部氧化层被损坏的方法
TWI469269B (zh) 嵌入式快閃記憶體之字元線的製造方法
CN111129021A (zh) 一种NOR Flash栅极多晶硅工艺方法
CN113643969A (zh) 一种通过优化多晶硅刻蚀改善高k介质栅被腐蚀的方法
US20230172074A1 (en) Method for fabricating semiconductor structure and semiconductor structure
US20230069801A1 (en) Metal Gate Structure of High-Voltage Device and Method for Making the Same
CN113224065A (zh) 一种降低flash cell区高度的方法
US20230411157A1 (en) Methods of manufacturing semiconductor devices including a repeating pattern of lines and spaces
CN111403278B (zh) 芯轴图形的形成方法
US20230170224A1 (en) Method for fabricating semiconductor structure, and semiconductor structure
CN115719703A (zh) 一种双重图形技术下多尺寸栅极制作方法
CN114512542A (zh) 一种改善io栅氧损伤的方法
CN115101417A (zh) 去除伪栅多晶硅表面硬质掩膜层的方法
KR100465857B1 (ko) 반도체장치제조방법
CN103378009B (zh) 制造金属氧化物半导体存储器的方法
CN115802750A (zh) 闪存存储器及其制造方法
CN115332060A (zh) 栅极结构的制作方法
KR100219070B1 (ko) 다이나믹 램 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant