JP2006190939A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2006190939A
JP2006190939A JP2005158749A JP2005158749A JP2006190939A JP 2006190939 A JP2006190939 A JP 2006190939A JP 2005158749 A JP2005158749 A JP 2005158749A JP 2005158749 A JP2005158749 A JP 2005158749A JP 2006190939 A JP2006190939 A JP 2006190939A
Authority
JP
Japan
Prior art keywords
film
hard mask
etching
conductive film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005158749A
Other languages
English (en)
Inventor
Jae Heon Kim
載 憲 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006190939A publication Critical patent/JP2006190939A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】金属配線を定義するエッチング工程の際に、下部膜に加えられる損傷を最小化する。
【解決手段】半導体基板上に第１エッチング停止膜、第１層間絶縁膜、第２層間絶縁膜、第２エッチング停止膜、バッファ酸化膜、ハードマスク用第１導電膜を順次形成する工程と、第１エッチング停止膜を露出させるコンタクトホールを形成する工程と、第１エッチング停止膜を除去する工程と、ハードマスク用第１導電膜と同一の導電膜を形成し、平坦化を行ってコンタクトプラグを形成する工程と、第３層間絶縁膜、ハードマスク用第２導電膜、反射防止膜を順次形成する工程と、反射防止膜をパターニングする工程と、反射防止膜をエッチングマスクとしてハードマスクをパターニングする工程と、第２エッチング停止膜が露出するまでエッチングしてトレンチを形成する工程と、ハードマスク用第２導電膜と同一の導電膜を形成し、平坦化を行って金属配線を形成する工程とを含む。
【選択図】図５

Description

本発明は、半導体素子の製造方法に関し、さらに詳しくは、半導体素子による金属配線を形成する製造方法に関する。
一般に、半導体素子による金属配線の形成工程においては、金属配線を形成するエッチング工程の際、エッチングを止める段階を決めるためのエッチング停止膜が設けられる。金属配線を形成するそうしたエッチング工程時にオーバーエッチングが生じると、下部膜に損傷を与え、半導体素子を劣化させるといった問題がある。そのため、オーバーエッチングが生じた場合でも、下部膜に与える損傷を極力抑える技術が求められている。
本発明の目的は、かかる問題点を解決するためのもので、金属配線を形成する際のエッチング工程においてオーバーエッチングが生じた場合でも、下部膜に加えられる損傷を最小限に抑えることができる半導体素子の製造方法を提供することにある。
上記目的を達成するために、本発明に係る半導体素子の金属配線形成方法は、第１接合領域の形成された半導体基板上に第１エッチング停止膜、第１層間絶縁膜、第２層間絶縁膜、第２エッチング停止膜、バッファ酸化膜、ハードマスク用第１導電膜を順次形成する工程と、前記結果物で前記第１エッチング停止膜が露出するまでパターニングして前記第１接合領域を露出させるためのコンタクトホールを形成する工程と、前記パターニングされた膜をエッチングマスクとして前記第１エッチング停止膜をパターニングする工程と、前記結果物上に前記ハードマスク用第１導電膜と同一の導電膜を形成し、前記バッファ酸化膜が露出するまで平坦化工程を行ってコンタクトプラグを形成する工程と、前記コンタクトプラグの形成された結果物上に第３層間絶縁膜、ハードマスク用第２導電膜および反射防止膜を順次形成する工程と、前記反射防止膜をパターニングし、トレンチが形成されるべき領域を設定しながら同時に台形のプロファイルを有する反射防止膜に形成する工程と、前記台形のプログラムを有する反射防止膜をエッチングマスクとして前記ハードマスクをパターニングする工程と、前記結果物で前記第２エッチング停止膜が露出するまでパターニングして前記コンタクトプラグを露出させるためのトレンチを形成する工程と、前記パターニングされた膜をエッチングマスクとして前記第２エッチング停止膜をパターニングする工程と、前記結果物上に前記ハードマスク用第２導電膜と同一の導電膜を形成し、前記第３層間絶縁膜が露出するまで平坦化工程を行って金属配線を形成する工程とを含む。
前記ハードマスク用第１導電膜としては、ポリシリコン膜であることが好ましい。
前記ハードマスク用第２導電膜としては、タングステン膜であることが好ましい。
前記台形のプロファイルを有する反射防止膜のパターニング工程は、ＨＢｒガスを用いたエッチング工程によって行うことが好ましい。
前記ハードマスクのパターニング工程は、ＳＦ６、Ｃｌ２、Ｏ２、ＢＣｌ３およびＮ２の組み合わせで形成された化合物を用いて行われるエッチング工程であることが好ましい。
前記第２エッチング停止膜が露出するまで行うエッチング工程は、Ｃ４Ｆ８、ＣＨ２Ｆ２、ＡｒおよびＯ２の混合ガス、Ｃ４Ｆ８、ＣＨ２Ｆ２およびＡｒの混合ガス、Ｃ５Ｆ８、ＡｒおよびＯ２の混合ガス、Ｃ５Ｆ８、ＡｒおよびＯ２ＣＨ２Ｆ２の混合ガスのいずれか一つによって行うことが好ましい。
前記バッファ酸化膜が露出するまで行われる前記ポリシリコン膜の平坦化工程の際に、前記ポリシリコン膜のハードマスクまで除去されることが好ましい。
前記第２エッチング停止膜が露出するまで行われる前記タングステン膜の平坦化工程の際に、前記タングステン膜としてのハードマスクまで除去されることが好ましい。
本発明の半導体素子の製造方法によれば、エッチング停止膜が露出するまでのみトレンチおよびコンタクトホール形成エッチングを行うことにより、金属配線を定義するためのエッチング工程の際にオーバーエッチングになっても、下部の絶縁膜に加えられる損傷を最小化することができるとともに、台形のプロファイルを有する反射防止膜を備えることにより、現像後の臨界寸法（ＤＩＣＤ：development inspection critical dimension）を増加させてフォトレジストのマージンを確保することができるという効果がある。
また、下部の絶縁膜の損傷を防止する膜の形成を省略することができて、金属配線の十分な幅を確保することができるので、工程数の短縮およびコストダウンの効果がある。
また、エッチング停止膜が露出するまでのみトレンチおよびコンタクトホール形成のためのエッチングを行うことにより、トレンチおよびコンタクトホールの一定の深さ調節が可能となって、トレンチおよびコンタクトホールが形成される絶縁膜を所望の高さまでのみ形成し、前記絶縁膜に対するエッチングのマージンも確保することができるという効果がある。
以下、添付図面を参照して本発明の実施形態について詳細に説明する。なお、以下の説明において、ある１つの第１膜が他の１つである第２膜に存在または接触しているか、あるいは半導体基板の‘上’に存在または接触しているといったように記載されている場合、第１膜は第２または半導体基板に直接に接触して存在していることを意味し、またはそれら第１，第２膜間に第３の膜が挟まれていることも意味するものとする。
図１〜図７は、本発明による第１の実施形態に係る半導体素子のコンタクトプラグ形成方法を説明するための断面図である。
まず、図１に示す工程において、半導体基板１０上の所定の領域にお互い平行な複数の素子分離膜（図示せず）を形成して活性領域を定義する。ＮＡＮＤフラッシュメモリ素子は、セル領域（図示せず）および周辺回路領域（図示せず）に大別されるが、セル地域は、複数のストリングからなり、各ストリングにはソース選択トランジスタ（図示せず）、複数のメモリセル（図示せず）およびドレイン選択トランジスタ（図示せず）が直列に連結されて形成される。周辺回路領域（図示せず）は、周辺トランジスタが形成される。
前記形成されたトランジスタおよびメモリセルが備えられた全体構造上にイオン注入工程を行い、ソース選択トランジスタの一側の半導体基板内にソース領域（図示せず）を形成し、ドレイン選択トランジスタの一側の半導体基板内にドレイン領域１００を形成し、前記メモリセルの間には不純物領域（図示せず）を形成する。
前記全体構造上に第１エッチング停止膜１２および第１層間絶縁膜１４を形成し、前記ソース領域を露出させるソースコンタクトプラグ１６を形成する。
前記ソースコンタクトプラグ１６が備えられた全体構造上に第２層間絶縁膜１８、第２エッチング停止膜２０、バッファ酸化膜２２、ハードマスク用ポリシリコン膜２４を順次形成する。
前記パターニング工程のためのハードマスクとしてはポリシリコン膜を形成するが、これを形成することは、以後ハードマスクの上部に形成されるフォトレジストに対してエッチング工程時のマージンを確保するためであり、後続のコンタクトホール内にポリシリコン膜を埋め立てた後に行われるエッチバック工程のような平坦化工程の際に同時に除去できるようにするために形成される。
前記ハードマスク用ポリシリコン膜２４の所定の領域上にドレインコンタクトプラグを形成するための第１フォトレジストパターンＰＲ１を形成する。
つぎに、図２に示す工程においては、前記形成された第１フォトレジストパターンＰＲ１をエッチングマスクとして、下部の第１エッチング停止膜１２が露出するまでエッチングが行われる。
続いて、前記エッチングされた膜をエッチングマスクとして、前記露出した第１エッチング停止膜１２にエッチング工程を行い、ドレイン領域を露出させるドレインコンタクトホールＤＴを形成する。
前記第１エッチング停止膜で停止されたエッチング工程の後、第１エッチング停止膜のエッチング工程を行うことにより、半導体基板の損失が最小化されるように均一に調節して均一なコンタクト抵抗を実現させる。
つぎに、図３に示す工程においては、前記ドレインコンタクトホールＤＴが形成された結果物の上部にポリシリコン膜を形成し、前記バッファ酸化膜２２が露出するまでエッチバック工程のような平坦化工程を行ってドレインコンタクトプラグ２６を形成する。
前記エッチバック工程の際にドレインコンタクトプラグ内のポリシリコン膜と隣接した絶縁膜との間に段差を持たせる。
前記ドレインコンタクトプラグ２６を形成するためのエッチバック工程の際に下部のハードマスク用ポリシリコン膜２４まで除去される。
つぎに、図４に示す工程においては、前記ドレインコンタクトプラグ２６が形成された結果物上に第３層間絶縁膜２８、ハードマスク用タングステン膜３０および反射防止膜３２を順次形成する。前記反射防止膜３２の上部に金属配線を定義するための第２フォトレジストパターンＰＲ２を形成する。
前記ハードマスクをタングステン膜で形成することは、後続のトレンチ内にタングステンを埋め立てた後に行われる平坦化工程の際に同時に除去できるようにするために形成される。
つぎに、図５に示す工程においては、前記形成された第２フォトレジストパターンＰＲ２をエッチングマスクとして前記反射防止膜をエッチングし、台形のプロファイルを有する反射防止膜３２を形成する。
前記台形のプロファイルを有する反射防止膜３２の形成のためのエッチング工程の際にＨＢｒガスを用いると、ポリマーが多量発生して反射防止膜パターンの下部に蒸着されることにより、前記のような台形のプロファイルが形成される。
前記第２フォトレジストパターンＰＲ２および台形のプロファイルを有する反射防止膜３２をエッチングマスクとしてハードマスク用タングステン膜３０をパターニングする。
前記台形のプロファイルを有する反射防止膜に形成することにより、下部のハードマスク用タングステン膜のＣＤを増加させることができる。
前記タングステン膜であるハードマスクのパターニングのためのエッチング工程は、ＳＦ６、Ｃｌ２、Ｏ２、ＢＣｌ３、Ｎ２の組み合わせによって形成された化合物を用いて行われる。
つぎに、図６に示す工程においては、前記パターニングされたハードマスク用タングステン膜３０と台形のプロファイルを有する反射防止膜３２をエッチングマスクとして、下部の第２エッチング停止膜２０が露出するまでエッチング工程を行い、ビットライン用トレンチＭＴを形成する。
前記トレンチＭＴの下部には第２エッチング停止膜２０が残存しているが、後続の工程である金属配線用導電膜埋め立て工程の際に第２エッチング停止膜の上部に金属配線用導電膜が形成される。
前記トレンチエッチング工程が、エッチング停止膜が露出するまで停止されることにより、均一な厚さの金属配線が実現される。これにより、下部のコンタクト形成のためのエッチング工程の際に下部酸化膜の厚さを低く適用してコンタクトエッチングのマージンを確保する。
前記第２エッチング停止膜が露出するまで行うエッチング工程は、酸化膜である層間絶縁膜とエッチング停止膜に対する高い選択比を持つ工程で行うが、この際、行なわれるエッチング工程は、Ｃ４Ｆ８、ＣＨ２Ｆ２、ＡｒおよびＯ２の混合ガス、Ｃ４Ｆ８、ＣＨ２Ｆ２およびＡｒの混合ガス、Ｃ５Ｆ８、ＡｒおよびＯ２の混合ガス、Ｃ５Ｆ８、ＡｒおよびＯ２ＣＨ２Ｆ２の混合ガスを用いて行う。
したがって、図７に示す工程では、前記トレンチＭＴが形成された結果物上にタングステン膜のような導電膜を形成し、前記第３層間絶縁膜２８が露出するまで平坦化工程を行い、金属配線３４の形成工程を完了する。その際、前記トレンチ内にタングステンを埋め立てた後に行われる平坦化工程の際に前記ハードマスク用タングステン膜３０も同時に除去できる。
図８および図９は、本発明による第２の実施形態に係る半導体素子の金属配線形成方法を説明するための断面図である。
まず、図８に示す工程では、上記第１の実施形態として示された図３の工程までは同一であり、図３の工程を完了して得られた結果物上に第３層間絶縁膜２８、反射防止膜３２を順次形成する。前記反射防止膜３２の上部に金属配線を設定するための第２フォトレジストパターン（図示せず）を形成する。前記形成された第２フォトレジストパターン（図示せず）をエッチングマスクとして前記反射防止膜をエッチングし、台形のプロファイルを有する反射防止膜３２を形成する。
前記台形のプロファイルを有する反射防止膜３２および前記第２フォトレジストパターンをエッチングマスクとして、下部の第２エッチング停止膜２０が露出するまでエッチング工程を行い、トレンチＭＴを形成する。
前記台形のプロファイルを有する反射防止膜３２および前記第２フォトレジストパターンをエッチングマスクとして用いることにより、第３層間絶縁膜２８、バッファ酸化膜２２は傾斜面(slope)を持つようにパターニングされる。
前記トレンチＭＴの下部には第２エッチング停止膜２０が残存しているが、後続の工程である金属配線用導電膜埋め立て工程の際に第２エッチング停止膜の上部に金属配線用導電膜が形成される。この際、前記形成されたドレインコンタクトプラグ２６と以後に形成された金属配線とが接触するようにするため、前記ドレインコンタクトプラグの上部に形成された第２エッチング停止膜２０は除去する工程を行う。
つぎに、図９に示す工程においては、前記結果物の全面に前記トレンチＭＴが形成された結果物上にタングステン膜のような導電膜を形成し、前記第３層間絶縁膜２８が露出するまで平坦化工程を行い、金属配線３４の形成工程を完了する。
以上説明したように、上記各実施形態によれば、本エッチング停止膜が露出するまでのみトレンチおよびコンタクトホール形成のためのエッチングを行うことにより、金属配線を定義するためのエッチング工程の際にオーバーエッチングになっても、下部の絶縁膜に加えられる損傷を最小化することができるとともに、台形のプロファイルを有する反射防止膜を備えることにより、ＤＩＣＤを増加させてフォトレジストマージンを確保することができる。
また、下部の絶縁膜の損傷を防止する膜の形成を省略することができて、金属配線の十分な幅を確保することができるので、工数の短縮およびコストダウンの効果がある。
また、エッチング停止膜が露出するまでトレンチおよびコンタクトホール形成のためのエッチングを行うことにより、トレンチおよびコンタクトホールの一定の深さ調節が可能となって、トレンチおよびコンタクトホールが形成される絶縁膜を所望の高さまでのみ形成し、前記絶縁膜に対するエッチングマージンも確保することができる。
なお、本発明は上記各実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内であれば他の実施形態やそれらの応用例、変形例、そして組み合わせも可能である。すなわち、本発明を具体的な実施形態で説明したが、本発明の技術的思想の範囲内で変形または変更可能なのは、当該分野で通常の知識を有する者には明らかなことであり、そのような変形または変更は本発明の特許請求の範囲に属すると言える。
本発明による半導体素子の製造方法の第１の実施形態として金属配線形成方法を示す工程の断面図。 同第１の実施形態における工程の断面図。 同第１の実施形態における工程の断面図。 同第１の実施形態における工程の断面図。 同第１の実施形態における工程の断面図。 同第１の実施形態における工程の断面図。 同第１の実施形態における工程の断面図。 本発明による第２の実施形態における工程の断面図。 同第２の実施形態における工程の断面図。
符号の説明
１２，２０ エッチング停止膜
１４，１８，２８ 層間絶縁膜
２２ バッファ酸化膜
２４ ハードマスク用ポリシリコン膜
３０ ハードマスク用タングステン膜
３２ 反射防止膜
１６ ソースコンタクトプラグ
２６ ドレインコンタクトプラグ
３４ 金属配線

Claims (8)

  1. 第１接合領域の形成された半導体基板上に第１エッチング停止膜、第１層間絶縁膜、第２層間絶縁膜、第２エッチング停止膜、バッファ酸化膜、ハードマスク用第１導電膜を順次形成する工程と、
    前記第１エッチング停止膜が露出されるまでエッチング工程を施し、コンタクトホールを形成する工程と、
    前記第１接合領域が露出されるように前記第１エッチング停止膜を除去する工程と、
    前記結果物上に前記ハードマスク用第１導電膜と同一の導電膜を形成し、前記バッファ酸化膜が露出するまで第１平坦化工程を行い、コンタクトプラグを設定する工程と、
    前記コンタクトプラグが形成された結果物上に第３層間絶縁膜、ハードマスク用第２導電膜および反射防止膜を順次形成する工程と、
    前記反射防止膜をパターニングし、トレンチが形成されるべき領域を設定しながら同時に台形のプロファイルを有する反射防止膜に形成する工程と、
    前記台形のプログラムを有する反射防止膜をエッチングマスクとして前記ハードマスクをパターニングする工程と、
    前記第２エッチング停止膜が露出されるまでエッチング工程を施し、トレンチを形成する工程と、
    前記結果物上に前記ハードマスク用第２導電膜と同一の導電膜を形成し、前記第３層間絶縁膜が露出するまで第２平坦化工程を行い、金属配線を設定する工程と、
    を含むことを特徴とする半導体素子の製造方法。
  2. 前記ハードマスク用第１導電膜はポリシリコン膜であることを特徴とする請求項１記載の半導体素子の製造方法。
  3. 前記ハードマスク用第２導電膜はタングステン膜であることを特徴とする請求項１記載の半導体素子の製造方法。
  4. 前記台形のプロファイルを有する反射防止膜のパターニング工程は、ＨＢｒガスを用いたエッチング工程によって行うことを特徴とする請求項１記載の半導体素子の製造方法。
  5. 前記ハードマスクのパターニング工程は、ＳＦ６、Ｃｌ２、Ｏ２、ＢＣｌ３およびＮ２の組み合わせで形成された化合物を用いて行われるエッチング工程であることを特徴とする請求項１または３記載の半導体素子の製造方法。
  6. 前記第２エッチング停止膜が露出するまでのみ行うエッチング工程は、Ｃ４Ｆ８、ＣＨ２Ｆ２、ＡｒおよびＯ２の混合ガス、Ｃ４Ｆ８、ＣＨ２Ｆ２およびＡｒの混合ガス、Ｃ５Ｆ８、ＡｒおよびＯ２の混合ガス、Ｃ５Ｆ８、ＡｒおよびＯ２ＣＨ２Ｆ２の混合ガスのいずれか一つによって行うことを特徴とする請求項１記載の半導体素子の製造方法。
  7. 第１導電膜は、第１平坦化工程の間、除去されることを特徴とする請求項１または２記載の半導体素子の製造方法。
  8. 第２導電膜は、第２平坦化工程の間、除去されることを特徴とする請求項１または２記載の半導体素子の製造方法。
JP2005158749A 2004-12-29 2005-05-31 半導体素子の製造方法 Pending JP2006190939A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114948A KR100632658B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
JP2006190939A true JP2006190939A (ja) 2006-07-20

Family

ID=36599494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005158749A Pending JP2006190939A (ja) 2004-12-29 2005-05-31 半導体素子の製造方法

Country Status (5)

Country Link
US (1) US20060141766A1 (ja)
JP (1) JP2006190939A (ja)
KR (1) KR100632658B1 (ja)
DE (1) DE102005028630A1 (ja)
TW (1) TWI292175B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8105949B2 (en) 2008-07-11 2012-01-31 Tokyo Electron Limited Substrate processing method
US8202805B2 (en) 2009-03-13 2012-06-19 Tokyo Electron Limited Substrate processing method
US8241511B2 (en) 2007-10-11 2012-08-14 Tokyo Electron Limited Substrate processing method
US8329050B2 (en) 2008-08-25 2012-12-11 Tokyo Electron Limited Substrate processing method
US8491804B2 (en) 2009-03-13 2013-07-23 Tokyo Electron Limited Substrate processing method
US8642483B2 (en) 2009-02-20 2014-02-04 Tokyo Electron Limited Substrate processing with shrink etching step

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510928B2 (en) * 2006-05-05 2009-03-31 Tru-Si Technologies, Inc. Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques
US8030203B2 (en) 2007-03-06 2011-10-04 Hynix Semiconductor Inc. Method of forming metal line of semiconductor device
KR100863419B1 (ko) 2007-03-20 2008-10-14 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
JP2010283213A (ja) * 2009-06-05 2010-12-16 Tokyo Electron Ltd 基板処理方法
US8202766B2 (en) * 2009-06-19 2012-06-19 United Microelectronics Corp. Method for fabricating through-silicon via structure
US9312354B2 (en) 2014-02-21 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact etch stop layers of a field effect transistor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172071A (ja) * 1995-12-18 1997-06-30 Nec Corp 半導体装置の製造方法
JPH09321139A (ja) * 1996-05-30 1997-12-12 Nec Corp 半導体装置の製造方法
JPH10144788A (ja) * 1996-11-08 1998-05-29 Sony Corp 半導体装置の製造方法
JPH11219943A (ja) * 1997-10-16 1999-08-10 Hyundai Electronics Ind Co Ltd 半導体素子の微細パターン間隙の形成方法
JP2001274365A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2001358218A (ja) * 2000-04-13 2001-12-26 Canon Inc 有機膜のエッチング方法及び素子の製造方法
JP2003060035A (ja) * 2001-06-27 2003-02-28 Hynix Semiconductor Inc デュアルダマシン配線形成方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929476A (en) * 1996-06-21 1999-07-27 Prall; Kirk Semiconductor-on-insulator transistor and memory circuitry employing semiconductor-on-insulator transistors
US5753418A (en) * 1996-09-03 1998-05-19 Taiwan Semiconductor Manufacturing Company Ltd 0.3 Micron aperture width patterning process
JP3384714B2 (ja) * 1997-07-16 2003-03-10 富士通株式会社 半導体装置およびその製造方法
TW389988B (en) * 1998-05-22 2000-05-11 United Microelectronics Corp Method for forming metal interconnect in dielectric layer with low dielectric constant
US6287951B1 (en) * 1998-12-07 2001-09-11 Motorola Inc. Process for forming a combination hardmask and antireflective layer
US6294836B1 (en) * 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
KR20000050330A (ko) * 1999-01-06 2000-08-05 윤종용 반도체 장치의 콘택 형성 방법
TW451405B (en) * 2000-01-12 2001-08-21 Taiwan Semiconductor Mfg Manufacturing method of dual damascene structure
KR100323140B1 (ko) * 2000-01-17 2002-02-06 윤종용 낸드형 플래쉬 메모리소자 및 그 제조방법
US7061111B2 (en) * 2000-04-11 2006-06-13 Micron Technology, Inc. Interconnect structure for use in an integrated circuit
US6720249B1 (en) * 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures
US6372653B1 (en) * 2000-07-07 2002-04-16 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming dual damascene structure
US6878622B1 (en) * 2000-10-10 2005-04-12 Advanced Micro Devices, Inc. Method for forming SAC using a dielectric as a BARC and FICD enlarger
US20020098673A1 (en) * 2001-01-19 2002-07-25 Ming-Shi Yeh Method for fabricating metal interconnects
SG143942A1 (en) * 2001-02-19 2008-07-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6514868B1 (en) * 2001-03-26 2003-02-04 Advanced Micro Devices, Inc. Method of creating a smaller contact using hard mask
US6815331B2 (en) * 2001-05-17 2004-11-09 Samsung Electronics Co., Ltd. Method for forming metal wiring layer of semiconductor device
US6806197B2 (en) * 2001-08-07 2004-10-19 Micron Technology, Inc. Method of forming integrated circuitry, and method of forming a contact opening
US20030064582A1 (en) * 2001-09-28 2003-04-03 Oladeji Isaiah O. Mask layer and interconnect structure for dual damascene semiconductor manufacturing
US6831013B2 (en) * 2001-11-13 2004-12-14 United Microelectronics Corp. Method of forming a dual damascene via by using a metal hard mask layer
KR100443513B1 (ko) * 2001-12-22 2004-08-09 주식회사 하이닉스반도체 구리 금속배선 형성방법
KR20030058523A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법
US6638871B2 (en) * 2002-01-10 2003-10-28 United Microlectronics Corp. Method for forming openings in low dielectric constant material layer
US7157366B2 (en) * 2002-04-02 2007-01-02 Samsung Electronics Co., Ltd. Method of forming metal interconnection layer of semiconductor device
JP2004063731A (ja) * 2002-07-29 2004-02-26 Matsushita Electric Ind Co Ltd 多層配線の形成方法及びその検査方法
US6756321B2 (en) * 2002-10-05 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a capping layer over a low-k dielectric with improved adhesion and reduced dielectric constant
US6853043B2 (en) * 2002-11-04 2005-02-08 Applied Materials, Inc. Nitrogen-free antireflective coating for use with photolithographic patterning
US7119006B2 (en) * 2002-11-26 2006-10-10 Texas Instruments Incorporated Via formation for damascene metal conductors in an integrated circuit
US7132369B2 (en) * 2002-12-31 2006-11-07 Applied Materials, Inc. Method of forming a low-K dual damascene interconnect structure
KR100514673B1 (ko) * 2003-04-03 2005-09-13 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 제조 방법
US6913994B2 (en) * 2003-04-09 2005-07-05 Agency For Science, Technology And Research Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects
JP2004363524A (ja) * 2003-06-09 2004-12-24 Matsushita Electric Ind Co Ltd 埋め込み配線の形成方法および半導体装置
KR100568425B1 (ko) * 2003-06-30 2006-04-05 주식회사 하이닉스반도체 플래시 소자의 비트라인 형성 방법
US6946391B2 (en) * 2003-09-08 2005-09-20 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming dual damascenes
US7122903B2 (en) * 2003-10-21 2006-10-17 Sharp Kabushiki Kaisha Contact plug processing and a contact plug
US7297628B2 (en) * 2003-11-19 2007-11-20 Promos Technologies, Inc. Dynamically controllable reduction of vertical contact diameter through adjustment of etch mask stack for dielectric etch
KR100583957B1 (ko) * 2003-12-03 2006-05-26 삼성전자주식회사 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법
KR20050056392A (ko) * 2003-12-10 2005-06-16 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR100607323B1 (ko) * 2004-07-12 2006-08-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP4410075B2 (ja) * 2004-09-28 2010-02-03 株式会社東芝 半導体装置およびその製造方法
US7335980B2 (en) * 2004-11-04 2008-02-26 International Business Machines Corporation Hardmask for reliability of silicon based dielectrics
US20060148243A1 (en) * 2004-12-30 2006-07-06 Jeng-Ho Wang Method for fabricating a dual damascene and polymer removal
US7387961B2 (en) * 2005-01-31 2008-06-17 Taiwan Semiconductor Manufacturing Co., Ltd Dual damascene with via liner
TW200634983A (en) * 2005-03-18 2006-10-01 United Microelectronics Corp Method of forming a plug
US7432194B2 (en) * 2005-06-10 2008-10-07 United Microelectronics Corp. Etching method and method for forming contact opening
US7531448B2 (en) * 2005-06-22 2009-05-12 United Microelectronics Corp. Manufacturing method of dual damascene structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172071A (ja) * 1995-12-18 1997-06-30 Nec Corp 半導体装置の製造方法
JPH09321139A (ja) * 1996-05-30 1997-12-12 Nec Corp 半導体装置の製造方法
JPH10144788A (ja) * 1996-11-08 1998-05-29 Sony Corp 半導体装置の製造方法
JPH11219943A (ja) * 1997-10-16 1999-08-10 Hyundai Electronics Ind Co Ltd 半導体素子の微細パターン間隙の形成方法
JP2001274365A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2001358218A (ja) * 2000-04-13 2001-12-26 Canon Inc 有機膜のエッチング方法及び素子の製造方法
JP2003060035A (ja) * 2001-06-27 2003-02-28 Hynix Semiconductor Inc デュアルダマシン配線形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8241511B2 (en) 2007-10-11 2012-08-14 Tokyo Electron Limited Substrate processing method
US8530354B2 (en) 2007-10-11 2013-09-10 Tokyo Electron Limited Substrate processing method
US8105949B2 (en) 2008-07-11 2012-01-31 Tokyo Electron Limited Substrate processing method
US8557706B2 (en) 2008-07-11 2013-10-15 Tokyo Electron Limited Substrate processing method
US8329050B2 (en) 2008-08-25 2012-12-11 Tokyo Electron Limited Substrate processing method
US8642483B2 (en) 2009-02-20 2014-02-04 Tokyo Electron Limited Substrate processing with shrink etching step
US8202805B2 (en) 2009-03-13 2012-06-19 Tokyo Electron Limited Substrate processing method
US8491804B2 (en) 2009-03-13 2013-07-23 Tokyo Electron Limited Substrate processing method

Also Published As

Publication number Publication date
DE102005028630A1 (de) 2006-07-13
TW200623211A (en) 2006-07-01
US20060141766A1 (en) 2006-06-29
KR100632658B1 (ko) 2006-10-12
KR20060076499A (ko) 2006-07-04
TWI292175B (en) 2008-01-01

Similar Documents

Publication Publication Date Title
JP2006190939A (ja) 半導体素子の製造方法
JP4921723B2 (ja) 半導体装置の製造方法
KR100822621B1 (ko) 반도체 소자의 미세 패턴 형성방법
JP2008270730A (ja) 半導体素子の微細パターン形成方法
JP5014276B2 (ja) 半導体素子の微細パターン形成方法
US7413960B2 (en) Method of forming floating gate electrode in flash memory device
KR100919342B1 (ko) 반도체 소자의 제조 방법
US8143163B2 (en) Method for forming pattern of semiconductor device
US8048739B2 (en) Method of manufacturing flash memory device
JP2009071276A (ja) 半導体素子のコンタクトプラグ形成方法
KR101572482B1 (ko) 플래시 메모리 소자의 제조방법
JP5090667B2 (ja) フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法
JP2006253643A (ja) 半導体素子のゲート電極パターン形成方法
JP2007165829A (ja) フラッシュメモリ素子のゲート形成方法
KR20090019133A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR20080002057A (ko) 플래시 메모리 소자의 콘택 플러그 형성 방법
JP5524167B2 (ja) 半導体装置の製造方法
KR100607348B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100856297B1 (ko) 플래시 메모리 소자의 게이트 형성 방법
KR100751662B1 (ko) 플래시 메모리 소자의 제조방법
KR100587075B1 (ko) 반도체 장치의 패턴 형성 방법
KR100822600B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100624947B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR20060108319A (ko) 플래쉬 메모리 소자의 제조방법
KR20060118734A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111101