KR101572482B1 - 플래시 메모리 소자의 제조방법 - Google Patents

플래시 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR101572482B1
KR101572482B1 KR1020080136473A KR20080136473A KR101572482B1 KR 101572482 B1 KR101572482 B1 KR 101572482B1 KR 1020080136473 A KR1020080136473 A KR 1020080136473A KR 20080136473 A KR20080136473 A KR 20080136473A KR 101572482 B1 KR101572482 B1 KR 101572482B1
Authority
KR
South Korea
Prior art keywords
polysilicon
gate
forming
oxide film
film
Prior art date
Application number
KR1020080136473A
Other languages
English (en)
Other versions
KR20100078263A (ko
Inventor
윤기준
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080136473A priority Critical patent/KR101572482B1/ko
Priority to US12/647,497 priority patent/US7977191B2/en
Priority to TW098145378A priority patent/TW201025514A/zh
Priority to CN200910261762A priority patent/CN101840890A/zh
Publication of KR20100078263A publication Critical patent/KR20100078263A/ko
Application granted granted Critical
Publication of KR101572482B1 publication Critical patent/KR101572482B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 전체적인 소자의 크기를 줄일 수 있는 플래시 메모리 소자의 제조방법에 관한 것으로,
본 발명에 따른 플래시 메모리 소자의 제조방법은 액티브 영역과 소자분리영역으로 정의된 반도체 기판 상에 ONO막을 형성하는 단계와, 상기 ONO막 상에 제 1 폴리실리콘을 이용하여 메모리 게이트를 형성하는 단계와, 상기 메모리 게이트의 상부면과 양측벽에 게이트 산화막을 형성하는 단계와, 상기 게이트 산화막을 포함한 상기 반도체 기판 전면에 제 2 폴리실리콘을 형성하는 단계와, 상기 제 2 폴리실리콘 상에 제 3 폴리실리콘을 이중형성하는 단계와, 상기 제 3 폴리실리콘 및 제 2 폴리실리콘의 일부를 식각하여 평탄화하는 단계와, 상기 제 2 폴리실리콘의 일부영역을 선택적으로 식각하여 셀렉티브 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.
엠베디드, 메모리 게이트

Description

플래시 메모리 소자의 제조방법{Method Manufactruing of Flash Memory Device}
본 발명은 플래시 메모리 소자의 제조방법에 관한 것으로, 특히 전체적인 소자의 크기를 줄일 수 있는 플래시 메모리 소자의 제조방법에 관한 것이다.
최근 전원 공급이 중단되더라도 데이터를 잃어버리지 않는 불휘발성 메모리 소자에 대한 개발이 급속도로 진행되고 있다. 이와 같은 불휘발성 메모리 소자의 예로서 싱글 폴리 구조의 EEPROM, 듀얼 폴리 구조의 EEPROM, 적층된 게이트 구조의 플래시 메모리 소자, 분리된 게이트 구조의 플래시 메모리 소자 또는 SONOS 구조의 플래시 메모리 소자 등이 있다.
이와 같은 불휘발성 메모리 소자의 응용 분야 중에서 로직과 메모리가 접목된 임베디드(embedded) 플래시 메모리 소자는 일반적인 플래시 메모리 소자의 제조공정에서 플로팅 게이트와 콘트롤 게이틀를 한개의 칩(Chip)에 동시에 형성하는 공정으로 제조하는 소자로써, 활용도가 높고 하이 테크(High Tech)가 필요없이 기존의 장비를 이용하여 개발할 수 있다.
이러한 임베디드 플래시 메모리 소자는 그 특성상 각각 게이트 형성을 위한 식각 공정 후의 프로파일(Profile)들이 매우 중요한데, 이중 콘트롤 게이트의 역할을 하는 셀렉티브 게이트(Selective Gate)의 프로파일을 형성하는 공정 역시 중요한 인자 중에 하나이다. 이는 후속공정인 소스/드레인 영역과 민감한 관계가 있어 그 전기적 특성을 결정하기 때문에 매우 중요하다.
하지만. 일반적인 임베디드 플래시 메모리 소자는 셀렉티브 게이트의 단면적을 넓히기 위해서 이전공정인 메모리 게이트의 두께가 굉장히 높아지는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 전체적인 소자의 크기를 줄일 수 있는 플래시 메모리 소자의 제조방법을 제공하는 데 그 목적이 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명에 따른 플래시 메모리 소자의 제조방법은 액티브 영역과 소자분리영역으로 정의된 반도체 기판 상에 ONO막을 형성하는 단계와, 상기 ONO막 상에 제 1 폴리실리콘을 이용하여 메모리 게이트를 형성하는 단계와, 상기 메모리 게이트의 상부면과 양측벽에 게이트 산화막을 형성하는 단계와, 상기 게이트 산화막을 포함한 상기 반도체 기판 전면에 제 2 폴리실리콘을 형성하는 단계와, 상기 제 2 폴리실리콘 상에 제 3 폴리실리콘을 이중형성하는 단계와, 상기 제 3 폴리실리콘 및 제 2 폴리실리콘의 일부를 식각하여 평탄화하는 단계와, 상기 제 2 폴리실리콘의 일부영역을 선택적으로 식각하여 셀렉티브 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 플래시 메모리 소자의 제조방법은 셀렉티브 게이트의 단면적 및 프로파일을 확보함으로써 전 공정인 메모리 게이트의 두께를 감소시킬 수 있으며, 메모리 게이트의 두께 감소로 인해 전체적인 소자의 크기를 줄일 수 있고, 패터닝 공정의 마진을 충분히 확보할 수 있는 효과를 가진다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는않는다.
그리고 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미로서 본 발명을 파악하여야 함을 밝혀두고자 한다.
이하, 첨부된 도면을 참고하여 본 발명의 실시 예에 따른 플래시 메모리 소자의 제조방법에 관하여 상세히 설명하기로 한다.
도 1a 내지 도 1e는 본 발명에 따른 플래시 메모리 소자의 제조 공정을 도시한 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 액티브 영역과 소자분리영역으로 정의된 반도체 기판(100) 상에 반도체 기판(100) 상부 표면의 결정 결함 억제 또는 표면처리를 위하여 패드 산화막을 형성한 후, 패드 산화막 상에 질화막을 형성하여 패드 산화막 및 질화막이 순차적으로 적층된 하드 마스크막을 형성한다.
이어서, 질화막을 포함한 반도체 기판(100) 전면에 포토레지스트를 도포한 후, 노광 및 현상 공정을 통해 소자분리막이 형성될 산화막 표면을 노출시키는 포토레지스트 패턴을 형성한다.
그리고, 포토레지스트 패턴을 식각마스크로 이용하여 노출된 영역의 패드 산화막 및 질화막을 선택적으로 제거하여 식각된 패드 산화막 패턴 및 질화막 패턴으로 이루어진 하드마스크막 패턴을 형성한다. 그 다음, 포토레지스트 패턴을 제거하고, 하드 마스크막 패턴을 식각마스크로 이용하여 반도체 기판(100)의 노출 표면을 일정 깊이로 식각하여 트렌치를 형성한다.
여기서, 트렌치 측벽 및 바닥의 식각 손상을 보상하고 트렌치 상부 및 바닥 코너를 라운딩 처리하고, 액티브 영역의 임계 치수(Critical Dimention: CD)를 줄이기 위하여 트렌치 내부에 건식 산화 방식으로 희생 산화막(미도시)를 형성할 수도 있다.
트렌치 형성후, 트렌치가 매립되도록 반도체 기판(100) 전면에 매립 절연막을 형성하고 화학적 기계적 연마 공정(CMP)를 통해 평탄화시켜 반도체 기판(100)의 액티브 영역과 소자분리영역을 정의하는 소자분리막(미도시)을 형성한다.
이어서, 소자분리막에 의해 액티브 영역과 소자분리영역으로 정의된 반도체 기판(100)의 액티브 영역의 내부에 웰(Well)을 형성한다.
이후, 반도체 기판(100) 전면에 ONO(oxide/nitride/oxide)막(120)을 형성하고, ONO막(120) 전면에 메모리 게이트용 제 1 폴리실리콘을 형성한다.
다음으로, 제 1 폴리실리콘막(140) 상에 포토레지스트를 도포하고, 노광 및 현상 공정을 통한 패터닝으로 메모리 게이트 형성 영역을 제외한 영역을 노출시키는 포토레지스트트 패턴을 형성한다. 이 포토레지스트 패턴을 식각마스크로 이용하여 제 1 폴리실리콘을 식각하여 메모리 게이트(140)를 형성한다.
이어서, 도 1b에 도시된 바와 같이, 산화공정(Oxidation)을 통해 메모리 게이트(140)의 상부면과 양측벽에 게이트 산화막(160)을 형성한 후, 산화막(160)을 포함한 반도체 기판(100) 전면에 셀렉티브 게이트용 제 2 폴리실리콘(180)을 형성한다. 이때, 제 2 폴리실리콘(180)의 경우, 메모리 게이트(140)들의 간격에 따라서 라운드 형태의 홈이 발생하게 된다.
이러한 라운드 형태의 홈을 최소화하여 제거하기 위하여 다음으로, 도 1c에 도시된 바와 같이, 홈을 포함한 제 2 폴리실리콘(180) 상에 제 3 폴리실리콘(190)을 증착한다.
다음으로, 도 1d에 도시된 바와 같이, 제 2 폴리실리콘(180)의 일정부분 및 제 3 폴리실리콘(190)을 플라즈마 건식 식각공정으로 에치백(etch back)을 실시하여 메모리 게이트(140)와 동일한 두께를 갖도록 평탄화시킨다. 즉, 제 3 폴리실리콘(190)은 완전히 제거되고 제 2 폴리실리콘(180)이 메모리 게이트(140) 사이에 갭필한 모양으로 형성된다.
이후, 도 1e에 도시된 바와 같이, 제 2 폴리실리콘(180) 전면에 포토레지스트를 도포한 후, 노광 및 현상 공정을 통해 패터닝하여 셀렉티브 게이트가 형성할 영역을 제외한 영역을 노출시키는 포토레지스트 패턴(200)을 형성한다.
이어서, 도 1f에 도시된 바와 같이, 포토레지스트 패턴(200)을 식각마스크로 이용하여 노출된 제 2 폴리실리콘(180)을 선택적으로 식각하여 메모리 게이트(140) 측벽에 상부면이 평평한 셀렉티브 게이트(220)을 형성한다.
이후, 도시되진 않았지만, 공지된 후속공정을 실시하여 플래시 메모리 소자를 완성한다.
따라서, 일반적인 임베디드 플래시 메모리 소자에서는 도 2에 도시된 바와 같이, 셀렉티브 게이트 식각 공정 후 폴리실리콘의 면적이 공정의 특성상 경사가 많아지게 되고, 그 경사로 인해 면적이 줄어들게 되는 문제점이 있는데, 본 발명은 셀렉티브 게이트에서의 경사 발생을 최소화시켜 셀렉티브 게이트의 면적을 충분히 넓힐 수 있다. 이로 인해, 메모리 게이트의 두께도 낮출 수 있기 때문에 전체적인 소자의 크기 역시 줄일 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1a 내지 도 1f는 본 발명에 따른 플래시 메모리 소자의 제조 공정을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 반도체기판 120: ONO막
140: 메모리 게이트 160: 게이트 산화막
180: 제 2 폴리실리콘 190: 제 3 폴리실리콘
200: 포토레지스트 패턴 220: 셀렉티브 게이트

Claims (5)

  1. 액티브 영역과 소자분리영역으로 정의된 반도체 기판 상에 ONO막을 형성하는 단계;
    상기 ONO막 상에 제 1 폴리실리콘을 이용하여 메모리 게이트를 형성하는 단계;
    상기 메모리 게이트의 상부면과 측벽에 게이트 산화막을 형성하는 단계;
    상기 게이트 산화막을 포함한 상기 반도체 기판 전면에 제 2 폴리실리콘을 형성하는 단계;
    상기 제 2 폴리실리콘 상에 제 3 폴리실리콘을 형성하는 단계;
    상기 제 3 폴리실리콘의 전부, 및 제 2 폴리실리콘의 일부를 식각하여 상기 메모리 게이트의 상부면에 형성되는 게이트 산화막의 상면을 노출하도록 평탄화하는 단계; 및
    상기 평탄화된 제2 폴리실리콘의 일부 영역을 선택적으로 식각하여 상기 메모리 게이트의 측벽에 셀렉티브 게이트를 형성하는 단계를 포함하며,
    상기 평탄화 단계에 의하여 평탄화된 제2 폴리실리콘은 상기 메모리 게이트 사이에 갭필되며,
    상기 셀렉티브 게이트의 상부면은 평평하며, 상기 메모리 게이트의 상부면에 형성되는 게이트 산화막의 상부면과 동일 평면 상에 위치하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  2. 제 1항에 있어서,
    상기 제 3 폴리실리콘을 형성하는 단계는
    상기 제 2 폴리실리콘 형성 공정 중에 제 2 폴리실리콘 상에 형성된 라운드 형태의 홈을 제거하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  3. 제 1항에 있어서,
    상기 제 3 폴리실리콘 및 제 2 폴리실리콘의 일부를 식각하여 평탄화하는 단계는
    플라즈마 건식 식각 공정을 통한 에치백으로 평탄화하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  4. 제 1항에 있어서,
    상기 제 3 폴리실리콘 및 제 2 폴리실리콘의 일부를 식각하여 평탄화하는 단계는
    상기 제 2 폴리실리콘의 두께가 상기 메모리 게이트와 동일한 두께가 되도록 평탄화하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  5. 제2항에 있어서,
    상기 제 2 폴리실리콘 상에 형성된 라운드 형태의 홈은 상기 메모리 게이트의 상부면에 형성되는 게이트 산화막 상에 위치하는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.
KR1020080136473A 2008-12-30 2008-12-30 플래시 메모리 소자의 제조방법 KR101572482B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080136473A KR101572482B1 (ko) 2008-12-30 2008-12-30 플래시 메모리 소자의 제조방법
US12/647,497 US7977191B2 (en) 2008-12-30 2009-12-27 Method for fabricating flash memory device
TW098145378A TW201025514A (en) 2008-12-30 2009-12-28 Method for fabricating flash memory device
CN200910261762A CN101840890A (zh) 2008-12-30 2009-12-29 制作闪存器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080136473A KR101572482B1 (ko) 2008-12-30 2008-12-30 플래시 메모리 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20100078263A KR20100078263A (ko) 2010-07-08
KR101572482B1 true KR101572482B1 (ko) 2015-11-27

Family

ID=42285469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080136473A KR101572482B1 (ko) 2008-12-30 2008-12-30 플래시 메모리 소자의 제조방법

Country Status (4)

Country Link
US (1) US7977191B2 (ko)
KR (1) KR101572482B1 (ko)
CN (1) CN101840890A (ko)
TW (1) TW201025514A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120131049A (ko) * 2011-05-24 2012-12-04 에스케이하이닉스 주식회사 비휘발성메모리장치 및 그 제조 방법
CN103515193B (zh) * 2012-06-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件精细图案的制作方法
CN103715068A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 半导体精细图案的形成方法
US8884352B2 (en) 2012-10-08 2014-11-11 Infineon Technologies Ag Method for manufacturing a memory cell, a method for manufacturing a memory cell arrangement, and a memory cell
CN104538363B (zh) * 2014-12-29 2017-12-05 上海华虹宏力半导体制造有限公司 Sonos闪存存储器的结构及制造方法
CN106298789A (zh) * 2016-09-13 2017-01-04 上海华虹宏力半导体制造有限公司 Sonos闪存存储器的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003100834A2 (en) 2002-05-29 2003-12-04 Koninklijke Philips Electronics N.V. Method of forming semiconductor device with sidewall access gate
JP2007134670A (ja) 2005-11-11 2007-05-31 Powerchip Semiconductor Corp 不揮発性メモリーとその製造方法および操作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774428B1 (en) * 2003-04-03 2004-08-10 Powerchip Semiconductor Corp. Flash memory structure and operating method thereof
US6768162B1 (en) * 2003-08-05 2004-07-27 Powerchip Semiconductor Corp. Split gate flash memory cell and manufacturing method thereof
TWI239641B (en) * 2004-04-02 2005-09-11 Powerchip Semiconductor Corp Non-volatile memory structure and manufacturing method thereof
TWI235462B (en) * 2004-07-21 2005-07-01 Powerchip Semiconductor Corp Nonvolatile memory and manufacturing method thereof
TWI270199B (en) * 2005-01-31 2007-01-01 Powerchip Semiconductor Corp Non-volatile memory and manufacturing method and operating method thereof
US7541638B2 (en) * 2005-02-28 2009-06-02 Skymedi Corporation Symmetrical and self-aligned non-volatile memory structure
JP4646837B2 (ja) * 2006-03-13 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5086626B2 (ja) * 2006-12-15 2012-11-28 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003100834A2 (en) 2002-05-29 2003-12-04 Koninklijke Philips Electronics N.V. Method of forming semiconductor device with sidewall access gate
JP2007134670A (ja) 2005-11-11 2007-05-31 Powerchip Semiconductor Corp 不揮発性メモリーとその製造方法および操作方法

Also Published As

Publication number Publication date
TW201025514A (en) 2010-07-01
CN101840890A (zh) 2010-09-22
US7977191B2 (en) 2011-07-12
US20100167515A1 (en) 2010-07-01
KR20100078263A (ko) 2010-07-08

Similar Documents

Publication Publication Date Title
US20050260814A1 (en) Nonvolatile memory cells having high control gate coupling ratios using grooved floating gates and methods of forming same
KR101572482B1 (ko) 플래시 메모리 소자의 제조방법
JP2007180482A (ja) フラッシュメモリ素子の製造方法
JP2005072578A (ja) 半導体装置及び半導体装置の製造方法
TW200849486A (en) Memory structure and method of making the same
KR100739656B1 (ko) 반도체 장치의 제조 방법
JP2015109469A (ja) 半導体素子
US7413960B2 (en) Method of forming floating gate electrode in flash memory device
KR100580118B1 (ko) 반도체 소자의 게이트 전극 패턴 형성방법
JP2008010817A (ja) ナンドフラッシュメモリ素子の製造方法
KR100889313B1 (ko) 반도체 소자의 제조 방법
KR100655283B1 (ko) 이이피롬 장치 및 그 제조 방법
TWI762043B (zh) 半導體裝置以及其製作方法
KR100645195B1 (ko) 플래쉬 메모리 소자의 제조방법
JP4391354B2 (ja) 側壁方式を用いたフラッシュメモリの形成方法
KR20080046483A (ko) 반도체 장치 및 그 형성방법
JP2005026656A (ja) 半導体素子の製造方法
KR20060075442A (ko) 플래쉬 메모리 소자의 제조방법
KR100602126B1 (ko) 플래시 메모리 셀 및 그 제조 방법
TW201442154A (zh) 非揮發性記憶胞及其造方法
TWI802316B (zh) 半導體結構之形成方法
US8119475B2 (en) Method of forming gate of semiconductor device
KR100723769B1 (ko) 플래쉬 메모리소자의 제조방법
KR20010064598A (ko) 플래시 메모리 장치의 필드 절연막 형성 방법
KR100799056B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant