KR100889313B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100889313B1
KR100889313B1 KR1020070072610A KR20070072610A KR100889313B1 KR 100889313 B1 KR100889313 B1 KR 100889313B1 KR 1020070072610 A KR1020070072610 A KR 1020070072610A KR 20070072610 A KR20070072610 A KR 20070072610A KR 100889313 B1 KR100889313 B1 KR 100889313B1
Authority
KR
South Korea
Prior art keywords
gate
pattern
conductive film
forming
conductive layer
Prior art date
Application number
KR1020070072610A
Other languages
English (en)
Other versions
KR20090009391A (ko
Inventor
강경두
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070072610A priority Critical patent/KR100889313B1/ko
Priority to US12/165,228 priority patent/US7833868B2/en
Publication of KR20090009391A publication Critical patent/KR20090009391A/ko
Application granted granted Critical
Publication of KR100889313B1 publication Critical patent/KR100889313B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 본 발명의 반도체 소자의 제조 방법은, 반도체 기판에 활성 영역을 한정하는 소자 분리막을 형성하는 단계; 상기 소자 분리막을 포함하는 상기 반도체 기판 상에 도전막을 형성하는 단계; 상기 도전막을 패터닝하여 게이트 예정 영역 양측의 상기 활성 영역 상에 도전막 패턴을 형성하는 단계; 상기 도전막 패턴의 측벽에 절연막 스페이서를 형성하는 단계; 상기 도전막 패턴을 포함하는 결과물의 전체 구조 상에 게이트 전극용 도전막 및 게이트 하드마스크를 형성하는 단계; 및 상기 게이트 하드마스크 및 상기 게이트 전극용 도전막을 패터닝하여 상기 게이트 예정 영역의 상기 반도체 기판 상에 게이트를 형성하는 단계를 포함하고, 상술한 본 발명에 의한 반도체 소자의 제조 방법은, 랜딩 플러그 콘택 형성을 위한 SAC 식각시 식각 타겟을 감소시켜 랜딩 플러그 콘택의 낫오픈 불량 및 게이트와의 SAC 불량을 원천적으로 방지할 수 있고, 그에 따라 소자 제조 수율을 증가시킬 수 있다.
트랜지스터, 리세스 게이트, 랜딩 플러그 콘택, SAC 식각

Description

반도체 소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 트랜지스터를 구비하는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자가 고집적화되면서 DRAM 등과 같은 반도체 메모리 소자를 구성하는 셀 트랜지스터의 채널 길이(channel length)가 급격히 감소하여 단채널 효과(short channel effect)와 같은 문제점을 초래한다. 따라서, 최근에는 트랜지스터의 유효 채널 길이를 증가시키기 위하여 리세스 게이트(recess gate)와 같은 3차원 구조의 트랜지스터가 채용되고 있다.
리세스 게이트란, 반도체 기판의 활성 영역을 소정 깊이 식각하여 형성되는 리세스 상에 게이트를 형성하는 기술이다.
한편, DRAM 등과 같은 반도체 메모리 소자에서는 이러한 게이트 공정 후 후속 공정으로 랜딩 플러그 콘택(landing plug contact : LPC) 공정을 수행한다. 랜딩 플러그 콘택 공정을 간략히 설명하면 다음과 같다.
게이트(리세스 게이트를 포함함)가 형성된 기판 전면에 후속 SAC(Self Aligned Contact) 식각시 게이트를 보호하는 스페이서용 질화막을 증착한다.
이어서, 상기 스페이서용 질화막 상에 상기 게이트를 덮는 두께의 층간 절연막을 형성한 후, 상기 게이트 사이의 상기 기판 활성영역을 노출시키도록 층간 절연막 및 스페이서용 질화막을 SAC 식각하여 개구부를 형성한다.
이어서, 개구부 내에 도전 물질을 매립하여 후속 비트라인 또는 후속 스토리지 노드와 접속되는 도전 플러그를 형성함으로써, 랜딩 플러그 콘택 공정을 완료한다.
이러한 랜딩 플러그 콘택은 게이트와의 SAC를 만족시켜야 하고 아울러 오픈 마진(open margin)을 확보할 수 있어야 한다. 그러나, 최근 반도체 소자의 고집적화에 따라 게이트 사이의 스페이스(space)가 감소하면서 이러한 요구를 동시에 만족시키기는 어려워지고 있다.
좀더 상세하게는, 랜딩 플러그 콘택 형성을 위한 SAC 식각시 게이트 사이의 스페이스 감소로 상기 개구부 바닥면의 게이트 스페이서용 질화막을 완전히 제거하기 어렵고, 그에 따라 랜딩 플러그 콘택의 낫오픈(not open) 불량이 초래되는 문제점이 있다.
반면, 이러한 랜딩 플러그 콘택의 낫오픈 불량을 방지하기 위하여 랜딩 플러그 콘택 형성을 위한 SAC 식각시 식각 시간을 증가시켜 과도 식각(over etch)을 수행하는 방법을 고려해 볼 수 있으나, 이 경우 게이트 최상부의 하드마스크가 과도하게 손실되어 게이트와의 SAC 불량이 초래될 수 있다. 또는, 랜딩 플러그 콘택의 낫오픈 불량을 방지하기 위하여 게이트의 CD(Critical Dimension)을 감소시키는 방법을 고려해 볼 수 있으나, 이 경우 게이트 리닝(leaning)을 초래할 수 있다.
이러한 랜딩 플러그 콘택 공정시 발생하는 문제점들은 소자 제조의 수율을 크게 저하시키므로 이를 방지할 수 있는 기술의 개발이 요구된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 랜딩 플러그 콘택 공정시 발생하는 불량을 방지하여 소자 제조 수율을 증가시킬 수 있는 반도체 소자의 제조 방법을 제공하고자 한다.
상기 과제를 해결하기 위한 본 발명의 반도체 소자의 제조 방법은, 반도체 기판에 활성 영역을 한정하는 소자 분리막을 형성하는 단계; 상기 소자 분리막을 포함하는 상기 반도체 기판 상에 도전막을 형성하는 단계; 상기 도전막을 패터닝하여 게이트 예정 영역 양측의 상기 활성 영역 상에 도전막 패턴을 형성하는 단계; 상기 도전막 패턴의 측벽에 절연막 스페이서를 형성하는 단계; 상기 도전막 패턴을 포함하는 결과물의 전체 구조 상에 게이트 전극용 도전막 및 게이트 하드마스크를 형성하는 단계; 및 상기 게이트 하드마스크 및 상기 게이트 전극용 도전막을 패터닝하여 상기 게이트 예정 영역의 상기 반도체 기판 상에 게이트를 형성하는 단계를 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 또다른 반도체 소자의 제조 방법은, 반도체 기판에 활성 영역을 한정하는 소자 분리막을 형성하는 단계; 상기 소자 분리막을 포함하는 상기 반도체 기판 상에 제1 도전막을 형성하는 단계; 상기 제1 도전막 상에 리세스 예정영역을 노출시키는 하드마스크 패턴을 형성하는 단계; 상기 하드마스크 패턴을 식각 베리어로 상기 제1 도전막 및 상기 반도체 기판을 식각하여 초기 제1 도전막 패턴 및 리세스를 형성하는 단계; 상기 초기 제1 도전막 패턴을 선택적으로 식각하여 상기 리세스 양측의 상기 활성 영역 상에 최종 제1 도전막 패턴을 형성하는 단계; 상기 최종 제1 도전막 패턴의 측벽에 절연막 스페이서를 형성하는 단계; 상기 리세스 및 상기 최종 제1 도전막 패턴을 포함하는 결과물의 전체 구조 상에 게이트 전극용 도전막 및 게이트 하드마스크를 형성하는 단계; 및 상기 게이트 하드마스크 및 상기 게이트 전극용 도전막을 패터닝하여 게이트 예정 영역의 상기 반도체 기판 상에 게이트를 형성하는 단계를 포함한다.
상술한 본 발명에 의한 반도체 소자의 제조 방법은, 랜딩 플러그 콘택 형성을 위한 SAC 식각시 식각 타겟을 감소시켜 랜딩 플러그 콘택의 낫오픈 불량 및 게이트와의 SAC 불량을 원천적으로 방지할 수 있고, 그에 따라 소자 제조 수율을 증가시킬 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1a 내지 도1j는 본 발명의 일실시예에 따른 반도체 소자의 제조 방법을 도 시한 공정 단면도이다. 특히, 본 명세서에서는 일례로서 리세스 게이트를 구비하는 반도체 소자의 제조 방법을 설명하기로 한다.
도1a에 도시된 바와 같이, 반도체 기판(10)에 소자 분리막(11)을 형성하여 반도체 기판(10)의 활성 영역을 한정한다.
이어서, 소자 분리막(11)을 포함하는 반도체 기판(10) 상에 제1 도전막(12) 및 하드마스크(13)를 순차적으로 형성한다. 이때, 제1 도전막(12)은 폴리실리콘막으로 이루어지는 것이 바람직하고, 하드마스크(13)는 질화막으로 이루어지는 것이 바람직하다.
도1b에 도시된 바와 같이, 리세스를 위한 제1 마스크 패턴(14)을 이용하여 하드마스크(13)를 식각함으로써 리세스 게이트 예정영역을 노출시키는 초기 하드마스크 패턴(13a)을 형성한다.
도1c에 도시된 바와 같이, 적어도 초기 하드마스크 패턴(13a)을 식각 베리어로 제1 도전막(12) 및 반도체 기판(10)을 소정 깊이 식각하여 초기 제1 도전막 패턴(12a) 및 리세스(R)를 형성한다.
이어서, 제1 마스크 패턴(14)을 제거한 후, 리세스(R)를 포함하는 결과물의 전면에 게이트 절연막(15)을 형성한다.
도1d에 도시된 바와 같이, 게이트 절연막(15) 상에 게이트 전극 물질로서 제2 도전막(16)을 형성한 후, 초기 하드마스크 패턴(13a)이 드러날 때까지 평탄화 공정(예를 들어, CMP(Chemical Mechanical Polishing))을 수행한다. 제2 도전막(16)은 폴리실리콘막으로 이루어지는 것이 바람직하다.
이어서, 평탄화된 결과물 상에 제2 마스크 패턴(17)을 형성한다. 이때, 제2 마스크 패턴(17)은 후속 최종 제1 도전막 패턴을 위한 것으로서, 반도체 기판(10)의 활성 영역을 덮도록 형성되는 것이 바람직하다.
도1e에 도시된 바와 같이, 제2 마스크 패턴(17)을 식각 베리어로 초기 하드마스크 패턴(13a) 및 초기 제1 도전막 패턴(12a)을 식각하여 리세스 게이트 예정 영역의 양측, 즉, 소스/드레인 영역의 반도체 기판(10) 상에 최종 제1 도전막 패턴(12b) 및 최종 하드마스크 패턴(13b)의 적층 구조를 형성한다.
이어서, 제2 마스크 패턴(17)을 제거한 후, 최종 제1 도전막 패턴(12b)의 저면까지 제2 도전막(16)을 에치백(etch back)하여 최종 제1 도전막 패턴(12b)의 측벽을 노출시킨다.
도1f에 도시된 바와 같이, 결과물의 전면에 스페이서용 절연막(18)을 형성한다. 스페이서용 절연막(18)으로는 질화막을 이용하는 것이 바람직하다.
도1g에 도시된 바와 같이, 스페이서용 절연막(18)에 대해 스페이서 식각을 수행하여 최종 제1 도전막 패턴(12b)의 측벽에 스페이서(18a)를 형성한다. 이 스페이서(18a)는 최종 제1 도전막 패턴(12b)과 후속 게이트를 상호 절연시키는 작용을 한다.
이어서, 결과물의 전체 구조 상에 게이트 전극 물질로서 제3 도전막(19) 및 제4 도전막(20)을 형성하고, 제4 도전막(20) 상에 게이트 하드마스크(21)를 형성한다. 이때, 제3 도전막(19)은 제2 도전막(16)과 동일한 물질(예를 들어, 폴리실리콘막)로 이루어지는 것이 바람직하고, 제4 도전막(20)은 텅스텐막으로 이루어지는 것 이 바람직하다. 또한, 게이트 하드마스크(21)는 질화막으로 이루어지는 것이 바람직하다.
이어서, 게이트 하드마스크(21) 상에 게이트 패터닝을 위한 제3 마스크 패턴(22)을 형성한다.
도1h에 도시된 바와 같이, 제3 마스크 패턴(22)을 식각 베리어로 게이트 하드마스크(21), 제4 도전막(20) 및 제3 도전막(19)을 식각하여 게이트를 형성한 후, 제3 마스크 패턴(22)을 제거한다.
도1h의 공정 결과, 게이트 양측의 반도체 기판(10) 활성 영역 상에는 게이트 사이의 스페이스를 일부 매립하는 두께의 최종 제1 도전막 패턴(12b)이 형성되어 있고, 최종 제1 도전막 패턴(12b)과 게이트는 스페이서(18a) 및 최종 하드마스크 패턴(13b)에 의해 상호 절연된다.
도1i에 도시된 바와 같이, 게이트를 포함하는 결과물의 전면에 게이트 스페이서용 절연막(23)을 형성한다. 게이트 스페이서용 절연막(23)은 질화막으로 이루어지는 것이 바람직하다.
도1j에 도시된 바와 같이, 게이트 스페이서용 절연막(23) 상에 게이트를 덮는 두께의 층간 절연막(24)을 형성한 후, 최종 제1 도전막 패턴(12b)을 노출시키도록 층간 절연막(24) 및 게이트 스페이서용 절연막(23)을 SAC 식각하여 개구부(25)를 형성한다.
이어서, 본 도면에는 도시되지 않았으나, 후속 공정으로 개구부 내에 도전 물질을 매립함으로써 최종 제1 도전막 패턴(12b)과 연결되는 랜딩 플러그 콘택을 형성할 수 있다.
이와 같은 SAC 식각시 최종 제1 도전막 패턴(12b)으로 인해 식각 타겟이 감소하기 때문에 랜딩 플러그 콘택의 낫오픈 불량을 방지할 수 있다. 아울러, SAC 식각 시간이 감소함에 따라 SAC 식각시 게이트 하드마스크(21) 손실이 감소하여 랜딩 플러그 콘택과 게이트와의 SAC 불량이 감소될 수 있다. 즉, 게이트의 폭을 감소시키지 않고서도 랜딩 플러그 콘택 공정의 불량을 최소화할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도1a 내지 도1j는 본 발명의 일실시예에 따른 반도체 소자의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 반도체 기판 11 : 소자 분리막
12 : 제1 도전막 13 : 하드마스크
14 : 제1 마스크 패턴 15 : 게이트 절연막
16 : 제2 도전막 17 : 제2 마스크 패턴
18 : 스페이서용 절연막 19 : 제3 도전막
20 : 제4 도전막 21 : 게이트 하드마스크
22 : 제3 마스크 패턴 23 : 게이트 스페이서용 절연막
24 : 층간 절연막 25 : 개구부

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 반도체 기판에 활성 영역을 한정하는 소자 분리막을 형성하는 단계;
    상기 소자 분리막을 포함하는 상기 반도체 기판 상에 제1 도전막을 형성하는 단계;
    상기 제1 도전막 상에 리세스 예정영역을 노출시키는 하드마스크 패턴을 형성하는 단계;
    상기 하드마스크 패턴을 식각 베리어로 상기 제1 도전막 및 상기 반도체 기판을 식각하여 초기 제1 도전막 패턴 및 리세스를 형성하는 단계;
    상기 초기 제1 도전막 패턴을 선택적으로 식각하여 상기 리세스 양측의 상기 활성 영역 상에 최종 제1 도전막 패턴을 형성하는 단계;
    상기 최종 제1 도전막 패턴의 측벽에 절연막 스페이서를 형성하는 단계;
    상기 리세스 및 상기 최종 제1 도전막 패턴을 포함하는 결과물의 전체 구조 상에 게이트 전극용 도전막 및 게이트 하드마스크를 형성하는 단계; 및
    상기 게이트 하드마스크 및 상기 게이트 전극용 도전막을 패터닝하여 게이트 예정 영역의 상기 반도체 기판 상에 게이트를 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  8. 제7항에 있어서,
    상기 제1 도전막은 폴리실리콘막인
    반도체 소자의 제조 방법.
  9. 제7항에 있어서,
    상기 초기 제1 도전막 패턴 및 리세스 형성 단계 후에,
    상기 초기 제1 도전막 패턴 및 상기 리세스를 포함하는 결과물의 전체 구조 상에 제2 도전막을 형성하는 단계; 및
    상기 하드마스크 패턴이 드러날 때까지 상기 제2 도전막을 평탄화하는 단계
    를 더 포함하는 반도체 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 최종 제1 도전막 패턴 형성 단계는,
    평탄화된 상기 제2 도전막 및 상기 하드마스크 패턴 상에 상기 반도체 기판의 상기 활성 영역을 덮는 마스크 패턴을 형성하는 단계; 및
    상기 마스크 패턴을 식각 베리어로 상기 하드마스크 패턴 및 상기 초기 제1 도전막 패턴을 식각하는 단계를 포함하는
    반도체 소자의 제조 방법.
  11. 제10항에 있어서,
    상기 최종 제1 도전막 패턴 형성 단계 후에,
    상기 최종 제1 도전막 패턴의 저면까지 상기 제2 도전막을 에치백하여 상기 최종 제1 도전막 패턴 측벽을 노출시키는 단계
    를 더 포함하는 반도체 소자의 제조 방법.
  12. 제7항에 있어서,
    상기 게이트와 상기 최종 제1 도전막 패턴은 상기 절연막 스페이서에 의해 상호 절연되는
    반도체 소자의 제조 방법.
  13. 제7항에 있어서,
    상기 게이트 형성 단계 후에,
    상기 최종 제1 도전막 패턴 및 상기 게이트가 형성된 결과물의 전면에 게이트 스페이서용 절연막을 형성하는 단계;
    상기 게이트 스페이서용 절연막 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막 및 상기 게이트 스페이서용 절연막을 SAC 식각하여 상기 최종 제1 도전막 패턴을 노출시키는 개구부를 형성하는 단계; 및
    상기 개구부 내에 도전 물질을 매립하는 단계
    를 더 포함하는 반도체 소자의 제조 방법.
KR1020070072610A 2007-07-20 2007-07-20 반도체 소자의 제조 방법 KR100889313B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070072610A KR100889313B1 (ko) 2007-07-20 2007-07-20 반도체 소자의 제조 방법
US12/165,228 US7833868B2 (en) 2007-07-20 2008-06-30 Method for fabricating a semiconductor device having recessed gate electrode and elevated source and drain regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070072610A KR100889313B1 (ko) 2007-07-20 2007-07-20 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090009391A KR20090009391A (ko) 2009-01-23
KR100889313B1 true KR100889313B1 (ko) 2009-03-18

Family

ID=40265175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070072610A KR100889313B1 (ko) 2007-07-20 2007-07-20 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US7833868B2 (ko)
KR (1) KR100889313B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889313B1 (ko) * 2007-07-20 2009-03-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101024734B1 (ko) * 2008-10-06 2011-03-24 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101133709B1 (ko) * 2010-05-26 2012-04-13 에스케이하이닉스 주식회사 반도체장치 제조 방법
CN114361259A (zh) * 2022-01-11 2022-04-15 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060077542A (ko) * 2004-12-30 2006-07-05 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 형성 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472897A (en) * 1995-01-10 1995-12-05 United Microelectronics Corp. Method for fabricating MOS device with reduced anti-punchthrough region
US5943564A (en) * 1996-02-13 1999-08-24 National Semiconductor Corporation BiCMOS process for forming double-poly MOS and bipolar transistors with substantially identical device architectures
US5766998A (en) * 1996-12-27 1998-06-16 Vanguard International Semiconductor Corporation Method for fabricating narrow channel field effect transistors having titanium shallow junctions
US5843816A (en) * 1997-07-28 1998-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated self-aligned butt contact process flow and structure for six transistor full complementary metal oxide semiconductor static random access memory cell
US6025232A (en) * 1997-11-12 2000-02-15 Micron Technology, Inc. Methods of forming field effect transistors and related field effect transistor constructions
TW368731B (en) * 1997-12-22 1999-09-01 United Microelectronics Corp Manufacturing method for self-aligned local-interconnect and contact
US6956263B1 (en) * 1999-12-28 2005-10-18 Intel Corporation Field effect transistor structure with self-aligned raised source/drain extensions
KR100370129B1 (ko) * 2000-08-01 2003-01-30 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR100505712B1 (ko) * 2003-10-22 2005-08-02 삼성전자주식회사 리세스 채널 어레이 트랜지스터의 제조 방법
KR100549007B1 (ko) * 2004-03-10 2006-02-02 삼성전자주식회사 펀치쓰루 방지막을 갖는 반도체 장치의 트랜지스터들 및그 제조 방법들
KR100889313B1 (ko) * 2007-07-20 2009-03-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060077542A (ko) * 2004-12-30 2006-07-05 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 형성 방법

Also Published As

Publication number Publication date
US7833868B2 (en) 2010-11-16
US20090023277A1 (en) 2009-01-22
KR20090009391A (ko) 2009-01-23

Similar Documents

Publication Publication Date Title
CN110223982B (zh) 动态随机存取存储器及其制作方法
US6709972B2 (en) Methods for fabricating semiconductor devices by forming grooves across alternating elongated regions
JP2008078298A (ja) 半導体装置及びその製造方法
KR100378200B1 (ko) 반도체 소자의 콘택 플러그 형성방법
CN109390285B (zh) 接触结构及其制作方法
KR100889313B1 (ko) 반도체 소자의 제조 방법
KR20090077511A (ko) 콘택홀 형성 방법 및 이를 포함하는 반도체 소자의 제조방법.
JP2009289813A (ja) 不揮発性半導体記憶装置の製造方法
US20080081463A1 (en) Method for fabricating storage node contact in semiconductor device
KR100479604B1 (ko) 반도체 소자의 제조 방법
US20100148228A1 (en) Semiconductor and manufacturing method of the same
KR100955923B1 (ko) 매몰형 비트라인 구조를 갖는 반도체소자의 제조방법
KR20070002783A (ko) 반도체 소자 제조방법
KR20090009392A (ko) 반도체 소자의 제조 방법
KR100991379B1 (ko) 반도체소자 제조 방법
KR20070063672A (ko) 반도체소자의 스토리지노드콘택 형성 방법
KR100844939B1 (ko) 미세 선폭의 게이트 라인을 구비한 반도체 소자의 제조방법
KR20070094150A (ko) 플래쉬 메모리 소자의 제조방법
KR100745063B1 (ko) 반도체장치의 랜딩 플러그 제조 방법
KR100629694B1 (ko) 반도체 소자 제조 방법
KR20080028591A (ko) 반도체 소자의 콘택홀 형성방법
KR20060135194A (ko) 반도체 소자 제조방법
KR20100012504A (ko) 반도체 장치의 제조 방법
KR20100010738A (ko) 플래시 메모리 장치 및 그 제조방법
KR100799123B1 (ko) 반도체 소자의 높은 종횡비를 갖는 콘택 플러그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee