CN104538363B - Sonos闪存存储器的结构及制造方法 - Google Patents

Sonos闪存存储器的结构及制造方法 Download PDF

Info

Publication number
CN104538363B
CN104538363B CN201410842319.9A CN201410842319A CN104538363B CN 104538363 B CN104538363 B CN 104538363B CN 201410842319 A CN201410842319 A CN 201410842319A CN 104538363 B CN104538363 B CN 104538363B
Authority
CN
China
Prior art keywords
silicon nitride
contact hole
oxide layer
thickness
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410842319.9A
Other languages
English (en)
Other versions
CN104538363A (zh
Inventor
张可钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410842319.9A priority Critical patent/CN104538363B/zh
Publication of CN104538363A publication Critical patent/CN104538363A/zh
Application granted granted Critical
Publication of CN104538363B publication Critical patent/CN104538363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种SONOS闪存存储器的制造方法，步骤包括：1)淀积ONO；2)形成存储管多晶硅栅；3)形成第一氮化硅层；4)淀积第二氮化硅层；5)淀积氧化层并刻蚀；6)刻蚀第二氮化硅层，生长选择管栅氧，形成选择管多晶硅栅；7)轻掺杂漏注入，氮化硅侧墙形成，源漏注入，淀积层间氧化层并抛光；8)形成第一接触孔和第二接触孔，淀积钨并抛光。本发明还公开了用上述方法制作的SONOS闪存存储器的结构，其相邻两个存储单元背靠背放置，两个存储管共用第一接触孔，两个选择管共用第二接触孔。本发明的闪存存储器，通过采用三维浮栅结构，大大减少了存储阵列的面积。

Description

SONOS闪存存储器的结构及制造方法
技术领域
本发明涉及集成电路制造领域，特别是涉及SONOS(多晶硅-氧化硅-氮化硅-氧化硅-多晶硅的英语首字母缩写，又称非易失性存储器)闪存存储器的结构及制造方法。
背景技术
现有的SONOS闪存存储器的结构如图1所示，ONO(氧化硅-氮化硅-氧化硅)层和多晶硅栅组成存储管，中压氧化层和多晶硅栅组成选择管。这种结构的存储单元的缺点是结构不够紧凑，面积较大。
图1结构的SONOS闪存存储器的工艺实现流程一般采用如下步骤：
步骤1，形成隔离区和有源区；
步骤2，中低压阱以及阈值电压调整等离子注入，在硅衬底1上全面沉积氧化层2，如图2所示；
步骤3，存储管区域的离子注入和氧化层2去除，如图3所示；
步骤4，存储管区域ONO层3淀积，如图4所示；
步骤5，非存储管区域ONO层3光刻以及刻蚀，如图5所示；
步骤6，在非存储管区域生长中压氧化层4()，如图6所示；
步骤7，去除低压区域的中压氧化层4(同时可对低压氧化层区域进行离子注入)，如图7所示；
步骤8.在低压区域生长低压氧化层5，如图8所示；
步骤9.多晶硅6栅的淀积和掺杂，如图9所示；
步骤10.淀积氮化硅7，如图10所示；
步骤11.多晶硅栅6的光刻和刻蚀，如图11所示；
步骤12.多晶硅栅6的再氧化，形成多晶硅栅6的侧壁氧化层8，如图12所示；
步骤13.各种器件的轻掺杂漏的注入，形成轻掺杂漏区9，如图13所示；
步骤14.氮化硅侧墙10的淀积和刻蚀，如图14所示；
步骤15.多晶硅栅上接触孔区域的氮化硅去除，如图15所示；
步骤16.阻挡氧化层11生长，如图16所示；
步骤17.源漏注入，形成源漏注入区12，如图17所示；
步骤18.阻挡氧化层11去除，如图18所示。
发明内容
本发明要解决的技术问题之一是提供一种SONOS闪存存储器的制造方法，它可以减少存储阵列的面积。
为解决上述技术问题，本发明的SONOS闪存存储器的制造方法，步骤包括：
1)在衬底上淀积氧化硅-氮化硅-氧化硅层；
2)淀积多晶硅和氮化硅，刻蚀形成存储管多晶硅栅；第一接触孔两侧的存储管多晶硅栅的间距小于第二接触孔两侧的存储管多晶硅栅的间距；
3)淀积氮化硅，刻蚀形成第一氮化硅层；
4)淀积第二氮化硅层；
5)淀积氧化层，然后将除第一接触孔两侧的存储管多晶硅栅之间的氧化层以外的氧化层刻蚀掉；淀积的氧化层的厚度大于第一接触孔两侧的存储管多晶硅栅的间距与存储管多晶硅栅侧壁氮化硅总厚度的差，小于第二接触孔两侧的存储管多晶硅栅的间距与存储管多晶硅栅侧壁氮化硅总厚度的差；
6)刻蚀第二氮化硅层，生长选择管栅氧化层，淀积多晶硅，并刻蚀形成选择管多晶硅栅；
7)轻掺杂漏注入，氮化硅侧墙形成，源漏注入，淀积层间氧化层并抛光；
8)刻蚀第一接触孔并进行重掺杂注入，刻蚀第二接触孔，淀积钨并抛光。
其中，
步骤1)，所述氧化硅-氮化硅-氧化硅层从下到上的厚度分别为：氧化硅氮化硅氧化硅
步骤2)，淀积的多晶硅的厚度为氮化硅的厚度为
步骤3)，淀积的氮化硅的厚度为
步骤4)，第二氮化硅层的厚度为
步骤5)，淀积的氧化层厚度为
步骤6)，选择管栅氧化层的厚度为淀积的多晶硅的厚度为
步骤7)，淀积的层间氧化层的厚度为抛光后的残余厚度为
本发明要解决的技术问题之二是提供用上述方法制造的SONOS闪存存储器的结构。该SONOS闪存存储器的相邻两个存储单元背靠背放置，两个存储管共用一个第一接触孔，两个选择管共用一个第二接触孔。
本发明的二比特SONOS闪存存储器，通过采用三维浮栅结构，大大减少了存储阵列的面积，如果用0.13μm节点的设计规则，每位存储单元的面积可以做到0.18平方微米左右。
附图说明
图1是传统2管单元的SONOS闪存存储器结构图。
图2～图18是图1的传统SONOS闪存存储器的制作工艺流程示意图。
图19是本发明的SONOS闪存存储器的剖面示意图。
图20～图37是本发明的SONOS闪存存储器的制作工艺流程示意图。
图中附图标记说明如下：
1：衬底
2、8、15：氧化层
3：ONO层
4：中压氧化层
5：低压氧化层
6：多晶硅
7：氮化硅
9：轻掺杂漏区
10：氮化硅侧墙
11：阻挡氧化层
12：源漏注入区
13：第一氮化硅层
14：第二氮化硅层
16：选择管栅氧化层
17：轻掺杂漏
18：层间氧化层
19：第一接触孔
20：第二接触孔
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合附图，详述如下：
本发明的SONOS闪存存储器，采用三维浮栅结构，如图19所示，相邻两个存储单元背靠背放置，两个存储管共用一个第一接触孔13，两个选择管共用一个第二接触孔14。
本实施例制造上述结构的SONOS闪存存储器的工艺方法，主要包括如下步骤：
步骤1，如图20所示，在衬底1上淀积ONO(氧化硅-氮化硅-氧化硅)层3。该ONO层3从下到上的厚度分别为：氧化硅氮化硅氧化硅
步骤2，淀积多晶硅6和氮化硅7，刻蚀形成存储管多晶硅栅，如图21、22所示。存储管多晶硅栅之间的距离应当满足：SONOS闪存存储器制作完成后，第一接触孔19两侧的两个存储管之间的距离小于第二接触孔20两侧的两个存储管之间的距离。
步骤3，淀积氮化硅，并刻蚀形成第一氮化硅层13，如图23所示；接着再淀积氮化硅，形成第二氮化硅层14，如图24所示。
步骤4，淀积氧化层15，如图25所示。氧化层15的厚度应当大于第一接触孔19两侧的两个存储管的间距与存储管侧壁氮化硅总厚度的差(a)，小于第二接触孔20两侧的两个存储管的间距与存储管侧壁氮化硅总厚度的差(b)。在本实施例中，氧化层15的厚度为
步骤5，刻蚀氧化层15，将除间距较小的两个存储管之间的氧化层以外的氧化层全部刻蚀掉，如图26所示。
步骤6，湿法刻蚀第二氮化硅层14，将除第一接触孔19两侧的两个存储管之间的第二氮化硅层以外的第二氮化硅层全部刻蚀掉，如图27所示。
步骤7，生长厚的选择管栅氧化层16，如图28所示；然后淀积多晶硅6(参见图29)，并刻蚀形成选择管多晶硅栅，如图30所示。
步骤8，轻掺杂漏17注入，如图31所示。
步骤9，淀积氮化硅侧墙10并刻蚀，如图32所示。氮化硅侧墙10的厚度为
步骤10，源漏注入，如图33所示。
步骤11，淀积厚度为的层间氧化层18，化学机械抛光，使层间氧化层18的残余厚度约如图34所示。
步骤12，刻蚀第一接触孔19，并进行重掺杂注入，如图35所示；刻蚀第二接触孔20，如图36所示。
步骤13，淀积钨，并进行化学机械抛光，完成SONOS闪存存储器的制造，如图37所示。

Claims (10)

1.SONOS闪存存储器的制造方法，其特征在于，步骤包括：
1)在衬底上淀积氧化硅-氮化硅-氧化硅层；
2)淀积多晶硅和氮化硅，刻蚀形成存储管多晶硅栅；第一接触孔两侧的存储管多晶硅栅的间距小于第二接触孔两侧的存储管多晶硅栅的间距；
3)淀积氮化硅，刻蚀形成第一氮化硅层；
4)淀积第二氮化硅层；
5)淀积氧化层，然后将除第一接触孔两侧的存储管多晶硅栅之间的氧化层以外的氧化层刻蚀掉；淀积的氧化层的厚度大于第一接触孔两侧的存储管多晶硅栅的间距与存储管多晶硅栅侧壁氮化硅总厚度的差，小于第二接触孔两侧的存储管多晶硅栅的间距与存储管多晶硅栅侧壁氮化硅总厚度的差；
6)刻蚀第二氮化硅层，生长选择管栅氧化层，淀积多晶硅，并刻蚀形成选择管多晶硅栅；
7)轻掺杂漏注入，氮化硅侧墙形成，源漏注入，淀积层间氧化层并抛光；
8)刻蚀第一接触孔并进行重掺杂注入，刻蚀第二接触孔，淀积钨并抛光。
2.根据权利要求1所述的方法，其特征在于，步骤1)，所述氧化硅-氮化硅-氧化硅层从下到上的厚度分别为：氧化硅氮化硅氧化硅
3.根据权利要求1所述的方法，其特征在于，步骤2)，淀积的多晶硅的厚度为氮化硅的厚度为
4.根据权利要求1所述的方法，其特征在于，步骤3)，淀积的氮化硅的厚度为
5.根据权利要求1所述的方法，其特征在于，步骤4)，第二氮化硅层的厚度为
6.根据权利要求1所述的方法，其特征在于，步骤5)，淀积的氧化层厚度为
7.根据权利要求1所述的方法，其特征在于，步骤6)，选择管栅氧化层的厚度为
8.根据权利要求1所述的方法，其特征在于，步骤6)，淀积的多晶硅的厚度为
9.根据权利要求1所述的方法，其特征在于，步骤7)，淀积的层间氧化层的厚度为 抛光后的残余厚度为
10.用权利要求1-9任何一项所述方法制作的SONOS闪存存储器的结构，其特征在于，相邻两个存储单元背靠背放置，两个存储管共用一个第一接触孔，两个选择管共用一个第二接触孔。
CN201410842319.9A 2014-12-29 2014-12-29 Sonos闪存存储器的结构及制造方法 Active CN104538363B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410842319.9A CN104538363B (zh) 2014-12-29 2014-12-29 Sonos闪存存储器的结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410842319.9A CN104538363B (zh) 2014-12-29 2014-12-29 Sonos闪存存储器的结构及制造方法

Publications (2)

Publication Number Publication Date
CN104538363A CN104538363A (zh) 2015-04-22
CN104538363B true CN104538363B (zh) 2017-12-05

Family

ID=52853866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410842319.9A Active CN104538363B (zh) 2014-12-29 2014-12-29 Sonos闪存存储器的结构及制造方法

Country Status (1)

Country Link
CN (1) CN104538363B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470261A (zh) * 2015-12-25 2016-04-06 上海华虹宏力半导体制造有限公司 Sonos存储器及其制造方法
CN106298789A (zh) * 2016-09-13 2017-01-04 上海华虹宏力半导体制造有限公司 Sonos闪存存储器的制造方法
CN106887433A (zh) * 2017-02-08 2017-06-23 上海华虹宏力半导体制造有限公司 Sonos工艺方法
CN108878440A (zh) * 2018-06-29 2018-11-23 上海华虹宏力半导体制造有限公司 Sonos非挥发性存储器及其制造方法
CN109166855B (zh) * 2018-08-28 2020-08-11 上海华虹宏力半导体制造有限公司 二比特分栅sonos器件制造工艺方法
CN110620115B (zh) * 2019-05-23 2022-03-18 上海华力集成电路制造有限公司 1.5t sonos闪存的制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050010554A (ko) * 2003-07-21 2005-01-28 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
CN101290911A (zh) * 2007-04-17 2008-10-22 中芯国际集成电路制造(上海)有限公司 快闪存储器及其制作方法
CN101442076A (zh) * 2007-11-23 2009-05-27 上海华虹Nec电子有限公司 Sonos存储管的器件结构及其制作方法
CN101840890A (zh) * 2008-12-30 2010-09-22 东部高科股份有限公司 制作闪存器件的方法
CN103681681A (zh) * 2012-09-21 2014-03-26 上海华虹宏力半导体制造有限公司 双位元闪存及其制造方法和操作方法
CN103855161A (zh) * 2012-12-05 2014-06-11 上海华虹宏力半导体制造有限公司 一种sonos闪存存储器及其制造方法
CN103855162A (zh) * 2012-12-05 2014-06-11 上海华虹宏力半导体制造有限公司 堆叠栅型sonos闪存存储器及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050010554A (ko) * 2003-07-21 2005-01-28 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
CN101290911A (zh) * 2007-04-17 2008-10-22 中芯国际集成电路制造(上海)有限公司 快闪存储器及其制作方法
CN101442076A (zh) * 2007-11-23 2009-05-27 上海华虹Nec电子有限公司 Sonos存储管的器件结构及其制作方法
CN101840890A (zh) * 2008-12-30 2010-09-22 东部高科股份有限公司 制作闪存器件的方法
CN103681681A (zh) * 2012-09-21 2014-03-26 上海华虹宏力半导体制造有限公司 双位元闪存及其制造方法和操作方法
CN103855161A (zh) * 2012-12-05 2014-06-11 上海华虹宏力半导体制造有限公司 一种sonos闪存存储器及其制造方法
CN103855162A (zh) * 2012-12-05 2014-06-11 上海华虹宏力半导体制造有限公司 堆叠栅型sonos闪存存储器及其制造方法

Also Published As

Publication number Publication date
CN104538363A (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
CN104538363B (zh) Sonos闪存存储器的结构及制造方法
US9087861B2 (en) Methods of manufacturing a semiconductor device
US10572380B2 (en) Structures of bottom select transistor for embedding 3D-NAND in BEOL and methods
US8648414B2 (en) Semiconductor structures including bodies of semiconductor material, devices including such structures and related methods
US20210375925A1 (en) Apparatuses including memory cells and related methods
TWI520275B (zh) 記憶裝置與其形成方法
US20120231593A1 (en) Method for fabricating 3d-nonvolatile memory device
US20120273865A1 (en) 3-d non-volatile memory device and method of manufacturing the same
CN106887435B (zh) 一种3DNand闪存设备及其制作方法
JP2012235123A (ja) 半導体素子及びその製造方法
US20170040429A1 (en) Split gate memory device and method of fabricating the same
CN101777520B (zh) 分栅型埋入式浮栅的非易失性存储器的制造方法
CN103855163B (zh) 二比特sonos闪存存储器及其制造方法
US8530950B1 (en) Methods and structures for split gate memory
CN107946314B (zh) 3d nand存储器源极选择管及其形成方法
KR20110070527A (ko) 반도체 장치 제조 방법 및 반도체 장치의 채널 형성 방법
CN105977259A (zh) 分栅式快闪存储器的版图、掩膜版及制造方法
CN105470261A (zh) Sonos存储器及其制造方法
US20070155098A1 (en) Method of manufacturing NAND flash memory device
CN101770991B (zh) 分栅型埋入式浮栅的非易失性存储器及其制造方法
CN106972019B (zh) 一种闪存及其制作方法
JP2013191680A (ja) 不揮発性半導体記憶装置の製造方法
CN104465663A (zh) Sonos闪存存储器的结构和制造方法
CN105118833B (zh) 3d隧穿浮栅存储器的结构及制造方法
CN102201452B (zh) 非易失性存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant