CN103855163B - 二比特sonos闪存存储器及其制造方法 - Google Patents
二比特sonos闪存存储器及其制造方法 Download PDFInfo
- Publication number
- CN103855163B CN103855163B CN201210518103.8A CN201210518103A CN103855163B CN 103855163 B CN103855163 B CN 103855163B CN 201210518103 A CN201210518103 A CN 201210518103A CN 103855163 B CN103855163 B CN 103855163B
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- polysilicon gate
- thickness
- flash memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种二比特SONOS闪存存储器的结构，该存储器的存储单元由两个完全对称的存储管和位于该两个存储管中间的一个选择管构成；所述存储管从下至上由ONO层和第一多晶硅栅构成；所述第一多晶硅栅上方从下至上依次设有氧化层、氮化硅层；所述选择管从下至上由中压氧化层和第二多晶硅栅构成，该选择管的栅氧为中压氧化层，该选择管上方有氮化硅；所述第一多晶硅栅和所述第二多晶硅栅的侧壁上有氮化硅侧墙；所述存储管和所述选择管之间隔了一层氧化层。此外，本发明还公开了该二比特SONOS闪存存储器的制造方法。本发明能够有效的缩小存储单元的面积。
Description
技术领域
本发明属于半导体集成电路中半导体工艺方法，具体涉及一种嵌入式半导体存储芯片，尤其涉及一种二比特SONOS闪存存储器；此外，本发明还涉及该二比特SONOS闪存存储器的制造方法。
背景技术
图1为现有的存储管结构示意图，如图1所示，ONO层和多晶硅栅组成了存储管，中压氧化层和多晶硅栅组成了选择管。这种结构的存储单元结构不够紧凑，面积较大。
如图2A-图2Q所示，现有的如图1所示的存储管结构的工艺实现流程一般采用如下步骤：
1．形成隔离区和有源区；
2．中低压阱以及阈值电压调整等离子注入，在硅衬底1上全面沉积氧化层2，如图2A所示；
3．存储管区域的离子注入和氧化层2去除，如图2B所示；
4．存储管区域ONO（oxide-nitride-oxide）层3淀积，如图2C所示；
5．非存储管区域ONO（oxide-nitride-oxide）层光刻以及刻蚀，如图2D所示；
6．在非存储管区域生长中压氧化层4如图2E所示；
7．去除低压区域的氧化层（同时可对低压氧化层区域进行离子注入），如图2F所示；
8．在低压区域生长低压氧化层5，如图2G所示；
9．多晶硅栅6的淀积和掺杂，如图2H所示；
10．氮化硅层7淀积，如图2I所示；
11．多晶硅栅6的光刻和刻蚀，如图2J所示；
12．多晶硅栅6的再氧化，形成多晶硅栅6的侧壁氧化层8，如图2K所示；
13．各种器件的轻掺杂漏的注入，形成轻掺杂漏区9，如图2L所示；
14．氮化硅侧墙10的淀积和刻蚀，如图2M所示；
15．多晶硅栅上接触孔区域的氮化硅去除，如图2N所示；
16．阻挡氧化层11生长，如图2O所示；
17．源漏注入，形成源漏注入区12，如图2P所示；
18．阻挡氧化层11去除，如图2Q所示。
发明内容
本发明解决的技术问题是提供一种二比特SONOS闪存存储器结构，该结构能够有效的缩小存储单元的面积。为此，本发明还提供该二比特SONOS闪存存储器的制造方法。
为解决上述技术问题，本发明提供一种二比特SONOS闪存存储器的结构，该存储器的存储单元由两个完全对称的存储管和位于该两个存储管中间的一个选择管构成；所述存储管从下至上由ONO层和第一多晶硅栅构成；所述第一多晶硅栅上方从下至上依次设有氧化层、氮化硅层；所述选择管从下至上由中压氧化层和第二多晶硅栅构成，该选择管的栅氧为中压氧化层，该选择管上方有氮化硅；所述第一多晶硅栅和所述第二多晶硅栅的侧壁上有氮化硅侧墙；所述存储管和所述选择管之间隔了一层氧化层。
所述ONO层结构从下到上依次为：厚度为的氧化层，厚度为的氮化物层，的氧化层；所述第一多晶硅栅上方的氧化层的厚度为所述第一多晶硅栅上方的氮化硅层的厚度为
所述中压氧化层的厚度为所述选择管上方的氮化硅的厚度为
所述氮化硅侧墙的厚度为
所述第一多晶硅栅的厚度为宽度为0.065-0.5微米；所述第二多晶硅栅的厚度为宽度为0.065-0.5微米。
所述存储管和所述选择管之间的氧化层的厚度为：
此外，本发明还提供所述的二比特SONOS闪存存储器的制造方法，该制造方法包括如下工艺步骤：
1）形成隔离区和有源区；
2）中低压阱以及阈值电压调整等离子注入；
3）存储管区域的离子注入和氧化层去除；
4）全片进行ONO层淀积；
5）全片进行第一层多晶硅淀积；
6）采用光刻和刻蚀工艺刻蚀第一层多晶硅和ONO层，在存储管区域形成第一多晶硅栅；
7）在全硅片上全面生长中压氧化层；
8）第二层多晶硅的淀积和掺杂；
9）第二层多晶硅化学研磨抛光；
10）在全硅片上全面淀积氮化硅层；
11）第二多晶硅栅的光刻和刻蚀；
12）第二多晶硅栅的再氧化；
13）各种器件的轻掺杂漏的注入；
14）氮化硅侧墙的淀积和刻蚀；
15）在全硅片上全面生长阻挡氧化层；
16）源漏注入；
17）阻挡氧化层的去除。
第4）步中，所述ONO层从下到上依次为：厚度为的氧化层，厚度为的氮化物层，的氧化层。
第5）步中，第一层多晶硅的厚度为
第6）步中，先用干法刻蚀去除第一层多晶硅和ONO层最上面的氧化层和氮化层，然后用湿法刻蚀去除ONO层最下面的氧化层；所述第一多晶硅栅的厚度为宽度为0.065-0.5微米。
第7）步中，所述中压氧化层的厚度为
第8）步中，所述第二层多晶硅的厚度为
第9）步中，所述第二层多晶硅化学研磨抛光磨到和第一多晶硅栅平齐，第一多晶硅栅上的氧化层剩余为
第10）步中，所述氮化硅层的厚度为
第11）步中，在存储管上方，第二多晶硅栅光刻时，需要保证光刻位置在第一多晶硅栅上；所述第二多晶硅栅的厚度为宽度为0.065-0.5微米。
第12）步中，所述第二多晶硅栅的再氧化，在第二多晶硅栅的侧壁上形成的氧化层的厚度为
第14）步中，所述氮化硅侧墙的厚度
第15）步中，所述阻挡氧化层的厚度为
在第7）步和第8）步之间增加如下步骤：A.去除低压区域的氧化层,同时对低压氧化层区域进行离子注入；B．在全硅片上生长低压氧化层，所述低压氧化层的厚度为在第14）步之后增加如下步骤：多晶硅栅上接触孔区域的氮化硅去除（即该步骤可以在第14）步之后的任一步骤完成，例如，在第14）和15）步之间，在第15）和16）步之间，在第16）和17）步之间，或者在第17）步之后）。
和现有技术相比，本发明具有以下有益效果：1）本发明的二比特SONOS闪存存储器结构比传统的2管单元的存储器少了一个选择管，2）选择管的形成使用了化学机械抛光工艺，其器件尺寸由两个存储管的间距决定，可以有效的缩小存储单元的面积。按照目前0.13μm的设计规则，采用原有结构，2管存储单元的面积为0.35左右，采用本发明新的结构后，存储单元面积可以缩小50％左右。
附图说明
图1为现有的存储管结构示意图。
图2A-图2Q是现有的存储管结构的制造方法的剖面示意图；其中，图2A是现有方法的步骤2完成后的器件剖面结构示意图；图2B是现有方法的步骤3完成后的器件剖面结构示意图；图2C是现有方法的步骤4完成后的器件剖面结构示意图；图2D是现有方法的步骤5完成后的器件剖面结构示意图；图2E是现有方法的步骤6完成后的器件剖面结构示意图；图2F是现有方法的步骤7完成后的器件剖面结构示意图；图2G是现有方法的步骤8完成后的器件剖面结构示意图；图2H是本发明方法的步骤9完成后的器件剖面结构示意图；图2I是现有方法的步骤10完成后的器件剖面结构示意图；图2J是现有方法的步骤11完成后的器件剖面结构示意图；图2K是现有方法的步骤12完成后的器件剖面结构示意图；图2L是现有方法的步骤13完成后的器件剖面结构示意图；图2M是现有方法的步骤14完成后的器件剖面结构示意图；图2N是现有方法的步骤15完成后的器件剖面结构示意图；图2O是现有方法的步骤16完成后的器件剖面结构示意图；图2P是现有方法的步骤17完成后的器件剖面结构示意图；图2Q是现有方法的步骤18完成后的器件剖面结构示意图。
图3a是本发明二比特SONOS闪存存储器的电路示意图；
图3b是本发明二比特SONOS闪存存储器的结构示意图；
图4A-图4S是本发明二比特SONOS闪存存储器的制造方法的剖面示意图；其中，图4A是现有方法的步骤2完成后的器件剖面结构示意图；图4B是本发明方法的步骤3完成后的器件剖面结构示意图；图4C是本发明方法的步骤4完成后的器件剖面结构示意图；图4D是本发明方法的步骤5完成后的器件剖面结构示意图；图4E是本发明方法的步骤6完成后的器件剖面结构示意图；图4F是本发明方法的步骤7完成后的器件剖面结构示意图；图4G是本发明方法的步骤8完成后的器件剖面结构示意图；图4H是本发明方法的步骤9完成后的器件剖面结构示意图；图4I是本发明方法的步骤10完成后的器件剖面结构示意图；图4J是本发明方法的步骤11完成后的器件剖面结构示意图；图4K是本发明方法的步骤12完成后的器件剖面结构示意图；图4L是本发明方法的步骤13完成后的器件剖面结构示意图；图4M是本发明方法的步骤14完成后的器件剖面结构示意图；图4N是本发明方法的步骤15完成后的器件剖面结构示意图；图4O是本发明方法的步骤16完成后的器件剖面结构示意图；图4P是本发明方法的步骤17完成后的器件剖面结构示意图；图4Q是本发明方法的步骤18完成后的器件剖面结构示意图；图4R是本发明方法的步骤19完成后的器件剖面结构示意图；图4S是本发明方法的步骤20完成后的器件剖面结构示意图。
图中附图标记说明如下：
1:硅衬底
2:氧化层
3:ONO层
4:中压氧化层
5:低压氧化层
6:多晶硅栅
6A：第一层多晶硅
6B：第一多晶硅栅
7:氮化硅层
8:侧壁氧化层
9:轻掺杂漏区
10:氮化硅侧墙
11:阻挡氧化层
12:源漏注入区
13A:第二层多晶硅
13:第二多晶硅栅
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
如图3b所示，本发明的二比特SONOS闪存存储器的存储单元由3个管子构成，分别是：2个完全对称的存储管A、存储管A*，和位于存储管A和存储管A*中间的一个选择管；
所述存储管从下至上由ONO层和第一多晶硅栅构成；所述ONO层结构从下到上依次为：厚度为的氧化层，厚度为的氮化物层，的氧化层；所述第一多晶硅栅上方从下至上依次设有氧化层（厚度为）、氮化硅层（厚度为）；
所述选择管从下至上由中压氧化层和第二多晶硅栅构成，该选择管的栅氧为中压氧化层（厚度为），该选择管上方有氮化硅（厚度为）；
所述第一多晶硅栅和所述第二多晶硅栅的侧壁上有氮化硅侧墙（厚度为）；所述第一多晶硅栅的厚度为宽度为0.065-0.5微米；所述第二多晶硅栅的厚度为宽度为0.065-0.5微米；
所述存储管和所述选择管之间隔了一层氧化层（厚度为：）。
存储管A和存储管A*可以分别存储和读取不同的数据（具体电路如图3a所示）。由于存储管A和A*在结构上是完全对称的，因此互换存储管A和存储管A*的操作电压就可以实现对存储管A和存储管A*的分别存储和读取。举例说明，如果存储管A的某一操作电压为：BL=a，WLS=b,PWELL=c,WL=d,WLS*=e,BL*=f；则存储管A*的对应操作电压为：BL*=a，WLS*=b,PWELL=c,WL=d,WLS=e,BL=f。
如图4A-图4S所示，本发明方法对应的工艺实现流程如下：
1．硅衬底1形成隔离区和有源区；
2．硅衬底1上形成中低压阱以及阈值电压调整等离子注入，在上述硅衬底1上全面沉积氧化层2，如图4A所示；对于操作电压15V以内的器件，氧化层2的厚度为50~250埃，其生长方式通常为热生长或PVD,CVD沉积；
3．存储管区域的离子注入和氧化层2去除，如图4B所示；通常采用本领域常规的光刻刻蚀去除存储管区域区域的氧化层，在其他区域（即普通晶体管区域）形成氧化层的保护层（抗反射阻挡层和光刻胶），刻蚀一般采用含HF药液的湿法刻蚀；
4．全片进行ONO（oxide-nitride-oxide）层淀积，通常采用热生长或PVD,CVD沉积，ONO层3从下到上依次为：氧化层（oxide）：氮化物层（nitride）:氧化层（oxide）:如图4C所示；
5．在全硅片上全面生长第一层多晶硅6A，第一层多晶硅6A的厚度约为通常采用CVD工艺生长第一层多晶硅6A，如图4D所示；
6．第一多晶硅栅光刻和刻蚀，基本方法是先用干法刻蚀去除第一层多晶硅6A和ONO层3的最上面的氧化层和氮化层，然后用湿法刻蚀去除ONO层最下面的氧化层，在存储管区域形成两个第一多晶硅栅6B，两个第一多晶硅栅6B的间距就是第二多晶硅栅的宽度，第一多晶硅栅6B的厚度范围约为宽度范围约为0.065-0.5微米，如图4E所示；
7．在全硅片上全面生长中压氧化层4（中压氧化层4的厚度约为例如），通常采用热生长工艺或CVD工艺，如图4F所示；
8．去除低压区域的氧化层（同时可对低压氧化层区域进行离子注入），通常采用含HF药液的湿法刻蚀来去除低压区域的氧化层4，如图4G所示；
9．生长低压氧化层5，通常采用热生长工艺或其他淀积工艺，低压氧化层5的厚度约为例如如图4H所示；低压氧化层是全片生长，由于存储管区域有ONO层，所以长不了氧化层；但中压氧化层厚度会略有增加；
10．在全硅片上全面淀积和掺杂第二层多晶硅13A，通常采用CVD工艺生长第二层多晶硅13A，第二层多晶硅13A的厚度约为例如如图4I所示；
11．第二层多晶硅13A化学研磨抛光，磨到和第一多晶硅栅6B平齐，第一多晶硅栅6B上的氧化层剩余为如图4J所示；
12．在全硅片上全面淀积氮化硅层7，通常采用CVD工艺淀积，氮化硅层7的厚度约为例如如图4K所示；
13．第二多晶硅栅13的光刻和刻蚀，在存储管上方，第二多晶硅栅13光刻时，需要保证光刻位置在第一多晶硅栅6B上；所述第二多晶硅栅13的厚度为宽度为0.065-0.5微米，第二多晶硅栅13和第一多晶硅栅6B之间隔了一层氧化层，该氧化层厚度为：（这层氧化层是和中压氧化层一起生成的，厚度与中压氧化层的厚度相关，但会受中压氧化层的生成工艺影响：1）如果中压氧化层生成工艺采用氧化工艺，在氧化硅表面时，第一多晶硅栅也会被氧化（侧壁和顶部），而且由于多晶硅栅比硅衬底更容易被氧化，所以氧化层厚度可能达到衬底上的中压氧化层厚度的1倍左右；2）如果中压氧化层生成工艺采用CVD工艺，侧壁氧化层的厚度就会比平面硅衬底上的中压氧化层的厚度要薄），如图4L所示；
14．第二多晶硅栅13的再氧化，在第二多晶硅栅13的侧壁上形成的氧化层的厚度约为（如图4M所示，低压区域的第二多晶硅栅13的侧壁形成氧化层；第一多晶硅栅6B之间的第二多晶硅栅13侧壁由于上方有氮化硅层7的保护，不会形成新的氧化层），通常采用热生长或CVD工艺或快速热氧化工艺（RTO），如图4M所示；
15．采用本领域常规工艺进行各种器件的轻掺杂漏的注入，形成轻掺杂漏区9，如图4N所示；
16．采用本领域常规方法进行氮化硅侧墙10的淀积和刻蚀，形成氮化硅侧墙10的厚度约为例如如图4O所示；
17．多晶硅栅上接触孔区域的氮化硅去除，即去除低压区域多晶硅栅上接触孔区域的氮化硅，如图4P所示；
18．在全硅片上全面生长阻挡氧化层11（约为），如图4Q所示；
19．源漏注入，形成源漏注入区12，如图4R所示；
20．阻挡氧化层11的去除，如图4S所示。
如果没有低压器件，上述步骤8，9，17可以删除。
Claims (13)
1.一种二比特SONOS闪存存储器的制造方法，其特征在于，该制造方法包括如下工艺步骤：
1）形成隔离区和有源区；
2）中低压阱以及阈值电压调整等离子注入；
3）存储管区域的离子注入和氧化层去除；
4）全片进行ONO层淀积；
5）全片进行第一层多晶硅淀积；
6）采用光刻和刻蚀工艺刻蚀第一层多晶硅和ONO层，在存储管区域形成第一多晶硅栅；
7）在全硅片上全面生长中压氧化层；
8）第二层多晶硅的淀积和掺杂；
9）第二层多晶硅化学研磨抛光；
10）在全硅片上全面淀积氮化硅层；
11）第二多晶硅栅的光刻和刻蚀；
12）第二多晶硅栅的再氧化；
13）各种器件的轻掺杂漏的注入；
14）氮化硅侧墙的淀积和刻蚀；
15）在全硅片上全面生长阻挡氧化层；
16）源漏注入；
17）阻挡氧化层的去除。
2.如权利要求1所述的二比特SONOS闪存存储器的制造方法，其特征在于，第4）步中，所述ONO层从下到上依次为：厚度为10-25Å的氧化层，厚度为50-200Å的氮化物层，30-100Å的氧化层。
3.如权利要求1所述的二比特SONOS闪存存储器的制造方法，其特征在于，第5）步中，第一层多晶硅的厚度为 1000-3000Å。
4.如权利要求1所述的二比特SONOS闪存存储器的制造方法，其特征在于，第6）步中，先用干法刻蚀去除第一层多晶硅和ONO层最上面的氧化层和氮化层，然后用湿法刻蚀去除ONO层最下面的氧化层；所述第一多晶硅栅的厚度为1000-3000Å、宽度为0.065-0.5微米。
5.如权利要求1所述的二比特SONOS闪存存储器的制造方法，其特征在于，第7）步中，所述中压氧化层的厚度为80-250 Å。
6.如权利要求1所述的二比特SONOS闪存存储器的制造方法，其特征在于，第8）步中，所述第二层多晶硅的厚度为6000-15000 Å。
7.如权利要求1所述的二比特SONOS闪存存储器的制造方法，其特征在于，第9）步中，所述第二层多晶硅化学研磨抛光磨到和第一多晶硅栅平齐，第一多晶硅栅上的氧化层剩余为10-400 Å。
8.如权利要求1所述的二比特SONOS闪存存储器的制造方法，其特征在于，第10）步中，所述氮化硅层的厚度为500-3000 Å。
9.如权利要求1所述的二比特SONOS闪存存储器的制造方法，其特征在于，第11）步中，在存储管上方，第二多晶硅栅光刻时，需要保证光刻位置在第一多晶硅栅上；所述第二多晶硅栅的厚度为1000-3000Å，宽度为0.065-0.5微米。
10.如权利要求1所述的二比特SONOS闪存存储器的制造方法，其特征在于，第12）步中，所述第二多晶硅栅的再氧化，在第二多晶硅栅的侧壁上形成的氧化层的厚度为10-300Å。
11.如权利要求1所述的二比特SONOS闪存存储器的制造方法，其特征在于，第14）步中，所述氮化硅侧墙的厚度 200-800 Å。
12.如权利要求1所述的二比特SONOS闪存存储器的制造方法，其特征在于，第15）步中，所述阻挡氧化层的厚度为50-500Å。
13.如权利要求1所述的二比特SONOS闪存存储器的制造方法，其特征在于，在第7）步和第8）步之间增加如下步骤：A. 去除低压区域的氧化层, 同时对低压氧化层区域进行离子注入；B．在全硅片上生长低压氧化层，所述低压氧化层的厚度为10-60 Å；在第14）步之后增加如下步骤：多晶硅栅上接触孔区域的氮化硅去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210518103.8A CN103855163B (zh) | 2012-12-05 | 2012-12-05 | 二比特sonos闪存存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210518103.8A CN103855163B (zh) | 2012-12-05 | 2012-12-05 | 二比特sonos闪存存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103855163A CN103855163A (zh) | 2014-06-11 |
| CN103855163B true CN103855163B (zh) | 2016-12-21 |
Family
ID=50862614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210518103.8A Active CN103855163B (zh) | 2012-12-05 | 2012-12-05 | 二比特sonos闪存存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103855163B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465663A (zh) * | 2014-12-31 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | Sonos闪存存储器的结构和制造方法 |
| CN105118833B (zh) * | 2015-07-30 | 2017-10-24 | 上海华虹宏力半导体制造有限公司 | 3d隧穿浮栅存储器的结构及制造方法 |
| CN108172581B (zh) * | 2017-12-26 | 2020-10-16 | 上海华力微电子有限公司 | 一种带sonos结构的晶体管及其制造方法 |
| CN109119421A (zh) * | 2018-07-11 | 2019-01-01 | 上海华虹宏力半导体制造有限公司 | 1.5t sonos闪存的工艺方法 |
| CN110620115B (zh) * | 2019-05-23 | 2022-03-18 | 上海华力集成电路制造有限公司 | 1.5t sonos闪存的制造方法 |
| CN111179988B (zh) * | 2019-12-05 | 2022-05-20 | 上海华虹宏力半导体制造有限公司 | 2bit存储器单元结构及操作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1992232A (zh) * | 2005-12-26 | 2007-07-04 | 东部电子股份有限公司 | 制造eeprom器件的方法 |
| CN101442076A (zh) * | 2007-11-23 | 2009-05-27 | 上海华虹Nec电子有限公司 | Sonos存储管的器件结构及其制作方法 |
| CN101764132A (zh) * | 2008-12-24 | 2010-06-30 | 上海华虹Nec电子有限公司 | 1.5t sonos快速闪存存储器单元结构 |
| CN101958149A (zh) * | 2009-07-21 | 2011-01-26 | 上海华虹Nec电子有限公司 | 二晶体管结构的快速存取非易失性存储器存储单元 |
| CN102315174A (zh) * | 2011-09-28 | 2012-01-11 | 上海宏力半导体制造有限公司 | 含分离栅结构的sonos闪存存储器及其制作方法、操作方法 |
-
2012
- 2012-12-05 CN CN201210518103.8A patent/CN103855163B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1992232A (zh) * | 2005-12-26 | 2007-07-04 | 东部电子股份有限公司 | 制造eeprom器件的方法 |
| CN101442076A (zh) * | 2007-11-23 | 2009-05-27 | 上海华虹Nec电子有限公司 | Sonos存储管的器件结构及其制作方法 |
| CN101764132A (zh) * | 2008-12-24 | 2010-06-30 | 上海华虹Nec电子有限公司 | 1.5t sonos快速闪存存储器单元结构 |
| CN101958149A (zh) * | 2009-07-21 | 2011-01-26 | 上海华虹Nec电子有限公司 | 二晶体管结构的快速存取非易失性存储器存储单元 |
| CN102315174A (zh) * | 2011-09-28 | 2012-01-11 | 上海宏力半导体制造有限公司 | 含分离栅结构的sonos闪存存储器及其制作方法、操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103855163A (zh) | 2014-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103855163B (zh) | 二比特sonos闪存存储器及其制造方法 | |
| CN104022121B (zh) | 三维半导体器件及其制造方法 | |
| TWI594420B (zh) | Non-volatile memory components and methods of making the same | |
| TWI223871B (en) | Floating gate memory fabrication methods comprising a field dielectric etch with a horizontal etch component | |
| TWI451562B (zh) | 操作具有氧化／氮化多層絕緣結構非揮發記憶胞之方法 | |
| US8946048B2 (en) | Method of fabricating non-volatile memory with flat cell structures and air gap isolation | |
| US9070767B2 (en) | Vertical memory devices and apparatuses | |
| CN103855161B (zh) | 一种sonos闪存存储器及其制造方法 | |
| CN104538363B (zh) | Sonos闪存存储器的结构及制造方法 | |
| CN1870249A (zh) | 电荷捕获存储器件及其制造方法 | |
| CN104517903A (zh) | 存储器件及其形成方法 | |
| CN101807576A (zh) | 纳米晶浮栅非易失存储器及其制作方法 | |
| TWI536504B (zh) | 非揮發性記憶體單元、非揮發性記憶體單元製造方法及非揮發性記憶體矩陣 | |
| CN106298789A (zh) | Sonos闪存存储器的制造方法 | |
| CN105895666A (zh) | 半导体元件及其制作方法 | |
| CN104681498A (zh) | 存储器件及其制造方法 | |
| CN105990428B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN109979818A (zh) | 具有具不同特征尺寸的图案的半导体装置及其制造方法 | |
| TWI251323B (en) | Bit line structure and method for fabricating it | |
| CN102479823B (zh) | 一种垂直型nrom存储结构及其制备方法 | |
| CN103855162B (zh) | 堆叠栅型sonos闪存存储器及其制造方法 | |
| CN104867831A (zh) | 一种半导体器件结构的制作方法 | |
| KR20090131172A (ko) | 선택 트랜지스터 및 그의 제조 방법 | |
| CN102610508A (zh) | 浮栅的制作方法 | |
| CN105118833B (zh) | 3d隧穿浮栅存储器的结构及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |