CN101442076A - Sonos存储管的器件结构及其制作方法 - Google Patents

Sonos存储管的器件结构及其制作方法 Download PDF

Info

Publication number
CN101442076A
CN101442076A CNA2007100942703A CN200710094270A CN101442076A CN 101442076 A CN101442076 A CN 101442076A CN A2007100942703 A CNA2007100942703 A CN A2007100942703A CN 200710094270 A CN200710094270 A CN 200710094270A CN 101442076 A CN101442076 A CN 101442076A
Authority
CN
China
Prior art keywords
storage tube
layer
sonos
bit
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100942703A
Other languages
English (en)
Inventor
孙亚亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNA2007100942703A priority Critical patent/CN101442076A/zh
Publication of CN101442076A publication Critical patent/CN101442076A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种SONOS存储管的器件结构，在衬底中部上设置有栅氧化层，所述栅氧化层上方设置有选择管，所述栅氧化层和选择管的两侧分别设置有缺口向外的“L”形ONO层，所述ONO层的缺口位置设置有存储管，在所述两个存储管和ONO层的外侧的衬底上，一侧设置源极，另一侧设置漏极。本发明还公开了一种制作上述SONOS存储管器件结构的方法，利用侧墙刻蚀来形成SONOS存储管，并且同时形成双比特的SONOS存储单元，其制作方法步骤简单，易于实现，并且使得SONOS存储管所占用的存储单元的面积大大减小，提高了器件的性能。

Description

SONOS存储管的器件结构及其制作方法
技术领域
本发明涉及一种半导体器件，尤其是一种SONOS存储管的器件结构。本发明还涉及一种SONOS存储管的器件结构的制作方法。
背景技术
对于缩小闪存来说电荷囚禁(charge trapping)器件是个电学性能非常好的结构，该结构是本领域技术发展的趋势。而且这种器件具有非常简单的制作工艺，非常便于批量化的生产制作，这种器件就是通常所说的SONOS器件(polysilicon-oxide-nitride-oxide-silicon，多晶硅-二氧化硅-氮化硅-二氧化硅-硅)。而通常的SONOS结构的存储单元的面积相对来说比较大，局限了SONOS器件的使用和推广。
发明内容
本发明所要解决的技术问题是提供一种SONOS存储管的器件结构，以及这种SONOS存储管器件结构的制作方法，通过较为简单的方法制作得到SONOS存储管的器件结构，并且使得SONOS存储管所占用的存储单元的面积大大减小。
为解决上述技术问题，本发明SONOS存储管的器件结构的技术方案是，在衬底中部上设置有栅氧化层，所述栅氧化层上方设置有选择管，所述栅氧化层和选择管的两侧分别设置有缺口向外的“L”形ONO(二氧化硅-氮化硅-二氧化硅)层，所述ONO层的缺口位置设置有存储管，在所述两个存储管和ONO层的外侧的衬底上，一侧设置源极，另一侧设置漏极。
本发明SONOS存储管器件结构的制作方法的技术方案是，依次包括如下步骤：
(1)采用常规的CMOS器件制作工艺，通过光刻和刻蚀形成所述选择管；
(2)淀积ONO层，之后在所述ONO层上生长多晶硅；
(3)通过侧墙刻蚀去除所述选择管以上的ONO层和多晶硅，并形成存储管，留出源极和漏极的位置；
(4)在步骤(3)中留出的位置进行源极和漏极注入；
(5)采用常规CMOS器件制作工艺完成器件制作的其它步骤。
本发明利用侧墙刻蚀来形成SONOS存储管，并且同时形成双比特的SONOS存储单元，其制作方法步骤简单，易于实现，并且使得SONOS存储管所占用的存储单元的面积大大减小，提高了器件的性能。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1为本发明SONOS存储管的器件结构的结构示意图；
图2为本发明SONOS存储管的器件结构对比特1进行写操作的示意图；
图3为本发明SONOS存储管的器件结构对比特2进行写操作的示意图；
图4为本发明SONOS存储管的器件结构对比特1和比特2进行擦除操作的示意图；
图5为本发明SONOS存储管的器件结构对比特1进行读操作的示意图；
图6为本发明SONOS存储管的器件结构对比特2进行读操作的示意图；
图7～图9为本发明SONOS存储管器件结构的制作方法各步骤的示意图；
图10为本发明SONOS存储管的器件结构的一个实施例的示意图。
具体实施方式
本发明提供了一种SONOS存储管的器件结构，如图1所示，在衬底中部上设置有栅氧化层，所述栅氧化层上方设置有选择管，所述栅氧化层和选择管的两侧分别设置有缺口向外的“L”形ONO层，所述ONO层的缺口位置设置有存储管，在所述两个存储管和ONO层的外侧的衬底上，一侧设置源极，另一侧设置漏极。
所述ONO层包括两层二氧化硅层和夹在所述两层二氧化硅层之间的氮化硅层，所述下层二氧化硅层的厚度为15～25
Figure A200710094270D0005140253QIETU
，所述中间的氮化硅层的厚度为60～120
Figure A200710094270D0005140253QIETU
，所述上层二氧化硅层的厚度为40～80
Figure A200710094270D0005140253QIETU
。
本发明SONOS存储管的器件结构中包括有两个比特单元，分别为比特1和比特2，其工作过程如下所述：
参见图2所示，对比特1进行写操作时，对源极加1.8V电压，对比特1的存储管加5V电压，对选择管加1.8V电压，对比特2的存储管加5V电压，对漏极加0V电压，电子流入比特1的存储管，完成比特1的写操作。
参见图3所示，对比特2进行写操作时，对源极加0V电压，对比特1的存储管加5V电压，对选择管加1.8V电压，对比特2的存储管加5V电压，对漏极加1.8V电压，电子流入比特2的存储管，完成比特2的写操作。
参见图4所示，对比特1和比特2进行擦除操作时，对源极加4V电压，对比特1的存储管加—5V电压，对选择管不加电压，对比特2的存储管加—5V电压，对漏极加4电压，电子从比特1和比特2的存储管流出，完成比特1和比特2的擦除操作。
参见图5所示，对比特1进行读操作时，对源极加1.8V电压，对比特1的存储管加0V电压，对选择管加5V电压，对比特2的存储管加5V电压，对漏极加0V电压，完成比特1的读操作。
参见图6所示，对比特2进行读操作时，对源极加0V电压，对比特1的存储管加5V电压，对选择管加5V电压，对比特2的存储管加0V电压，对漏极加1.8V电压，完成比特2的读操作。
本发明还提供了一种上述SONOS存储管器件结构的制作方法，依次包括如下步骤：
(1)采用常规的CMOS器件制作工艺，通过光刻和刻蚀形成所述选择管，如图7所示；
(2)淀积ONO层，之后在所述ONO层上生长多晶硅，如图8所示；
(3)通过侧墙刻蚀去除所述选择管以上的ONO层和多晶硅，并形成存储管，留出源极和漏极的位置；
(4)在步骤(3)中留出的位置进行源极和漏极注入，形成如图9所示的器件结构；
(5)采用常规CMOS器件制作工艺完成器件制作的其它步骤。
本发明SONOS存储管器件结构，可以采用0.18um的工艺技术，如图10所示，制备出的选择管的宽度约为0.18um，而存储管的尺寸约为0.15um，整个双比特SONOS结构的存储单元的面积为0.28um2/bit，而现有的采用0.13um工艺生产的SONOS结构存储单元面积约为0.69um2/bit，本发明大大减小了器件所占用的面积，从而提高了器件的性能。
综上所述，本发明利用侧墙刻蚀来形成SONOS存储管，并且同时形成双比特的SONOS存储单元，其制作方法步骤简单，易于实现，并且使得SONOS存储管所占用的存储单元的面积大大减小，提高了器件的性能。

Claims (3)

1.一种SONOS存储管的器件结构，其特征在于，在衬底中部上设置有栅氧化层，所述栅氧化层上方设置有选择管，所述栅氧化层和选择管的两侧分别设置有缺口向外的“L”形ONO层，所述ONO层的缺口位置设置有存储管，在所述两个存储管和ONO层的外侧的衬底上，一侧设置源极，另一侧设置漏极。
2.根据权利要求1所述的SONOS存储管的器件结构，其特征在于，所述ONO层包括两层二氧化硅层和夹在所述两层二氧化硅层之间的氮化硅层，所述下层二氧化硅层的厚度为15～25
Figure A200710094270C0002170750QIETU
，所述中间的氮化硅层的厚度为60～120
Figure A200710094270C0002170750QIETU
，所述上层二氧化硅层的厚度为40～80
Figure A200710094270C0002170750QIETU
。
3.一种如权利要求1或2所述的SONOS存储管器件结构的制作方法，其特征在于，依次包括如下步骤：
(1)采用常规的CMOS器件制作工艺，通过光刻和刻蚀形成所述选择管；
(2)淀积ONO层，之后在所述ONO层上生长多晶硅；
(3)通过侧墙刻蚀去除所述选择管以上的ONO层和多晶硅，并形成存储管，留出源极和漏极的位置；
(4)在步骤(3)中留出的位置进行源极和漏极注入；
(5)采用常规CMOS器件制作工艺完成器件制作的其它步骤。
CNA2007100942703A 2007-11-23 2007-11-23 Sonos存储管的器件结构及其制作方法 Pending CN101442076A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007100942703A CN101442076A (zh) 2007-11-23 2007-11-23 Sonos存储管的器件结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007100942703A CN101442076A (zh) 2007-11-23 2007-11-23 Sonos存储管的器件结构及其制作方法

Publications (1)

Publication Number Publication Date
CN101442076A true CN101442076A (zh) 2009-05-27

Family

ID=40726415

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100942703A Pending CN101442076A (zh) 2007-11-23 2007-11-23 Sonos存储管的器件结构及其制作方法

Country Status (1)

Country Link
CN (1) CN101442076A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931196A (zh) * 2011-08-08 2013-02-13 上海华虹Nec电子有限公司 Sonos器件
CN103367255A (zh) * 2012-03-26 2013-10-23 上海宏力半导体制造有限公司 可多次编程的硅氧化氮氧化硅的制造方法
CN103855163A (zh) * 2012-12-05 2014-06-11 上海华虹宏力半导体制造有限公司 二比特sonos闪存存储器及其制造方法
CN103855161A (zh) * 2012-12-05 2014-06-11 上海华虹宏力半导体制造有限公司 一种sonos闪存存储器及其制造方法
CN104465663A (zh) * 2014-12-31 2015-03-25 上海华虹宏力半导体制造有限公司 Sonos闪存存储器的结构和制造方法
CN104538363A (zh) * 2014-12-29 2015-04-22 上海华虹宏力半导体制造有限公司 Sonos闪存存储器的结构及制造方法
CN109119422A (zh) * 2018-08-28 2019-01-01 上海华虹宏力半导体制造有限公司 1.5-t sonos器件制作工艺方法
CN110277399A (zh) * 2019-05-15 2019-09-24 上海华力集成电路制造有限公司 Sonos存储器及其制造方法
CN111179988A (zh) * 2019-12-05 2020-05-19 上海华虹宏力半导体制造有限公司 2bit存储器单元结构及操作方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931196A (zh) * 2011-08-08 2013-02-13 上海华虹Nec电子有限公司 Sonos器件
CN102931196B (zh) * 2011-08-08 2015-04-08 上海华虹宏力半导体制造有限公司 Sonos器件
CN103367255A (zh) * 2012-03-26 2013-10-23 上海宏力半导体制造有限公司 可多次编程的硅氧化氮氧化硅的制造方法
CN103855163A (zh) * 2012-12-05 2014-06-11 上海华虹宏力半导体制造有限公司 二比特sonos闪存存储器及其制造方法
CN103855161A (zh) * 2012-12-05 2014-06-11 上海华虹宏力半导体制造有限公司 一种sonos闪存存储器及其制造方法
CN103855161B (zh) * 2012-12-05 2016-06-08 上海华虹宏力半导体制造有限公司 一种sonos闪存存储器及其制造方法
CN103855163B (zh) * 2012-12-05 2016-12-21 上海华虹宏力半导体制造有限公司 二比特sonos闪存存储器及其制造方法
CN104538363B (zh) * 2014-12-29 2017-12-05 上海华虹宏力半导体制造有限公司 Sonos闪存存储器的结构及制造方法
CN104538363A (zh) * 2014-12-29 2015-04-22 上海华虹宏力半导体制造有限公司 Sonos闪存存储器的结构及制造方法
CN104465663A (zh) * 2014-12-31 2015-03-25 上海华虹宏力半导体制造有限公司 Sonos闪存存储器的结构和制造方法
CN109119422A (zh) * 2018-08-28 2019-01-01 上海华虹宏力半导体制造有限公司 1.5-t sonos器件制作工艺方法
CN109119422B (zh) * 2018-08-28 2020-08-07 上海华虹宏力半导体制造有限公司 1.5-t sonos器件制作工艺方法
CN110277399A (zh) * 2019-05-15 2019-09-24 上海华力集成电路制造有限公司 Sonos存储器及其制造方法
US11088158B2 (en) 2019-05-15 2021-08-10 Shanghai Huali Integrated Circuit Corporation SONOS memory and method for manufacturing the same
CN110277399B (zh) * 2019-05-15 2021-12-07 上海华力集成电路制造有限公司 Sonos存储器及其制造方法
CN111179988A (zh) * 2019-12-05 2020-05-19 上海华虹宏力半导体制造有限公司 2bit存储器单元结构及操作方法

Similar Documents

Publication Publication Date Title
CN101442076A (zh) Sonos存储管的器件结构及其制作方法
JP7033657B2 (ja) メモリアレイ及びメモリアレイを形成する方法
CN103035650B (zh) 半导体装置以及半导体装置的制造方法
CN103811496B (zh) 用于具有提高编程效率的非易失性存储单元的方法和装置
US9035372B2 (en) Nonvolatile memory device, fabrication method thereof and memory system comprising the same
CN100533744C (zh) 使用碳纳米管沟道的多位非易失性存储器件及其操作方法
JP3963664B2 (ja) 半導体記憶装置及びその製造方法
US8687426B2 (en) Multi-semiconductor material vertical memory strings, strings of memory cells having individually biasable channel regions, memory arrays incorporating such strings, and methods of accesssing and forming the same
CN1883047B (zh) 用于垂直分离栅极nrom存储器的装置和方法
TWI387059B (zh) 整合非揮發性記憶體及周邊電路之製造
CN1883046A (zh) 电荷捕获存储器件以及用于操作和制造该单元的方法
EP1179850A2 (en) A semiconductor memory and its production process
US20160204273A1 (en) Non-volatile memory unit and method for manufacturing the same
CN106409768A (zh) Nand存储器结构、形成方法和三维存储器阵列
CN1495905A (zh) 自对准分离栅极与非闪存及制造方法
JP2008053388A (ja) 半導体装置及びその製造方法
JP2011023687A (ja) 不揮発性半導体記憶装置
US20060291281A1 (en) Non-volatile memory, manufacturing and operating method thereof
CN110148598A (zh) 一种基于二维半导体材料垂直沟道的三维闪存存储器及其制备
JP2009271966A (ja) 不揮発性半導体記憶装置
CN101490837A (zh) 非易失性半导体存储器及其驱动方法
US9735171B2 (en) Semiconductor memory device and method of manufacturing the same
JP5438300B2 (ja) 不揮発性半導体記憶装置の製造方法
KR100854418B1 (ko) 비휘발성 메모리 소자의 제조방법
US7714375B2 (en) Flash memory with 4-bit memory cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090527