CN110148598A - 一种基于二维半导体材料垂直沟道的三维闪存存储器及其制备 - Google Patents
一种基于二维半导体材料垂直沟道的三维闪存存储器及其制备 Download PDFInfo
- Publication number
- CN110148598A CN110148598A CN201910318961.XA CN201910318961A CN110148598A CN 110148598 A CN110148598 A CN 110148598A CN 201910318961 A CN201910318961 A CN 201910318961A CN 110148598 A CN110148598 A CN 110148598A
- Authority
- CN
- China
- Prior art keywords
- dimensional
- vertical
- channel
- layer
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 title claims abstract description 131
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 230000015654 memory Effects 0.000 title claims abstract description 78
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000011241 protective layer Substances 0.000 claims abstract description 34
- 238000003860 storage Methods 0.000 claims abstract description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 87
- 238000000151 deposition Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 27
- 230000008021 deposition Effects 0.000 claims description 24
- 238000005229 chemical vapour deposition Methods 0.000 claims description 19
- 230000005055 memory storage Effects 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 238000007667 floating Methods 0.000 claims description 11
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 9
- 229910052976 metal sulfide Inorganic materials 0.000 claims description 8
- 230000001052 transient effect Effects 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 229910021389 graphene Inorganic materials 0.000 claims description 6
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 5
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical group S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 4
- 230000008520 organization Effects 0.000 claims description 3
- ITRNXVSDJBHYNJ-UHFFFAOYSA-N tungsten disulfide Chemical compound S=[W]=S ITRNXVSDJBHYNJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 20
- 230000008569 process Effects 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 150000001336 alkenes Chemical class 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- -1 chalcogenide compound Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1606—Graphene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Abstract
本发明属于半导体存储器制造领域，更具体地，涉及一种基于二维半导体材料垂直沟道的三维半导体存储器及其制备，所述三维半导体存储器，包含多个垂直方向的三维存储串，每一个三维存储串包含一个半导体垂直沟道，半导体垂直沟道的长度由存储器三维堆叠的层数决定；所述垂直沟道材料包括一种或多种二维半导体材料，以及所述二维半导体材料表面的保护层，所述保护层用于对该二维半导体材料进行支撑保护，所述二维半导体材料的载流子迁移率高于非晶硅的载流子迁移率。本发明利用二维材料作为存储器沟道，可以提供更高的存储器单元开态电流，从而降低存储器的操作功耗。
Description
技术领域
本发明属于半导体存储器制造领域，更具体地，涉及一种基于二维半导体材料垂直沟道的三维半导体存储器及其制备。
背景技术
根据摩尔定律，微电子器件工艺特征尺寸不断降低，闪存存储器特尺寸微缩存在物理极限，于是平面闪存工艺开始向三维发展，三维闪存存储器应运而生。与传统的平面半导体存储器相比，三维闪存存储器的存储密度不再受限于工艺特征尺寸，可以随着垂直方向上堆叠实现存储密度的不断提升。三维闪存存储器采用的三维半导体存储器，完全区别与平面工艺，需要采用全新的器件结构以及工艺制程，其中存在诸多工艺难题。
对于半导体闪存，其单元的基本结构为浮栅晶体管，主要包含栅极、沟道以及栅介质层。在栅极电压的控制下，沟道可以实现电流的导通和关断，对应于栅极阈值电压。而栅介质中包含电荷存储层，通过栅极与沟道之间施加编程电压(写入电压、擦除电压)，从而在栅介质层中电荷的存入及擦除，对应于阈值电压的改变，不同的阈值电压可以代表存入的不同数据。
在三维闪存存储器中，沟道的制备非常具有挑战性。在传统的平面闪存存储器中，沟道通常采用单晶硅，工艺过程简单，并且能够提供足够的开态电流。而在三维闪存存储器的结构中，需要在完成深孔刻蚀之后进行沟道材料的沉积，因此无法进行单晶硅的外延生长。在以往的工艺中，通常采用沉积非晶硅形成沟道，而非晶硅的沉积时间非常长，并且其载流子迁移率较单晶硅非常低，因此能够提供的开态电流非常有限。此外，非晶硅的深孔填充通常采用原子沉积技术进行填充，工艺过程缓慢，会占据工艺过程的大部分时间。随着三维闪存叠层层数的增加，造成深孔填充的均一性难以保证，进而严重影响器件的均一性。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种基于二维半导体材料垂直沟道的三维闪存存储器及其制备，其通过将载流子迁移率高的二维半导体材料及其保护层作为该三维闪存存储器的垂直沟道材料，旨在解决现有技术中沟道工艺存在的开态电流低、器件均一性等问题。
为实现上述目的，按照本发明的一个方面，提供了一种基于二维半导体材料垂直沟道的三维半导体存储器，所述三维半导体存储器，包含多个垂直方向的三维存储串，每一个三维存储串包含一个半导体垂直沟道，半导体垂直沟道的长度由存储器三维堆叠的层数决定；
所述垂直沟道材料包括一种或多种二维半导体材料，以及所述二维半导体材料表面的保护层，所述保护层用于对该二维半导体材料进行支撑保护，所述二维半导体材料的载流子迁移率高于非晶硅的载流子迁移率。
优选地，所述二维半导体材料为石墨烯和/或过渡金属硫化物。
优选地，所述过渡金属硫化物为二硫化钼或二硫化钨。
优选地，所述二维半导体材料厚度为单个原子层厚度。
优选地，所述保护层的材料为SiO2和/或HfO2。
按照本发明的另一个方面，提供了一种所述的三维闪存存储器的制备方法，包括所述半导体垂直沟道的形成方法，该形成方法具体为：
在衬底上形成多层堆叠膜，并在多层堆叠膜上进行深刻刻蚀形成垂直沟道通孔；在所述垂直沟道通孔中形成栅氧化层-电荷捕获层-隧穿层三层结构后，在该垂直沟道中沉积单原子层厚度的所述二维半导体材料，在所述二维半导体材料沉积完成之后，进一步沉积所述保护层材料，形成半导体垂直沟道。
优选地，所述的制备方法，包括如下步骤：
S1：在衬底上进行多层膜沉积，多层膜结构由绝缘层与牺牲层交替沉积形成；在多层膜堆叠结构中进行深孔刻蚀，形成暴露垂直衬底的垂直通孔；
S2：利用化学气相沉积在所述垂直通孔表面依次形成栅氧化层、电荷捕获层和隧穿层三层结构；
S3：对所述垂直通孔进行各向异性刻蚀，直至在衬底中形成凹槽，接着，在凹槽中填充沟道材料；具体为：利用化学气相沉积法在所述通孔中进行二维材料的沉积，沉积厚度为单个原子层厚度；在完成二维材料的沉积之后采用化学气相沉积法使用保护层材料进行所述垂直通孔的填充；
S4：对多层堆叠结构采用刻蚀工艺，将多层膜堆叠中的牺牲层去除；
S5：完成栅电极材料的填充，继而形成多个并联的闪存存储串，形成三维闪存存储阵列。
优选地，所述的制备方法，包括如下步骤：
S1：在衬底上进行多层膜沉积，该多层膜是由绝缘层与多晶硅栅电极交替沉积形成的三维堆叠结构；接着，在该多层膜的堆叠结构中通过刻蚀形成暴露衬底的垂直深孔；
S2：在所述垂直深孔中进行各向同性刻蚀，在通孔内的栅电极层中向内刻蚀形成向内的凹槽；然后，进行氧化铝或者二氧化硅的化学气相沉积形成阻隔层；接着，制备多晶硅形成浮栅；然后，进行深孔的各向异性刻蚀，在深孔中沉积二氧化硅，形成氧化物-多晶硅-氧化物的整体浮栅存储结构；
S3：对深孔进行各向异性刻蚀，直至在衬底中形成凹槽，接着，在凹槽中填充沟道材料；具体为：利用化学气相沉积法在所述通孔中进行二维材料的沉积，沉积厚度为单个原子层厚度；在完成二维材料的沉积之后采用化学气相沉积法使用保护层材料进行所述垂直通孔的填充；
S4：然后刻蚀部分所述沟道材料使沟道材料上方形成凹槽；在所述沟道材料上方的凹槽中形成选通管结构，即而形成多个垂直于衬底的闪存存储串，每个闪存存储串的上方具有一个选通管结构，由此得到具有选通管的三维闪存存储。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
第一，本发明利用二维半导体材料作为三维闪存存储器的沟道材料，与非晶硅相比具有更高的载流子迁移率，可以使得器件获得更高的开态电流，从而有效降低器件的操作读写电压，从而降低功耗；
第二，本发明将二维半导体材料作为垂直沟道材料，其生长厚度在原子层厚度内，因此在堆叠层数增高的情况下依旧能够保证器件的均一性；
第三，本发明选用厚度仅为单原子层的二维半导体材料作为垂直沟道材料，采用化学气相沉积法在垂直沟道内进行沉积，二维材料沟道的沉积时间要远远低于非晶硅材料，可以有效加速工艺进程。
附图说明
图1是本发明提供的一种非易失性三维闪存存储器结构示意图；
图2是本发明非易失性三维闪存存储器中多层膜结构以及深孔结构制备示意图；
图3是本发明非易失性三维闪存存储器中垂直沟道中二维半导体材料以及保护层制备示意图。
在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：
122a-绝缘层；121a-牺牲层；120-多层膜结构；10-深孔；20-二维半导体材料；30-保护层材料。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明提供的一种基于二维半导体材料垂直沟道的三维半导体存储器，所述三维半导体存储器，包含多个垂直方向的三维存储串，每一个三维存储串包含一个半导体垂直沟道，半导体垂直沟道的长度由存储器三维堆叠的层数决定。
其中，所述垂直沟道材料包括一种或多种二维半导体材料，以及所述二维半导体材料表面的保护层，所述保护层用于对该二维半导体材料进行支撑保护，所述二维半导体材料的载流子迁移率高于非晶硅的载流子迁移率。
一些实施例中，所述二维半导体材料为石墨烯和/或过渡金属硫化物。
一些实施例中，所述过渡金属硫化物为二硫化钼和/或二硫化钨。
一些实施例中，所述二维半导体材料厚度控制在单个原子层厚度。
一些实施例中，所述保护层的材料为SiO2和/或HfO2。所述保护层材料本身性质稳定，在厚度仅为单原子层的二维半导体材料表面沉积保护层，用于对二维半导体材料进行结构上的支撑和保护。
本发明采用的二维半导体材料为石墨烯和/或过渡金属硫化物，过渡金属硫化物与石墨烯结构类似，其晶体结构本身为多层，层与层之间的作用力为范德华力。这类二维半导体材料载流子迁移率较非晶硅高，用作沟道材料使得器件获得更高的开态电流，有效降低器件的操作读写电压，从而降低功耗。
本发明还提供了上述三维闪存存储器的制备方法，其除了包括常规三维闪存存储器的其他制备方法步骤以外，还包括所述半导体垂直沟道的形成方法，本发明中该形成方法具体为：
在衬底上形成多层堆叠膜，并在多层堆叠膜上进行深刻刻蚀形成垂直沟道通孔；在所述垂直沟道通孔中形成栅氧化层-电荷捕获层-隧穿层三层结构后，在该垂直沟道中沉积单原子层厚度的所述二维半导体材料，在所述二维半导体材料沉积完成之后，进一步沉积所述保护层材料，形成半导体垂直沟道。
本发明采用高载流子迁移率的二维半导体材料作为进行垂直沟道材料的填充，不仅适用于包含浮栅结构(floating gate)的三维闪存存储器，而且同样适用于包含电荷俘获结构(charge trapping)的三维闪存存储器，均能够使得器件获得更高的开态电流，有效降低器件的操作读写电压，从而降低功耗。
对于包含电荷俘获结构(charge trapping)的三维闪存存储器，在步骤S1中多层膜结构由绝缘层与牺牲层交替沉积而成，绝缘层一般为二氧化硅层，牺牲层一般为氮化硅层；且步骤S2中阻隔层-电荷存储层-隧穿电解质层三层结构具体为氧化物-氮化物-氧化物结构(ONO)。
对于浮栅结构(floating gate)的三维闪存存储器，步骤S1中多层膜结构由绝缘层二氧化硅层与P型多晶硅层交替沉积而成。且步骤S2中栅绝缘层-电荷捕获层-隧穿层三层结构具体为氧化物-多晶硅-氧化物层。
由于多层膜结构是三维堆叠结构，纵向深度较传统二维器件来说高度方向上更深，因此上述穿过多层膜结构并使衬底暴露的通孔一般也被直接称为深孔。
具体地，在一些实施例中，本发明提供的一种三维半导体闪存存储器的半导体闪存存储串的制备过程具体包括下属步骤，包括如下步骤：
S1：如图1所示，在衬底100上进行多层膜沉积，多层膜结构由绝缘层二氧化硅层与牺牲层氮化硅层交替沉积形成，其中122a为绝缘层(122b同为绝缘层)，121a为牺牲层(121b同为牺牲层)，形成的多层膜结构为120；在多层膜堆叠结构中利用光刻、干法蚀刻结合湿法蚀刻进行深孔刻蚀，形成暴露垂直衬底的垂直通孔为10。
S2：利用化学气相沉积在垂直通孔10表面形成电荷存储层，电荷存储层包含三层结构，即阻挡层、存储层和隧穿层，为二氧化硅-氮化硅-二氧化硅结构(ONO)，如图2所示。
S3：在上述深孔10中形成ONO结构之后，利用化学气相沉积进行二维材料的生长，生长的二维材料为20，形成垂直沟道；二维材料为石墨烯或二硫化钼，厚度为单个原子层厚度，如图3所示，在完成二维材料的生长之后使用保护层材料进行深孔的填充，保护层材料为30；保护层选用SiO2或HfO2，采用低压化学气相沉积法进行沉积保护层材料。
S4：对多层堆叠结构采用刻蚀工艺，将多层膜堆叠中的牺牲层去除。
S5：完成栅电极材料的填充，继而形成多个并联的闪存存储串，形成三维闪存存储阵列。
一些实施例中，本发明提供的一种三维半导体闪存存储器的半导体闪存存储串的制备过程具体包括下属步骤，包括如下步骤：
S1：在衬底上进行多层膜沉积，该多层膜是由绝缘层二氧化硅层与多晶硅栅电极交替沉积形成的三维堆叠结构；接着，在该多层膜的堆叠结构中利用光刻进行刻蚀形成暴露衬底的垂直深孔。
S2：在所述垂直深孔中进行各向同性刻蚀，在通孔内的栅电极层中向内刻蚀形成向内的凹槽；然后，进行氧化铝或者二氧化硅的化学气相沉积形成阻隔层；接着，制备多晶硅形成浮栅；然后，进行深孔的各向异性刻蚀，在深孔中沉积二氧化硅，形成氧化物-多晶硅-氧化物的整体浮栅存储结构。
S3：对深孔进行各向异性刻蚀，直至在衬底中形成凹槽，接着，在凹槽中填充沟道材料；具体为：先利用化学气相沉积进行二维材料的生长，生长的二维材料；二维材料为石墨烯或二硫化钼，厚度为单个原子层厚度；在完成二维材料的生长之后使用保护层材料进行深孔的填充；保护层选用SiO2或HfO2，采用低压化学气相沉积法进行沉积保护层材料。二维材料具体沉积工艺参照现有技术。
S4：然后刻蚀部分所述沟道材料使沟道材料上方形成凹槽；在所述沟道材料上方的凹槽中形成选通管结构，即而形成多个垂直于衬底的闪存存储串，每个闪存存储串的上方具有一个选通管结构，由此得到具有选通管的三维闪存存储。
本发明提供一种非易失性三维闪存存储器，具有垂直沟道结构，整体结构包含：衬底；垂直于衬底的多个闪存存储串；单个闪存存储串包含多个闪存存储单元，单元数量由三维堆叠层数决定；在存储串两端存在选通晶体管，与存储单元结构类似；多个字线，字线与存储串相连；每个存储单元包含栅电极、半导体沟道、电荷存储介质层；其中栅电极平面与位线连接。其中，单个闪存存储串包含垂直沟道，其垂直沟道材料包括高迁移率的二维半导体材料，由深孔刻蚀后填充该二维半导体材料进行制备，并在完成制备后沉积该二维半导体材料材料的保护层，所述保护层用于对该二维半导体材料进行支撑保护。
一些实施例中，沉积完成的二维半导体材料垂直沟道整体为圆柱形，其整体结构由深孔形状决定。
在包含二维半导体材料的垂直沟道完成之后，采用二维半导体材料的保护层进行深孔填充，保证二维半导体材料的结构稳定性，一些实施例中，所述二维半导体材料的保护层材料为SiO2或HfO2等。
本发明中衬底是采用硅衬底，三维闪存存储器中绝缘层、牺牲层等所采用的具体材料及细节结构设置等，均可参考现有技术。
本发明利用二维材料作为存储器沟道材料，可以提供更高的存储器单元开态电流，从而降低存储器的操作功耗。在工艺完成中，二维材料的应用使得沟道的工艺时间大大降低，加快了三维半导体存储器的量产速度。
本发明制备工艺中未详细说明之处均可参考现有技术。并且，本发明中的三维闪存存储器还可以包含现有技术中其他的功能组件结构，只要这些其他功能组件结构与本发明中的垂直沟道结构不冲突即可。
本发明在垂直沟道通孔中进行二维半导体材料和保护层材料的生长沉积，其具体化学气相沉积工艺同具体的该二维半导体材料比如石墨烯、硫系化合物通常采用的化学气相沉积工艺参数，对保护层材料二氧化硅、二氧化铪的化学气相沉积工艺也同常规的二氧化硅、二氧化铪的气相沉积工艺参数。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种基于二维半导体材料垂直沟道的三维半导体存储器，所述三维半导体存储器，包含多个垂直方向的三维存储串，每一个三维存储串包含一个半导体垂直沟道，半导体垂直沟道的长度由存储器三维堆叠的层数决定；其特征在于，
所述垂直沟道材料包括一种或多种二维半导体材料，以及所述二维半导体材料表面的保护层，所述保护层用于对该二维半导体材料进行支撑保护，所述二维半导体材料的载流子迁移率高于非晶硅的载流子迁移率。
2.如权利要求1所述的三维闪存存储器，其特征在于，所述二维半导体材料为石墨烯和/或过渡金属硫化物。
3.如权利要求2所述的三维闪存存储器，其特征在于，所述过渡金属硫化物为二硫化钼或二硫化钨。
4.如权利要求1所述的三维闪存存储器，其特征在于，所述二维半导体材料厚度为单个原子层厚度。
5.如权利要求1所述的三维闪存存储器，其特征在于，所述保护层的材料为SiO2和/或HfO2。
6.如权利要求1至5任一项所述的三维闪存存储器的制备方法，其特征在于，包括所述半导体垂直沟道的形成方法，该形成方法具体为：
在衬底上形成多层堆叠膜，并在多层堆叠膜上进行深刻刻蚀形成垂直沟道通孔；在所述垂直沟道通孔中形成栅氧化层-电荷捕获层-隧穿层三层结构后，在该垂直沟道中沉积单原子层厚度的所述二维半导体材料，在所述二维半导体材料沉积完成之后，进一步沉积所述保护层材料，形成半导体垂直沟道。
7.如权利要求6所述的制备方法，其特征在于，包括如下步骤：
S1：在衬底上进行多层膜沉积，多层膜结构由绝缘层与牺牲层交替沉积形成；在多层膜堆叠结构中进行深孔刻蚀，形成暴露垂直衬底的垂直通孔；
S2：利用化学气相沉积在所述垂直通孔表面依次形成栅氧化层、电荷捕获层和隧穿层三层结构；
S3：对所述垂直通孔进行各向异性刻蚀，直至在衬底中形成凹槽，接着，在凹槽中填充沟道材料；具体为：利用化学气相沉积法在所述通孔中进行二维材料的沉积，沉积厚度为单个原子层厚度；在完成二维材料的沉积之后采用化学气相沉积法使用保护层材料进行所述垂直通孔的填充；
S4：对多层堆叠结构采用刻蚀工艺，将多层膜堆叠中的牺牲层去除；
S5：完成栅电极材料的填充，继而形成多个并联的闪存存储串，形成三维闪存存储阵列。
8.如权利要求6所述的制备方法，其特征在于，包括如下步骤：
S1：在衬底上进行多层膜沉积，该多层膜是由绝缘层与多晶硅栅电极交替沉积形成的三维堆叠结构；接着，在该多层膜的堆叠结构中通过刻蚀形成暴露衬底的垂直深孔；
S2：在所述垂直深孔中进行各向同性刻蚀，在通孔内的栅电极层中向内刻蚀形成向内的凹槽；然后，进行氧化铝或者二氧化硅的化学气相沉积形成阻隔层；接着，制备多晶硅形成浮栅；然后，进行深孔的各向异性刻蚀，在深孔中沉积二氧化硅，形成氧化物-多晶硅-氧化物的整体浮栅存储结构；
S3：对深孔进行各向异性刻蚀，直至在衬底中形成凹槽，接着，在凹槽中填充沟道材料；具体为：利用化学气相沉积法在所述通孔中进行二维材料的沉积，沉积厚度为单个原子层厚度；在完成二维材料的沉积之后采用化学气相沉积法使用保护层材料进行所述垂直通孔的填充；
S4：然后刻蚀部分所述沟道材料使沟道材料上方形成凹槽；在所述沟道材料上方的凹槽中形成选通管结构，即而形成多个垂直于衬底的闪存存储串，每个闪存存储串的上方具有一个选通管结构，由此得到具有选通管的三维闪存存储。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910318961.XA CN110148598A (zh) | 2019-04-19 | 2019-04-19 | 一种基于二维半导体材料垂直沟道的三维闪存存储器及其制备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910318961.XA CN110148598A (zh) | 2019-04-19 | 2019-04-19 | 一种基于二维半导体材料垂直沟道的三维闪存存储器及其制备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110148598A true CN110148598A (zh) | 2019-08-20 |
Family
ID=67589771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910318961.XA Pending CN110148598A (zh) | 2019-04-19 | 2019-04-19 | 一种基于二维半导体材料垂直沟道的三维闪存存储器及其制备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110148598A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110544244A (zh) * | 2019-08-29 | 2019-12-06 | 长江存储科技有限责任公司 | 沟道通孔特征参数的获得方法及装置 |
| CN110707209A (zh) * | 2019-09-03 | 2020-01-17 | 华中科技大学 | 一种三维堆叠相变存储器及其制备方法 |
| CN111463280A (zh) * | 2020-03-18 | 2020-07-28 | 中国科学院微电子研究所 | 一种半导体器件及其制作方法、集成电路及电子设备 |
| CN111466026A (zh) * | 2020-03-11 | 2020-07-28 | 长江存储科技有限责任公司 | 具有二维材料的三维存储器件 |
| CN114507714A (zh) * | 2022-04-20 | 2022-05-17 | 华中科技大学 | 一种基于miRNA检测的二维材料半导体传感器制备方法 |
| WO2023045012A1 (zh) * | 2021-09-27 | 2023-03-30 | 长鑫存储技术有限公司 | 一种半导体结构、半导体结构的制作方法及存储器 |
| WO2023178738A1 (zh) * | 2022-03-21 | 2023-09-28 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140117548A1 (en) * | 2012-10-25 | 2014-05-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| KR20150089757A (ko) * | 2014-01-28 | 2015-08-05 | 한양대학교 산학협력단 | 단결정질의 부유 게이트를 갖는 3차원 플래시 메모리 및 그 제조 방법 |
| CN105164808A (zh) * | 2013-03-15 | 2015-12-16 | 美光科技公司 | 垂直存储器中的浮动栅极存储器单元 |
| CN108447870A (zh) * | 2018-04-11 | 2018-08-24 | 中国科学院微电子研究所 | 3d nand存储器及其制造方法 |
-
2019
- 2019-04-19 CN CN201910318961.XA patent/CN110148598A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140117548A1 (en) * | 2012-10-25 | 2014-05-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| CN105164808A (zh) * | 2013-03-15 | 2015-12-16 | 美光科技公司 | 垂直存储器中的浮动栅极存储器单元 |
| KR20150089757A (ko) * | 2014-01-28 | 2015-08-05 | 한양대학교 산학협력단 | 단결정질의 부유 게이트를 갖는 3차원 플래시 메모리 및 그 제조 방법 |
| CN108447870A (zh) * | 2018-04-11 | 2018-08-24 | 中国科学院微电子研究所 | 3d nand存储器及其制造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110544244A (zh) * | 2019-08-29 | 2019-12-06 | 长江存储科技有限责任公司 | 沟道通孔特征参数的获得方法及装置 |
| CN110544244B (zh) * | 2019-08-29 | 2022-04-12 | 长江存储科技有限责任公司 | 沟道通孔特征参数的获得方法及装置 |
| CN110707209A (zh) * | 2019-09-03 | 2020-01-17 | 华中科技大学 | 一种三维堆叠相变存储器及其制备方法 |
| CN110707209B (zh) * | 2019-09-03 | 2022-03-18 | 华中科技大学 | 一种三维堆叠相变存储器及其制备方法 |
| CN111466026A (zh) * | 2020-03-11 | 2020-07-28 | 长江存储科技有限责任公司 | 具有二维材料的三维存储器件 |
| CN111466026B (zh) * | 2020-03-11 | 2022-06-07 | 长江存储科技有限责任公司 | 具有二维材料的三维存储器件 |
| CN111463280A (zh) * | 2020-03-18 | 2020-07-28 | 中国科学院微电子研究所 | 一种半导体器件及其制作方法、集成电路及电子设备 |
| CN111463280B (zh) * | 2020-03-18 | 2023-04-07 | 中国科学院微电子研究所 | 一种半导体器件及其制作方法、集成电路及电子设备 |
| WO2023045012A1 (zh) * | 2021-09-27 | 2023-03-30 | 长鑫存储技术有限公司 | 一种半导体结构、半导体结构的制作方法及存储器 |
| WO2023178738A1 (zh) * | 2022-03-21 | 2023-09-28 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
| CN114507714A (zh) * | 2022-04-20 | 2022-05-17 | 华中科技大学 | 一种基于miRNA检测的二维材料半导体传感器制备方法 |
| CN114507714B (zh) * | 2022-04-20 | 2022-07-05 | 华中科技大学 | 一种基于miRNA检测的二维材料半导体传感器制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110148598A (zh) | 一种基于二维半导体材料垂直沟道的三维闪存存储器及其制备 | |
| US11018151B2 (en) | Three-dimensional flat NAND memory device including wavy word lines and method of making the same | |
| TWI631692B (zh) | 記憶裝置及其製造方法 | |
| US20200279866A1 (en) | Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same | |
| CN108447870B (zh) | 3d nand存储器及其制造方法 | |
| CN109920793A (zh) | 3d存储器件及其制造方法 | |
| CN104981904B (zh) | 用于垂直nand性能增强和垂直缩放的局部埋入沟道电介质 | |
| CN110071112A (zh) | 3d存储器件及其制造方法 | |
| US10985171B2 (en) | Three-dimensional flat NAND memory device including wavy word lines and method of making the same | |
| WO2014089795A1 (zh) | 一种垂直沟道型三维半导体存储器件及其制备方法 | |
| KR20200029608A (ko) | 전하 트랩 구조체를 위한 공동부 형성 | |
| WO2012000442A1 (zh) | 三维多值非挥发存储器及其制备方法 | |
| WO2012034394A1 (zh) | 一种三维结构非易失存储器阵列及其制备方法 | |
| KR20040099802A (ko) | 나노 결정층을 구비하는 소노스 메모리 장치 | |
| CN103872055A (zh) | 一种垂直沟道型三维半导体存储器件及其制备方法 | |
| US9960046B2 (en) | Methods of manufacturing semiconductor device having a blocking insulation layer | |
| CN109817627A (zh) | 一种形成三维存储器的方法及三维存储器 | |
| TW527652B (en) | Manufacturing method of selection gate for the split gate flash memory cell and its structure | |
| KR20120137838A (ko) | 프린징 효과를 이용하는 3차원 플래시 메모리 및 이의 제조하는 방법 | |
| CN103137860B (zh) | 非易失性三维半导体存储器件及制备方法 | |
| JP2020161816A (ja) | 半導体記憶装置 | |
| WO2022000842A1 (zh) | 一种存储单元、存储器及存储器的制备方法 | |
| CN109712983A (zh) | 3d存储器件及其制造方法 | |
| US20230389325A1 (en) | Memory devices and methods of manufacturing thereof | |
| CN102479823A (zh) | 一种垂直型nrom存储结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190820 |
|
| RJ01 | Rejection of invention patent application after publication |