CN109119422B - 1.5-t sonos器件制作工艺方法 - Google Patents

1.5-t sonos器件制作工艺方法 Download PDF

Info

Publication number
CN109119422B
CN109119422B CN201810984599.5A CN201810984599A CN109119422B CN 109119422 B CN109119422 B CN 109119422B CN 201810984599 A CN201810984599 A CN 201810984599A CN 109119422 B CN109119422 B CN 109119422B
Authority
CN
China
Prior art keywords
layer
polysilicon
etching
silicon nitride
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810984599.5A
Other languages
English (en)
Other versions
CN109119422A (zh
Inventor
许昭昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810984599.5A priority Critical patent/CN109119422B/zh
Publication of CN109119422A publication Critical patent/CN109119422A/zh
Application granted granted Critical
Publication of CN109119422B publication Critical patent/CN109119422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种1.5‑T SONOS器件制作工艺方法，选择管多晶硅栅的尺寸由第二多晶硅层淀积厚度决定，刻蚀后形成侧墙多晶硅层；选择管源端接触通过第三多晶硅层自对准形成连接并引出，存储管SONOS多晶硅栅由第一氮化硅侧墙淀积厚度决定，存储管源漏接触孔刻蚀是以第一氮化硅侧墙和第二氮化硅侧墙为硬掩膜层，自对准刻蚀形成。本发明能够进一步缩小器件尺寸，减小芯片的面积。

Description

1.5-T SONOS器件制作工艺方法
技术领域
本发明涉及本导体集成电路领域，特别是涉及一种1.5-T SONOS(Semiconductor-Oxide-Nitride-Oxide-Semiconductor闪速存储器)器件制作工艺方法。
背景技术
具有低操作电压、更好的COMS工艺兼容性的SONOS技术被广泛用于各种嵌入式电子产品如金融IC卡、汽车电子等应用。但是2-T(2-transistor两个晶体管存储一个比特位的数据)SONOS结构与生俱来的缺点就是其较大的芯片面积损耗。相对于2-T SONOS(参见图1)，1.5-T(1.5-transistor1.5个晶体管存储一个比特位的数据)SONOS(参见图2)通过去除掉选择管和存储管之间的源漏注入区来减小器件的占用面积。
现有的1.5-T SONOS器件的选择管多晶硅栅是与逻辑区晶体管多晶硅栅共用的，逻辑区晶体管多晶硅栅的厚度决定了选择管器件的沟道长度。只有当逻辑区晶体管多晶硅栅厚度减薄时，选择管的沟道长度才能减小。因此，第一，现有的工艺方法不利于缩小选择管。第二，现有的工艺方法中，源漏接触孔是非自对准刻蚀，不利于缩小源漏接触孔。第三，存储管SONOS的沟道长度受限于光刻，在光刻能力受限的情况下，无法进一步缩小存储管。以上三个方面是1.5-T SONOS无法进一步缩小器件尺寸的原因。
图1、2中，31为衬底，32为ONO层，33为存储管多晶硅栅，35为选择管栅氧化层，36为选择管多晶硅栅，37为存储管栅上氮化硅，38为侧墙，39为轻漏极掺杂，40为源漏注入，41为接触孔，42为层间氧化层。
图2中，34为多晶硅间氮化硅。
发明内容
本发明要解决的技术问题是提供一种1.5-T SONOS器件制作工艺方法，能够进一步缩小器件尺寸，减小芯片的面积。
为解决上述技术问题，本发明的1.5-T SONOS器件制作工艺方法，包括如下步骤：
步骤1、在P型衬底上形成ONO层，选择性刻蚀去除逻辑区的ONO层，在P型衬底上形成逻辑区的栅氧化层；然后，在ONO层和逻辑区晶体管栅氧化层上端依次淀积第一多晶硅层和第一氮化硅层；
步骤2、光刻打开，刻蚀所述第一氮化硅层，在形成的开口内进行第一多晶硅层重掺杂注入，注入后经过热过程将注入杂质激活；
步骤3、刻蚀第一多晶硅层，使所述开口在第一多晶硅层中延伸，进行选择管阈值电压调整的离子注入；在开口内两侧面，淀积并刻蚀形成选择管和存储管隔离的第一侧墙氧化层；在开口内形成选择管栅氧化层；在开口内位于选择管栅氧化层上端的第一侧墙氧化层两侧面，淀积第二多晶硅层并进行离子注入掺杂，刻蚀所述第二多晶硅层，在开口内形成选择管多晶硅栅；刻蚀掉开口内底部的选择管栅氧化层，暴露出P型衬底，在选择管多晶硅栅的表面、P型衬底表面形成热氧化层；进行选择管源端LDD注入形成低掺杂的漏区，刻蚀掉P型衬底表面的热氧化层；
步骤4、采用LPCVD淀积氧化层形成隔离介质氧化层，进行选择管源端注入形成选择管源端；
步骤5、自对准刻蚀去除掉选择管多晶硅栅之间的，位于P型衬底端部的隔离介质氧化层，将P型衬底暴露出来；
步骤6、淀积第三多晶硅层，并进行离子注入掺杂，开口内的第三多晶硅层与P型衬底直接连接；
步骤7、以所述第一氮化硅层为停止层进行CMP，或直接刻蚀掉第一氮化硅层上的隔离介质氧化层和第三多晶硅层，将连接选择管源端区域之外的第一氮化硅层之上的第三多晶硅层和隔离介质氧化层去除；
步骤8、CMP之后，在第三多晶硅层顶部形成有氧化层的结构；
步骤9、湿法去除所述第一氮化硅层，再次淀积第二氮化硅层并刻蚀，刻蚀完之后在选择管晶体管多晶硅栅的外侧上半部分的两侧形成第一氮化硅侧墙；光刻胶显影后，再次干法刻蚀第一多晶硅层，形成存储管SONOS多晶硅栅和逻辑区晶体管多晶硅栅；
步骤10、热氧化在存储管SONOS多晶硅栅的侧壁和逻辑区晶体管多晶硅栅的侧壁和顶部形成第二侧墙氧化层，进行轻漏极掺杂形成PN结；
步骤11、淀积第三氮化硅层并刻蚀，在第一氮化硅侧墙和存储管SONOS多晶硅栅的外侧形成第二氮化硅侧墙，进行源漏注入形成逻辑区晶体管的源端和漏端，同时形成存储管的漏端；ONO层刻蚀，第二侧墙氧化层、逻辑区晶体管栅氧化层刻蚀，将逻辑区晶体管多晶硅栅的顶部、连接选择管源端的第三多晶硅层的顶部、源漏处P型衬底的硅暴露出来，进行自对准多晶硅化物生长；
步骤12、介质隔离层生长以及平坦化，进行接触孔光刻以及刻蚀，形成位于存储管两侧的源漏接触孔、选择管共用源端的接触孔和逻辑区晶体管的接触孔；通过金属将各电极引出。
采用本发明的方法，选择管多晶硅栅的尺寸由第二多晶硅层淀积厚度决定，刻蚀后形成侧墙多晶硅层(即选择管多晶硅栅)，因此选择管多晶硅栅不受限于光刻，有利于缩小选择管器件。
选择管源端接触通过第三多晶硅层自对准形成连接并引出，可以缩小选择管源端接触孔。
存储管SONOS多晶硅栅由第一氮化硅侧墙淀积厚度决定，因此存储管SONOS多晶硅栅不受限于光刻，有利于缩小存储管器件。
存储管源漏接触孔刻蚀是以第一氮化硅侧墙和第二氮化硅侧墙为硬掩膜层，自对准刻蚀形成，可以减小该接触孔底部的尺寸，有利于缩小存储管源漏端底部的接触孔。
采用本发明的方法，能最大限度的节省芯片中存储器件面积，降低制造成本。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有2-T SONOS器件结构示意图；
图2是现有1.5-T SONOS器件结构示意图；
图3是所述1.5-T SONOS器件结构示意图；
图4-图14是所述1.5-T SONOS器件制造工艺方法流程示意图。
具体实施方式
所述1.5-T SONOS器件制作工艺方法，在下面的实施例中，实施过程如下：
步骤1、参见图4，在P型衬底1上形成ONO(氧化硅-氮化硅-氧化硅)层3，选择性刻蚀去除逻辑区的ONO层3，在P型衬底1上氧化形成逻辑区的栅氧化层8。然后，在ONO层3和逻辑区晶体管栅氧化层8上端依次淀积第一多晶硅层21和第一氮化硅层23。所述第一多晶硅层21用来形成存储管SONOS多晶硅栅5和逻辑区晶体管多晶硅栅22。所述第一氮化硅层23作为CMP(化学机械研磨)停止层的预留层，其厚度为
Figure GDA0002412022510000051
步骤2、参见图5，光刻打开，刻蚀所述第一氮化硅层23，在形成的开口内进行第一多晶硅层21重掺杂注入，注入后经过热过程将注入杂质激活，由于杂质在多晶硅中很容易激活并扩散，因此被所述第一氮化硅层23遮挡住的并靠近开口处的部分第一多晶硅层也被充分掺杂(即用作存储管SONOS多晶硅栅5的第一多晶硅层21部分被充分掺杂),但是远离开口处的第一多晶硅层部分21，即逻辑区晶体管多晶硅栅22不会被掺杂。从而实现存储管SONOS多晶硅栅5和逻辑区晶体管多晶硅栅22共用第一多晶硅层21。
步骤3、参见图6，刻蚀第一多晶硅层21，使所述开口在第一多晶硅层21中延伸，进行选择管阈值电压调整的离子注入；在开口内第一多晶硅层21和第一氮化硅层23的两侧面，淀积并刻蚀形成选择管和存储管隔离的第一侧墙氧化层6；在开口内淀积或热氧化形成选择管栅氧化层2；在开口内位于选择管栅氧化层2上端的第一侧墙氧化层6两侧面，淀积第二多晶硅层并进行离子注入掺杂，刻蚀所述第二多晶硅层，在开口内形成侧墙多晶硅层，该侧墙多晶硅层用作选择管多晶硅栅4；所述侧墙多晶硅层(即选择管多晶硅栅4)淀积的厚度决定了选择管栅的尺寸，因此选择管多晶硅栅的尺寸不受限于光刻，也就是说通过第二多晶硅层厚度来定义选择管多晶硅栅的沟道长度，使得选择管多晶硅栅的沟道长度不受限于光刻，有利于缩小选择管器件；刻蚀掉开口内底部的选择管栅氧化层2，暴露出P型衬底1，热氧化在选择管多晶硅栅4的表面、P型衬底1表面形成热氧化层24；进行选择管源端LDD(轻掺杂漏结构)注入形成低掺杂的漏区17。刻蚀掉P型衬底1表面的热氧化层24；所述第二多晶硅层只用来形成选择管多晶硅栅4。
步骤4、参见图7，采用LPCVD(low pressure chemical vapor deposition低压化学汽相淀积)淀积氧化层形成隔离介质氧化层20，该隔离介质氧化层20用于隔离选择管多晶硅栅4和后续形成的连接选择管源端的第三多晶硅层。淀积后，位于第一氮化硅层23上端的隔离介质氧化层20和位于选择管多晶硅栅顶部的隔离介质氧化层20的厚度，均大于位于开口内P型衬底1表面的隔离介质氧化层20的厚度。进行选择管源端注入形成选择管源端18。
步骤5、参见图8，自对准刻蚀去除掉选择管多晶硅栅4之间的位于P型衬底1端部的隔离介质氧化层20，将P型衬底1暴露出来。由于选择管多晶硅栅4上端的隔离介质氧化层20更厚，因此只有P型衬底1上的硅被暴露出来，选择管多晶硅栅4不会被暴露。该刻蚀是自对准刻蚀，因此选择管多晶硅栅4之间的源端尺寸不受光刻对准的影响，因此有利于缩小源端接触孔。
步骤6、参见图9，淀积第三多晶硅层19，其厚度为
Figure GDA0002412022510000071
并进行离子注入掺杂，开口内的第三多晶硅层19与P型衬底1直接连接；该第三多晶硅层19只用来引出选择管的源端，实现选择管源端自对准引出，减小了选择管源端接触孔。
步骤7、参见图10，以第一氮化硅层23为停止层进行CMP，或直接刻蚀掉第一氮化硅层23上的隔离介质氧化层20和第三多晶硅层19，将连接选择管源端区域之外的第一氮化硅层23之上的第三多晶硅层19和隔离介质氧化层20去除。
步骤8、参见图11，CMP之后，热氧化在剩余的第三多晶硅层19顶部的表面形成氧化层25。为减少热过程，氧化硅层25也可以通过在过量刻蚀掉顶端的第三多晶硅层19后，淀积氧化层，最后通过CMP形成第三多晶硅层19顶部有氧化层的结构。
步骤9、参见图12，湿法去除所述第一氮化硅层23，再次淀积第二氮化硅层，其厚度为
Figure GDA0002412022510000081
并刻蚀，刻蚀完之后在选择管晶体管多晶硅栅4的外侧上半部分的两侧形成第一氮化硅侧墙7，该第一氮化硅侧墙7淀积的厚度决定了两侧存储管的大小。光刻胶显影后，再次干法刻蚀第一多晶硅层21，形成存储管SONOS多晶硅栅5和逻辑区晶体管多晶硅栅22。光刻胶定义了逻辑区晶体管多晶硅栅22，第一氮化硅侧墙7定义了存储管SONOS多晶硅栅5。逻辑区晶体管多晶硅栅22与存储管SONOS多晶硅栅5都由第一多晶硅层21经刻蚀形成。第二多晶硅层只用来形成选择管多晶硅栅4。第三多晶硅层19只用来引出选择管的源端。由于存储管的大小(即沟道长度)是由第一氮化硅侧墙7的厚度决定的，因此存储管的大小(即沟道长度)不受光刻限制，有利于缩小存储管器件。
步骤10、参见图13，热氧化在存储管SONOS多晶硅栅5的侧壁和逻辑区晶体管多晶硅栅22的侧壁和顶部形成第二侧墙氧化层9，进行轻漏极掺杂形成PN结11(N型轻漏极掺杂后和P型硅衬底1形成的PN结)。
步骤11、参见图14，淀积第三氮化硅层并刻蚀，在第一氮化硅侧墙7和存储管SONOS多晶硅栅5的外侧形成第二氮化硅侧墙10，进行源漏注入形成逻辑区晶体管的源端和漏端，同时形成存储管的漏端12，ONO层3刻蚀，第二侧墙氧化层9、逻辑区晶体管栅氧化层8和氧化层25刻蚀，将逻辑区晶体管多晶硅栅22的顶部、连接选择管源端的第三多晶硅层19的顶部、源漏处P型衬底1的硅暴露出来，进行自对准多晶硅化物生长。
步骤12、结合图3所示，介质隔离层13生长以及平坦化，进行接触孔光刻以及刻蚀，形成位于存储管两侧的源漏接触孔14、选择管共用源端的接触孔16和逻辑区晶体管的接触孔15。存储管两侧的源漏接触孔14的刻蚀可以通过以第一氮化硅侧墙7和第二氮化硅侧墙10为刻蚀硬掩膜层进行自对准刻蚀形成接触孔，因此可以减小该接触孔底部的尺寸，有利于缩小存储管源漏端接触孔。选择管共用源端的接触孔16和逻辑区晶体管的接触孔15均为非自对准刻蚀形成的接触孔。最后通过金属将各电极引出。存储管的栅极、选择管的栅极在垂直存储管SONOS多晶硅栅沟道方向的整条多晶硅的两端分别引出。后续工艺与传统CMOS工艺一致。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种1.5-T SONOS器件制作工艺方法，其特征在于，包括如下步骤：
步骤1、在P型衬底上形成ONO层，选择性刻蚀去除逻辑区的ONO层，在P型衬底上形成逻辑区的栅氧化层；然后，在ONO层和逻辑区晶体管栅氧化层上端依次淀积第一多晶硅层和第一氮化硅层；
步骤2、光刻打开，刻蚀所述第一氮化硅层，在形成的开口内进行第一多晶硅层重掺杂注入，注入后经过热过程将注入杂质激活；
步骤3、刻蚀第一多晶硅层，使所述开口在第一多晶硅层中延伸，进行选择管阈值电压调整的离子注入；在开口内两侧面，淀积并刻蚀形成选择管和存储管隔离的第一侧墙氧化层；在开口内形成选择管栅氧化层；在开口内位于选择管栅氧化层上端的第一侧墙氧化层两侧面，淀积第二多晶硅层并进行离子注入掺杂，刻蚀所述第二多晶硅层，在开口内形成选择管多晶硅栅；刻蚀掉开口内底部的选择管栅氧化层，暴露出P型衬底，在选择管多晶硅栅的表面、P型衬底表面形成热氧化层；进行选择管源端LDD注入形成低掺杂的漏区，刻蚀掉P型衬底表面的热氧化层；
步骤4、采用LPCVD淀积氧化层形成隔离介质氧化层，进行选择管源端注入形成选择管源端；
步骤5、自对准刻蚀去除掉选择管多晶硅栅之间的，位于P型衬底端部的隔离介质氧化层，将P型衬底暴露出来；
步骤6、淀积第三多晶硅层，并进行离子注入掺杂，开口内的第三多晶硅层与P型衬底直接连接；
步骤7、以所述第一氮化硅层为停止层进行CMP，或直接刻蚀掉第一氮化硅层上的隔离介质氧化层和第三多晶硅层，将连接选择管源端区域之外的第一氮化硅层之上的第三多晶硅层和隔离介质氧化层去除；
步骤8、CMP之后，在第三多晶硅层顶部形成有氧化层的结构；
步骤9、湿法去除所述第一氮化硅层，再次淀积第二氮化硅层并刻蚀，刻蚀完之后在选择管晶体管多晶硅栅的外侧上半部分的两侧形成第一氮化硅侧墙；光刻胶显影后，再次干法刻蚀第一多晶硅层，形成存储管SONOS多晶硅栅和逻辑区晶体管多晶硅栅；
步骤10、热氧化在存储管SONOS多晶硅栅的侧壁和逻辑区晶体管多晶硅栅的侧壁和顶部形成第二侧墙氧化层，进行轻漏极掺杂形成PN结；
步骤11、淀积第三氮化硅层并刻蚀，在第一氮化硅侧墙和存储管SONOS多晶硅栅的外侧形成第二氮化硅侧墙，进行源漏注入形成逻辑区晶体管的源端和漏端，同时形成存储管的漏端；ONO层刻蚀，第二侧墙氧化层、逻辑区晶体管栅氧化层刻蚀，将逻辑区晶体管多晶硅栅的顶部、连接选择管源端的第三多晶硅层的顶部、源漏处P型衬底的硅暴露出来，进行自对准多晶硅化物生长；
步骤12、介质隔离层生长以及平坦化，进行接触孔光刻以及刻蚀，形成位于存储管两侧的源漏接触孔、选择管共用源端的接触孔和逻辑区晶体管的接触孔；通过金属将各电极引出。
2.如权利要求1所述的方法，其特征在于：步骤1所述第一多晶硅层用来形成存储管SONOS多晶硅栅和逻辑区晶体管多晶硅栅。
3.如权利要求1所述的方法，其特征在于：步骤1所述第一氮化硅层作为CMP停止层的预留层，其厚度为
Figure FDA0002412022500000031
4.如权利要求1所述的方法，其特征在于：实施步骤2时，被所述第一氮化硅层遮挡住的并靠近开口处的部分第一多晶硅层也被充分掺杂，但是远离开口处的第一多晶硅层部分，即逻辑区P晶体管多晶硅栅不会被掺杂，实现存储管SONOS多晶硅栅和逻辑区晶体管多晶硅栅共用第一多晶硅层。
5.如权利要求1所述的方法，其特征在于：步骤3所述选择管多晶硅栅淀积的厚度决定了选择管多晶硅栅的尺寸，使选择管多晶硅栅不受限于光刻。
6.如权利要求1所述的方法，其特征在于：步骤3所述第二多晶硅层只用来形成选择管多晶硅栅。
7.如权利要求1所述的方法，其特征在于：步骤4所述隔离介质氧化层用于隔离选择管多晶硅栅和后续形成的连接选择管源端的第三多晶硅层。
8.如权利要求1所述的方法，其特征在于：步骤4中，位于第一氮化硅层上端的隔离介质氧化层和位于选择管多晶硅栅顶部的隔离介质氧化层的厚度，均大于位于开口内P型衬底表面的隔离介质氧化层的厚度。
9.如权利要求1所述的方法，其特征在于：步骤6所述第三多晶硅层的厚度为
Figure FDA0002412022500000032
10.如权利要求1所述的方法，其特征在于：步骤6所述第三多晶硅层只用来引出选择管的源端，实现选择管源端自对准引出。
11.如权利要求1所述的方法，其特征在于：步骤9所述第二氮化硅层的厚度为
Figure FDA0002412022500000041
12.如权利要求1所述的方法，其特征在于：步骤9所述第一氮化硅侧墙淀积的厚度决定了两侧存储管的大小，光刻胶定义了逻辑区晶体管多晶硅栅。
13.如权利要求1所述的方法，其特征在于：步骤12所述存储管两侧的源漏接触孔的刻蚀，通过以第一氮化硅侧墙和第二氮化硅侧墙为刻蚀硬掩膜层进行自对准刻蚀形成接触孔。
14.如权利要求1所述的方法，其特征在于：步骤12所述选择管共用源端的接触孔和逻辑区晶体管的接触孔均为非自对准刻蚀形成的接触孔。
15.如权利要求1所述的方法，其特征在于：实施步骤12时，存储管的栅极、选择管的栅极在垂直存储管SONOS多晶硅栅沟道方向的整条多晶硅的两端分别引出。
CN201810984599.5A 2018-08-28 2018-08-28 1.5-t sonos器件制作工艺方法 Active CN109119422B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810984599.5A CN109119422B (zh) 2018-08-28 2018-08-28 1.5-t sonos器件制作工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810984599.5A CN109119422B (zh) 2018-08-28 2018-08-28 1.5-t sonos器件制作工艺方法

Publications (2)

Publication Number Publication Date
CN109119422A CN109119422A (zh) 2019-01-01
CN109119422B true CN109119422B (zh) 2020-08-07

Family

ID=64860220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810984599.5A Active CN109119422B (zh) 2018-08-28 2018-08-28 1.5-t sonos器件制作工艺方法

Country Status (1)

Country Link
CN (1) CN109119422B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101442076A (zh) * 2007-11-23 2009-05-27 上海华虹Nec电子有限公司 Sonos存储管的器件结构及其制作方法
CN106298789A (zh) * 2016-09-13 2017-01-04 上海华虹宏力半导体制造有限公司 Sonos闪存存储器的制造方法
US9824895B1 (en) * 2016-09-27 2017-11-21 Cypress Semiconductor Corporation Method of integration of ONO stack formation into thick gate oxide CMOS flow
CN108269808A (zh) * 2018-01-11 2018-07-10 上海华虹宏力半导体制造有限公司 Sonos器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480645B1 (ko) * 2003-04-01 2005-03-31 삼성전자주식회사 역자기 정합 방식을 이용한 트윈―ｏｎｏ 형태의ｓｏｎｏｓ 메모리 소자 제조 방법
US9356142B2 (en) * 2014-06-20 2016-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern layout to prevent split gate flash memory cell failure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101442076A (zh) * 2007-11-23 2009-05-27 上海华虹Nec电子有限公司 Sonos存储管的器件结构及其制作方法
CN106298789A (zh) * 2016-09-13 2017-01-04 上海华虹宏力半导体制造有限公司 Sonos闪存存储器的制造方法
US9824895B1 (en) * 2016-09-27 2017-11-21 Cypress Semiconductor Corporation Method of integration of ONO stack formation into thick gate oxide CMOS flow
CN108269808A (zh) * 2018-01-11 2018-07-10 上海华虹宏力半导体制造有限公司 Sonos器件及其制造方法

Also Published As

Publication number Publication date
CN109119422A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
US7670910B2 (en) Method of forming self-aligned inner gate recess channel transistor
US20050020086A1 (en) Self-aligned inner gate recess channel transistor and method of forming the same
US20120108022A1 (en) Semiconductor device including a p-channel type mos transmitter
US8076201B2 (en) Method of manufacturing flash memory device
US7943495B2 (en) Method of manufacturing semiconductor device
KR102282224B1 (ko) 하이-k 퍼스트 기술의 임베디드 강유전성 메모리
US20020146885A1 (en) Method of fabricating a nitride read only memory cell
US8325516B2 (en) Semiconductor device with split gate memory cell and fabrication method thereof
US7514744B2 (en) Semiconductor device including carrier accumulation layers
US6420232B1 (en) Methods of fabricating a scalable split-gate flash memory device having embedded triple-sides erase cathodes
CN109166855B (zh) 二比特分栅sonos器件制造工艺方法
KR930009131B1 (ko) 초고집적 반도체 메모리장치의 제조방법
CN104701316A (zh) 一种双槽形结构的半浮栅器件及其制造方法
CN108666317B (zh) 分栅sonos闪存存储器的制造方法
US20040197998A1 (en) Spacer like floating gate formation
US6329247B1 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
CN109119422B (zh) 1.5-t sonos器件制作工艺方法
CN111883537B (zh) 嵌入式镜像位sonos存储器的工艺方法
US6998309B2 (en) Method of manufacturing a non-volatile semiconductor memory device
CN111883536B (zh) 嵌入式镜像位sonos存储器的工艺方法
CN109166856B (zh) Sonos器件制作工艺方法
JP2007067027A (ja) 埋め込み型不揮発性メモリーの製作方法
US6214741B1 (en) Method of fabricating a bit line of flash memory
US20040217411A1 (en) Non-volatile semiconductor memory device and manufacturing method therefor
US6593186B1 (en) Method for manufacturing non-volatile semiconductor memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant