CN108666317B - 分栅sonos闪存存储器的制造方法 - Google Patents
分栅sonos闪存存储器的制造方法 Download PDFInfo
- Publication number
- CN108666317B CN108666317B CN201810471556.7A CN201810471556A CN108666317B CN 108666317 B CN108666317 B CN 108666317B CN 201810471556 A CN201810471556 A CN 201810471556A CN 108666317 B CN108666317 B CN 108666317B
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- gate
- polysilicon gate
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 127
- 229920005591 polysilicon Polymers 0.000 claims abstract description 124
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 44
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 44
- 238000003860 storage Methods 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 21
- 239000000126 substance Substances 0.000 claims abstract description 9
- 238000001312 dry etching Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 29
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 238000000227 grinding Methods 0.000 abstract description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种分栅SONOS闪存存储器的制造方法，包括：衬底上生长选择管栅氧化层；淀积第一多晶硅poly层、氧化硅层、氮化硅层，光刻打开并依次刻蚀形成选择管多晶硅栅；刻蚀去除选择管多晶硅栅外的栅氧化层，淀积ONO层；选择性刻蚀去除逻辑区的ONO层，形成逻辑区栅氧化层；淀积第二多晶硅poly层；进行化学机械研磨和刻蚀使存储管多晶硅与选择管多晶硅高度一致；淀积氧化层并刻蚀，在选择管多晶硅上方的氮化硅层两侧形成侧墙；利用光刻胶和侧墙分别定义出逻辑区晶体管多晶硅栅和存储管多晶硅栅，进行自对准干法刻蚀同时形成逻辑区晶体管多晶硅栅和存储管多晶硅栅。本发明可以更好地保证存储管多晶硅栅的形貌，提高器件的性能，而且可以有效缩小器件尺寸。
Description
技术领域
本发明涉及半导体集成电路制造工艺领域，特别涉及一种分栅SONOS(Semiconductor-Oxide-Nitride-Oxide-Semiconductor，即多晶硅-氧化硅-氮化硅-氧化硅-多晶硅的英文首字母缩写，又称非易失性存储器)闪存存储器的制造方法。
背景技术
具有低操作电压、更好的COMS工艺兼容性的SONOS技术被广泛用于各种嵌入式电子产品，如金融IC卡、汽车电子等领域。耗尽型(SONOS的阈值电压VT小于0，其中选择管的VT仍大于0)的2transistors SONOS(即二晶体管2-T SONOS)技术由于低功耗特性在许多低功耗需求的领域受到青睐。但是，SONOS中的2-T结构与生俱来的缺点就是其较大的芯片面积损耗。与2-T SONOS器件相比，分栅(split-gate)的SONOS器件更加节省面积。
如图1所示，为现有的分栅split-gate SONOS器件结构，其中两个存储管呈镜像设置在选择管两侧，存储管与选择管之间以及存储管与衬底之间通过氧化硅-氮化硅-氧化硅(Oxide-Nitride-Oxide，即ONO)膜层隔离。具体地，如图1所示，存储管栅和和选择管栅通过绝缘的ONO层构成背靠背结构，且镜像设置在选择管两侧的两个SONOS存储管由中间的一个选择管控制。
图1所示的现有分栅SONOS闪存存储器结构的工艺实现流程一般采用如下步骤：
(1)在衬底1上采用热氧氧化或化学气相淀积等常规生长氧化层的方法生长栅氧2，如图2所示；
(2)采用化学气相淀积等方法淀积多晶硅3，采用热氧氧化或化学气相淀积等常规生长氧化层的方法生长氧化硅4，如图3所示；
(3)光刻刻蚀多晶硅3和氧化硅4，形成选择管多晶硅栅，逻辑区域多晶硅栅保留，如图4所示；
(4)淀积氧化硅-氮化硅-氧化硅层，即ONO层5，如图5所示；
(5)采用化学气相淀积等方法淀积多晶硅6，如图6所示；
(6)干法刻蚀多晶硅6和ONO层5，形成存储管多晶硅栅，如图7所示；
(7)逻辑区域多晶硅栅刻蚀，如图8所示。
上述工艺方法形成的分栅SONOS闪存存储器中，存储管多晶硅栅的形貌为三角形或D形，这种形貌会导致器件性能退化。
发明内容
本发明要解决的技术问题是提供一种分栅SONOS闪存存储器的制造方法，可以解决现有工艺中形成的存储管多晶硅栅的形貌导致器件性能退化的问题。
为解决上述技术问题，本发明提供的分栅SONOS闪存存储器的制造方法，其特征在于，包括如下工艺步骤：
步骤1，在衬底上生长选择管栅氧化层；
步骤2，淀积第一多晶硅poly层、氧化硅层；
步骤3，淀积氮化硅层；
步骤4，光刻打开并依次刻蚀氮化硅层、氧化硅层和第一多晶硅poly层，形成选择管多晶硅栅；
步骤5，在选择管多晶硅栅侧壁形成氧化层；
步骤6，刻蚀去除选择管多晶硅栅以外区域的栅氧化层，淀积形成ONO层；
步骤7，选择性刻蚀去除逻辑区的ONO层，形成逻辑区栅氧化层；
步骤8，在硅片上淀积第二多晶硅poly层；
步骤9，进行化学机械研磨；
步骤10，刻蚀第二多晶硅poly层，直至第二多晶硅poly层的高度与选择管多晶硅栅的高度一致；
步骤11，淀积氧化层并刻蚀，在选择管多晶硅栅上方的氮化硅层两侧形成侧墙；
步骤12，利用光刻胶和侧墙分别定义出逻辑区晶体管多晶硅栅和存储管多晶硅栅，进行自对准干法刻蚀同时形成逻辑区晶体管多晶硅栅和存储管多晶硅栅；
步骤13，去除光刻胶，在逻辑区晶体管多晶硅栅的两侧和顶面以及存储管多晶硅栅的侧壁形成氧化层侧墙；
步骤14，进行轻掺杂漏的注入；
步骤15，淀积氮化硅层并刻蚀，在逻辑区晶体管多晶硅栅和存储管多晶硅栅形成氮化层侧墙；
步骤16，源漏注入；
步骤17，进行后续工艺，完成SONOS闪存存储器的制造。
较佳的，在步骤1中，采用热氧氧化或化学气相淀积生长选择管栅氧化层，该选择管栅氧化层的厚度为
较佳的，在步骤2中，第一多晶硅poly层采用化学气相淀积形成，厚度为
氧化硅层采用热氧氧化或化学气相淀积生成，厚度为
较佳的，在步骤2和步骤3之间，进行第一多晶硅poly层的掺杂注入。
较佳的，在步骤3中，氮化硅层的厚度为
较佳的，在步骤6中，所述ONO层位于整个硅片表面以及选择管多晶硅栅的侧壁、氮化硅层的侧壁和顶面上，其中底层氧化硅的厚度为
中间氮化硅的厚度为
顶层氧化硅的厚度为
较佳的，在步骤7中，逻辑区栅氧化层的厚度为
较佳的，在步骤8中，淀积的第二多晶硅poly层的厚度大于第一多晶硅poly层和氮化硅层的厚度之和。
较佳的，在步骤9中，以氮化硅层以及其顶面上的ONO层共同作为化学机械研磨的停止层，研磨后第二多晶硅poly层与氮化硅层齐平。
较佳的，在步骤11中，氧化层的淀积厚度为
较佳的，在步骤13中，氧化层侧墙的厚度为
较佳的，在步骤15中，氮化层侧墙的厚度为
与现有的制造工艺相比，本发明在选择管多晶硅栅的形成中增加了氮化硅层用于后续化学机械研磨的停止层，利用选择管多晶硅栅上的氮化硅层两侧的侧墙宽度定义存储管多晶硅栅，且通过干法刻蚀同时形成SONOS多晶硅栅和逻辑区晶体管多晶硅栅，这种刻蚀可以改变现有技术形成的三角形或D形的存储管多晶硅栅形貌，更好地保证存储管多晶硅栅的形貌，提高器件的性能，而且可以有效缩小器件尺寸。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有的分栅SONOS闪存存储器的结构示意图；
图2至图8为现有的分栅SONOS闪存存储器在各个制造工艺中的器件截面示意图；
图9至图23为本发明的分栅SONOS闪存存储器在各个制造工艺中的器件截面示意图。
其中附图标记说明如下：
1为衬底；2为栅氧；3为多晶硅；4为氧化硅；5为ONO层；6为多晶硅；
10为衬底；20为选择管栅氧化层；30为ONO层；40为选择管多晶硅栅；40-1为第一多晶硅poly层；50为存储管多晶硅栅；50-1为第二多晶硅poly层；51为逻辑区晶体管多晶硅栅；60为氧化硅层；70为氮化硅层；80为逻辑区栅氧化层；90为氧化层侧墙；100为氮化层侧墙；110为轻掺杂漏极；120为源漏注入区；130为侧墙；140光刻胶。
具体实施方式
下面结合附图对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明的分栅SONOS闪存存储器的制造方法，主要包括以下工艺步骤：
第一步，在P型衬底10上生长选择管栅氧化层20，如图9所示。其中，选择管栅氧化层20的生长方法可以采用热氧氧化或化学气相淀积(即CVD)等常规生长氧化层的方法，厚度为
第二步，在硅片上依次淀积第一多晶硅poly层40-1和氧化硅层60，如图10所示。其中，第一多晶硅poly层40-1一般采用化学气相淀积等方法形成，厚度为
氧化硅层60的生长方法可以采用热氧氧化或化学气相淀积等常规生长氧化层的方法，厚度为
第三步，淀积氮化硅层70，该氮化硅层70用作后续化学机械研磨(即CMP)的停止层(stop layer)，如图11所示。由于后续要在氮化硅层70的两侧形成侧墙130以进行存储管多晶硅栅50的自对准刻蚀，因此该氮化硅层70要淀积较厚一层，通常厚度为
第四步，光刻打开并依次刻蚀氮化硅层70、氧化硅层60和第一多晶硅poly层40-1，形成选择管多晶硅栅40，如图12所示。
第五步，选择管多晶硅栅40的侧壁形成氧化层，如图13所示。其中，在硅片淀积一氧化层并刻蚀或者热氧氧化生长一氧化层，在选择管多晶硅栅40侧壁形成氧化层，该氧化层用于增加选择管多晶硅栅和存储管多晶硅栅之间的隔离介质层的厚度，从而提高隔离击穿电压。
第六步，刻蚀掉硅片表面的氧化层(即选择管多晶硅栅40以外区域的栅氧化层)，然后依次淀积形成ONO(氧化硅-氮化硅-氧化层)层30，如图14所示，所述ONO层30位于整个硅片表面以及选择管多晶硅栅40的侧壁、氮化硅层70的侧壁和顶面上。ONO层30的淀积可以采用氧化或化学气相淀积的方法，其中底层氧化硅的厚度为
中间氮化硅的厚度为
顶层氧化硅的厚度为
第七步，选择性刻蚀去除逻辑区的ONO层，形成逻辑区栅氧化层80，如图15所示，该栅氧化层80的厚度为
第八步，在硅片上淀积第二多晶硅poly层50-1，如图16所示，该第二多晶硅poly层50-1的厚度大于第一多晶硅poly层40-1和氮化硅层70的厚度之和。第二多晶硅poly层50-1一般采用化学气相淀积等方法形成。
第九步，以氮化硅层70以及其顶面上的ONO层30共同作为停止层进行化学机械研磨，研磨后的第二多晶硅poly层50-1与氮化硅层70齐平，即剩余的第二多晶硅poly层50-1的高度大于选择管多晶硅栅40的高度，如图17所示。由于ONO层的厚度较薄，故进行CMP后氮化硅层70顶面上的ONO层通常会被研磨去除。
第十步，对第二多晶硅poly层50-1进行刻蚀，通常刻蚀厚度与氮化硅层70的淀积厚度相同，剩余的第二多晶硅poly层50-1的高度与选择管多晶硅栅40的高度一致或者基本一致(剩余的第二多晶硅poly层基本与氧化硅层60齐平)。
第十一步，淀积氧化层并刻蚀，在选择管多晶硅栅40上方的氮化硅层70两侧的ONO层30外形成侧墙130，如图18所示，其中淀积的氧化层的厚度为
第十二步，利用光刻胶140和侧墙130分别定义出逻辑区晶体管多晶硅栅51和存储管多晶硅栅50，进行自对准干法刻蚀同时形成逻辑区晶体管多晶硅栅51和存储管多晶硅栅50，如图19所示。该干法刻蚀能够更好地保证存储管多晶硅栅50的形貌，避免形成三角形或D型存储管多晶硅栅，因此显著提高了器件的性能。同时，该工艺是自对准工艺，有利于缩小器件的尺寸。
第十三步，去除光刻胶140，在逻辑区晶体管多晶硅栅51的两侧和顶面以及存储管多晶硅栅50的侧壁形成氧化层侧墙90，如图20所示，该氧化层侧墙90的厚度为
其中，通过热氧氧化生长一氧化层，在逻辑区晶体管多晶硅栅51的两侧和顶面、存储管多晶硅栅50的侧壁形成氧化层侧墙90。
第十四步，采用本领域常规工艺进行各器件的轻掺杂漏的注入，形成轻掺杂漏极110，如图21所示。
第十五步，采用本领域常规方法淀积一层氮化硅并进行刻蚀，在逻辑区晶体管多晶硅栅51和存储管多晶硅栅50形成氮化层侧墙100，如图22所示，该氮化层侧墙100的厚度为
第十六步，源漏注入，形成源漏注入区120，如图23所示。
第十七步，采用与传统CMOS一致的工艺完成SONOS闪存存储器的制造。
此外，在第二步和第三步之间，可以进行第一多晶硅poly层的掺杂注入。
与现有的制造工艺相比，本发明在选择管多晶硅栅的形成中增加了氮化硅层用于后续化学机械研磨的停止层，利用选择管多晶硅栅上的氮化硅层两侧的侧墙宽度定义存储管多晶硅栅，且通过干法刻蚀同时形成SONOS多晶硅栅和逻辑区晶体管多晶硅栅，这种刻蚀可以改变现有技术形成的三角形或D形的存储管多晶硅栅形貌，更好地保证存储管多晶硅栅的形貌，提高器件的性能，而且可以有效缩小器件尺寸。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (12)
1.一种分栅SONOS闪存存储器的制造方法，其特征在于，包括如下工艺步骤：
步骤1，在衬底上生长选择管栅氧化层；
步骤2，淀积第一多晶硅poly层、氧化硅层；
步骤3，淀积氮化硅层；
步骤4，光刻打开并依次刻蚀氮化硅层、氧化硅层和第一多晶硅poly层，形成选择管多晶硅栅；
步骤5，在选择管多晶硅栅侧壁形成氧化层；
步骤6，刻蚀去除选择管多晶硅栅以外区域的栅氧化层，淀积形成ONO层；
步骤7，选择性刻蚀去除逻辑区的ONO层，形成逻辑区栅氧化层；
步骤8，在硅片上淀积第二多晶硅poly层；
步骤9，进行化学机械研磨；
步骤10，刻蚀第二多晶硅poly层，直至第二多晶硅poly层的高度与选择管多晶硅栅的高度一致；
步骤11，淀积氧化层并刻蚀，在选择管多晶硅栅上方的氮化硅层两侧形成侧墙；
步骤12，利用光刻胶和氮化硅层两侧的侧墙分别定义出逻辑区晶体管多晶硅栅和存储管多晶硅栅，进行自对准干法刻蚀同时形成逻辑区晶体管多晶硅栅和存储管多晶硅栅；
步骤13，去除光刻胶，在逻辑区晶体管多晶硅栅的两侧和顶面以及存储管多晶硅栅的侧壁形成氧化层侧墙；
步骤14，进行轻掺杂漏的注入；
步骤15，淀积氮化硅层并刻蚀，在逻辑区晶体管多晶硅栅和存储管多晶硅栅形成氮化层侧墙；
步骤16，源漏注入；
步骤17，进行后续工艺，完成SONOS闪存存储器的制造。
2.根据权利要求1所述的分栅SONOS闪存存储器的制造方法，其特征在于，在步骤1中，采用热氧氧化或化学气相淀积生长选择管栅氧化层，该选择管栅氧化层的厚度为
3.根据权利要求1所述的分栅SONOS闪存存储器的制造方法，其特征在于，在步骤2中，第一多晶硅poly层采用化学气相淀积形成，厚度为
氧化硅层采用热氧氧化或化学气相淀积生成，厚度为
4.根据权利要求1所述的分栅SONOS闪存存储器的制造方法，其特征在于，在步骤2和步骤3之间，进行第一多晶硅poly层的掺杂注入。
5.根据权利要求1所述的分栅SONOS闪存存储器的制造方法，其特征在于，在步骤3中，氮化硅层的厚度为
6.根据权利要求1所述的分栅SONOS闪存存储器的制造方法，其特征在于，在步骤6中，所述ONO层位于整个硅片表面以及选择管多晶硅栅的侧壁、氮化硅层的侧壁和顶面上，其中底层氧化硅的厚度为
中间氮化硅的厚度为
顶层氧化硅的厚度为
7.根据权利要求1所述的分栅SONOS闪存存储器的制造方法，其特征在于，在步骤7中，逻辑区栅氧化层的厚度为
8.根据权利要求1所述的分栅SONOS闪存存储器的制造方法，其特征在于，在步骤8中，淀积的第二多晶硅poly层的厚度大于第一多晶硅poly层和氮化硅层的厚度之和。
9.根据权利要求1所述的分栅SONOS闪存存储器的制造方法，其特征在于，在步骤9中，以氮化硅层以及其顶面上的ONO层共同作为化学机械研磨的停止层，研磨后第二多晶硅poly层与氮化硅层齐平。
10.根据权利要求1所述的分栅SONOS闪存存储器的制造方法，其特征在于，在步骤11中，氧化层的淀积厚度为
11.根据权利要求1所述的分栅SONOS闪存存储器的制造方法，其特征在于，在步骤13中，氧化层侧墙的厚度为
12.根据权利要求1所述的分栅SONOS闪存存储器的制造方法，其特征在于，在步骤15中，氮化层侧墙的厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810471556.7A CN108666317B (zh) | 2018-05-17 | 2018-05-17 | 分栅sonos闪存存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810471556.7A CN108666317B (zh) | 2018-05-17 | 2018-05-17 | 分栅sonos闪存存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108666317A CN108666317A (zh) | 2018-10-16 |
| CN108666317B true CN108666317B (zh) | 2020-08-11 |
Family
ID=63779870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810471556.7A Active CN108666317B (zh) | 2018-05-17 | 2018-05-17 | 分栅sonos闪存存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108666317B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111370420B (zh) * | 2020-03-18 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | Sonos存储器件的制备方法及sonos存储器件 |
| CN112435925B (zh) * | 2020-11-27 | 2022-09-20 | 华虹半导体(无锡)有限公司 | Ono侧墙的工艺方法 |
| CN114038855B (zh) * | 2021-11-18 | 2023-11-10 | 华虹半导体(无锡)有限公司 | 浮栅型分栅闪存器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861333A (en) * | 1996-10-25 | 1999-01-19 | United Microelectonics Corp. | Method of tunnel window process for EEPROM cell technology |
| CN103855161A (zh) * | 2012-12-05 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 一种sonos闪存存储器及其制造方法 |
| CN106298789A (zh) * | 2016-09-13 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | Sonos闪存存储器的制造方法 |
-
2018
- 2018-05-17 CN CN201810471556.7A patent/CN108666317B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861333A (en) * | 1996-10-25 | 1999-01-19 | United Microelectonics Corp. | Method of tunnel window process for EEPROM cell technology |
| CN103855161A (zh) * | 2012-12-05 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 一种sonos闪存存储器及其制造方法 |
| CN106298789A (zh) * | 2016-09-13 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | Sonos闪存存储器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108666317A (zh) | 2018-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6436765B1 (en) | Method of fabricating a trenched flash memory cell | |
| US6204126B1 (en) | Method to fabricate a new structure with multi-self-aligned for split-gate flash | |
| US12114503B2 (en) | Integrated chip including a tunnel dielectric layer which has different thicknesses over a protrusion region of a substrate | |
| US7315060B2 (en) | Semiconductor storage device, manufacturing method therefor and portable electronic equipment | |
| US20040245564A1 (en) | Semiconductor storage device, semiconductor device and their manufacturing methods, and portable electronic equipment, and IC card | |
| CN108666317B (zh) | 分栅sonos闪存存储器的制造方法 | |
| US20060197140A1 (en) | Vertical transistor NVM with body contact structure and method | |
| US8263458B2 (en) | Process margin engineering in charge trapping field effect transistors | |
| US6323516B1 (en) | Flash memory device and fabrication method having a high coupling ratio | |
| CN109166855B (zh) | 二比特分栅sonos器件制造工艺方法 | |
| WO2023056798A1 (zh) | 一种背栅调制器件及其制备方法、存储器、逻辑器件 | |
| US20230157012A1 (en) | Method for Manufacturing Semiconductor Device | |
| US11476269B2 (en) | Method for manufacturing 1.5T SONOS flash memory | |
| CN111883537B (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
| JP2007067027A (ja) | 埋め込み型不揮発性メモリーの製作方法 | |
| CN111883536A (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
| US10504913B2 (en) | Method for manufacturing embedded non-volatile memory | |
| CN109166856B (zh) | Sonos器件制作工艺方法 | |
| CN109119422B (zh) | 1.5-t sonos器件制作工艺方法 | |
| CN113782540B (zh) | Sonos存储器的工艺方法 | |
| KR101983682B1 (ko) | 에지가 둥근 전계 효과 트랜지스터 및 제조 방법 | |
| US10720440B2 (en) | Method for fabricating semiconductor structure | |
| CN114038856A (zh) | 浮栅型分栅闪存的制造方法 | |
| CN113764349A (zh) | 半导体器件的制造方法 | |
| KR19990059125A (ko) | 반도체 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |