CN111883537B - 嵌入式镜像位sonos存储器的工艺方法 - Google Patents
嵌入式镜像位sonos存储器的工艺方法 Download PDFInfo
- Publication number
- CN111883537B CN111883537B CN202010894114.0A CN202010894114A CN111883537B CN 111883537 B CN111883537 B CN 111883537B CN 202010894114 A CN202010894114 A CN 202010894114A CN 111883537 B CN111883537 B CN 111883537B
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- etching
- tube
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 72
- 229920005591 polysilicon Polymers 0.000 claims abstract description 72
- 238000005530 etching Methods 0.000 claims abstract description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 33
- 238000003860 storage Methods 0.000 claims abstract description 26
- 238000001259 photo etching Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种嵌入式镜像位SONOS存储器的工艺方法:在半导体衬底上淀积衬垫氧化层和氮化硅层;光刻及刻蚀使氮化硅层图案化;对暴露出的衬垫氧化层进行刻蚀;再整体生长一层ONO层;淀积第一多晶硅层;对第一多晶硅层进行刻蚀,以及对ONO层进行刻蚀;生长选择管氧化硅层;淀积第二多晶硅层并进行CMP工艺以及刻蚀;去除氮化硅层以及氮化硅层底部的衬垫氧化层;生长逻辑氧化层;淀积第三多晶硅层并进行刻蚀。本发明通过调整光刻定义的范围,将光刻定义的范围扩展至一次打开一个选择管加两个存储管的整体宽度,单个存储管的宽度由多晶硅栅极的生长厚度来自对准定义,可以在光刻能力有限的情况下,实现更小尺寸的嵌入式镜像位SONOS存储器的制造。
Description
技术领域
本发明涉及半导体器件制造工艺领域,特别是指一种嵌入式镜像位SONOS存储器的工艺方法。
背景技术
硅-氧化物-氮化物-氧化物-硅(Silicon-Oxide-Nitride-Oxide-Silicon,S0N0S)存储器的单元结构包括一个存储单元(cell)管和一个选择管,两个器件的栅介质层在存储器工作时承受的纵向电场强度都大于CMOS器件,因此两个器件都存在较大的GIDL漏电流。S0N0S存储器的cell管的沟道内已经有较高浓度的N型杂质掺杂以形成耗尽管,cell管所需要的轻掺杂漏区(LDD)的掺杂浓度要比选择管低。而选择管和cell管共用LDD和HALO离子注入,无法区别两管的LDD掺杂;halo离子注入为大角度注入,用于抑制沟道效应和防止源漏穿通。过高的S0N0S cell管LDD掺杂,除了会带来栅诱导漏极泄漏电流(gate-1nduce drainleakage,GIDL)漏电和沟道漏电外,还会由于S0N0S介质层中纵向电场太强而带来干扰(disturb)。
具有低操作电压、更好的COMS工艺兼容性的SONOS技术被广泛用于各种嵌入式电子产品如金融IC卡、汽车电子等应用。如图1所示,是一种常见的镜像位(Mirror Bit)存储器的结构示意图。Mirror Bit结构的SONOS由两个对称的存储管和位于该两个存储管中间的一个选择管构成,可以通过其中一个存储管和选择管来控制另外一个存储管,比如图2所示的传统的由一个存储管和一个选择管组成的SONOS结构更加节省面积。传统的MirrorBit制造工艺流程需要先做两侧的存储管或者先做中间的选择管,对光刻CD的要求是单个存储管或选择管的宽度,因此,Mirror Bit器件的传统工艺对光刻要求较高,在光刻能力有限的情况下不适合制造小尺寸的Mirror Bit SONOS存储器件。
发明内容
本发明所要解决的技术问题在于提供一种嵌入式镜像位SONOS存储器的工艺方法,能在有限的光刻能力条件下制造小尺寸的Mirror Bit SONOS存储器件。
为解决上述问题,本发明所述的嵌入式镜像位SONOS存储器的工艺方法,包含如下的工艺步骤:
第一步,在半导体衬底上淀积一层衬垫氧化层,以及一层氮化硅层;
第二步,光刻及刻蚀使氮化硅层图案化;
第三步,对暴露出的衬垫氧化层进行刻蚀,去除暴露出的衬垫氧化层;然后再整体生长一层ONO层;
第四步,淀积第一多晶硅层;
第五步,对第一多晶硅层进行刻蚀,以及对ONO层进行刻蚀;
第六步,生长选择管氧化硅层;
第七步,淀积第二多晶硅层;
第八步,对第二多晶硅层进行CMP工艺以及刻蚀;
第九步,去除氮化硅层以及氮化硅层底部的衬垫氧化层;
第十步,生长逻辑氧化层;
第十一步,淀积第三多晶硅层;
第十二步,对第三多晶硅层进行刻蚀。
进一步的改进是,所述第一步中的半导体衬底为硅衬底,所述的氮化硅层作为后续刻蚀的硬掩模层。
进一步的改进是,所述第二步中,利用光刻版及光刻胶定义,对氮化硅层进行刻蚀,使氮化硅层图案化,作为硬掩模层。氮化硅硬掩模层的开口区域定义了两个存储管和一个选择管的总宽度。
进一步的改进是,所述第三步中,以氮化硅层为硬掩模层,干法刻蚀去除暴露出的位于半导体衬底表面的衬垫氧化层,氮化硅层下方的衬垫氧化层保留。
进一步的改进是,所述第四步中,第一多晶硅层将刻蚀作为存储管的栅极,存储管的栅极的厚度定义了后续选择管的宽度。
进一步的改进是,所述第五步中,以氮化硅层为硬掩模层,直接对第一多晶硅层及ONO层进行刻蚀,形成存储管的多晶硅栅极,刻蚀去除半导体衬底表面的ONO层。
进一步的改进是,所述第六步中,淀积的选择管氧化硅层作为选择管多晶硅与存储管多晶硅栅极之间的隔离介质层;所述选择管氧化硅层采用热氧化法形成。
进一步的改进是,所述第七步中,淀积的第二多晶硅层刻蚀之后作为选择管的多晶硅栅极。
进一步的改进是,所述第八步中,对第二多晶硅进行CMP工艺及刻蚀,CMP工艺研磨至存储管的多晶硅栅极顶部;然后继续对第二多晶硅层进行刻蚀,刻蚀后作为选择管的多晶硅栅极的第二多晶硅层的顶部需要低于旁边的存储管的多晶硅栅极的顶部。
进一步的改进是,所述第十一步中,淀积的第三多晶硅层在刻蚀之后作为逻辑区晶体管的栅极。
本发明所述的嵌入式镜像位SONOS存储器的工艺方法,调整光刻定义的范围,将光刻定义的范围扩展至一次打开一个选择管加两个存储管的整体宽度,单个存储管的宽度由多晶硅栅极的生长厚度来自对准定义,可以在光刻能力有限的情况下,实现更小尺寸的嵌入式镜像位SONOS存储器的制造。
附图说明
图1是传统的Mirror Bit SONOS存储器件的剖面示意图。
图2是传统的SONOS存储器的剖面示意图。
图3~14是本发明嵌入式镜像位SONOS存储器的工艺方法的各步骤示意图。
图15是本发明嵌入式镜像位SONOS存储器的工艺方法的流程示意图。
附图标记说明
1是衬底,2是衬垫氧化层,3是氮化硅硬掩模层,4是ONO层,5是存储管多晶硅(第一多晶硅层),6是选择管氧化层,7是选择管多晶硅(第二多晶硅层),8是逻辑区氧化层,9是逻辑区多晶硅(第三多晶硅层)。
具体实施方式
本发明所述的嵌入式镜像位SONOS存储器的工艺方法,包含的工艺步骤结合附图3~14说明如下:
第一步,如图3所示,在半导体衬底1比如硅衬底上上淀积一层衬垫氧化层2,然后在衬垫氧化层2之上再淀积一层氮化硅层3。氮化硅层将作为后续刻蚀的硬掩模层。
第二步,光刻及刻蚀使氮化硅层3图案化;氮化硅硬掩模层打开的窗口可用于形成选择管及两个存储管,如图4所示。
第三步,如图5所示,对氮化硅硬掩模层打开的窗口中暴露出的衬垫氧化层进行刻蚀,采用干法刻蚀去除暴露出的衬垫氧化层;然后再整体生长一层ONO层4,所述ONO层作为存储管的电荷存储层。
第四步,淀积第一多晶硅层5;第一多晶硅层将在刻蚀图案化后作为存储管的栅极,存储管的栅极的厚度定义了后续选择管的宽度。也就是用存储管栅极的厚度来确定后续选择管的宽度。如图6所示。
第五步,以氮化硅层为硬掩模层,直接对第一多晶硅层及ONO层进行刻蚀;形成存储管的多晶硅栅极。刻蚀去除窗口中露出的半导体衬底上的ONO层,以露出选择管的形成区域,如图7所示。
第六步,采用热氧化法生长选择管氧化硅层6;淀积的选择管氧化硅层作为选择管多晶硅与存储管多晶硅栅极之间的隔离介质层。
第七步,淀积一层第二多晶硅层7,后续将刻蚀形成选择管的多晶硅栅极。
第八步,对第二多晶硅层进行CMP工艺以及刻蚀。CMP工艺研磨至存储管的多晶硅栅极顶部;然后继续对第二多晶硅层进行刻蚀,刻蚀后作为选择管的多晶硅栅极的第二多晶硅层的顶部需要低于存储管的多晶硅栅极的顶部。
第九步,去除氮化硅层以及氮化硅层底部的衬垫氧化层。
第十步,生长逻辑氧化层8,整体覆盖在整个衬底表面。
第十一步,淀积第三多晶硅层9,后续刻蚀之后形成逻辑区的多晶硅。
第十二步,对第三多晶硅层进行刻蚀,形成逻辑区的多晶硅栅。器件制作完成如图14所示。本发明将光刻定义的范围扩展至一次打开一个选择管加两个存储管的整体宽度,如图4所示,单个存储管的宽度由多晶硅栅极的生长厚度来自对准定义,利用有限的光刻能力实现更小尺寸的嵌入式镜像位SONOS存储器的制造。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种嵌入式镜像位SONOS存储器的工艺方法,其特征在于,包含如下的工艺步骤:
第一步,在半导体衬底上淀积一层衬垫氧化层,以及一层氮化硅层;
第二步,光刻及刻蚀使氮化硅层图案化;
第三步,对暴露出的衬垫氧化层进行刻蚀,去除暴露出的衬垫氧化层;然后再整体生长一层ONO层;
第四步,淀积第一多晶硅层;
第五步,对第一多晶硅层进行刻蚀,以及对ONO层进行刻蚀;
第六步,生长选择管氧化硅层;
第七步,淀积第二多晶硅层;
第八步,对第二多晶硅层进行CMP工艺以及刻蚀;
第九步,去除氮化硅层以及氮化硅层底部的衬垫氧化层;
第十步,生长逻辑氧化层;
第十一步,淀积第三多晶硅层;
第十二步,对第三多晶硅层进行刻蚀。
2.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法,其特征在于:所述第一步中的半导体衬底为硅衬底,所述的氮化硅层作为后续刻蚀的硬掩模层。
3.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法,其特征在于:所述第二步中,利用光刻版及光刻胶定义,对氮化硅层进行刻蚀,使氮化硅层图案化,作为硬掩模层。
4.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法,其特征在于:所述第三步中,以氮化硅层为硬掩模层,干法刻蚀去除暴露出的位于半导体衬底表面的衬垫氧化层,氮化硅层下方的衬垫氧化层保留。
5.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法,其特征在于:所述第四步中,第一多晶硅层将刻蚀作为存储管的栅极,存储管的栅极的厚度定义了后续选择管的宽度。
6.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法,其特征在于:所述第五步中,以氮化硅层为硬掩模层,直接对第一多晶硅层及ONO层进行刻蚀,形成存储管的多晶硅栅极,刻蚀去除半导体衬底表面的ONO层。
7.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法,其特征在于:所述第六步中,淀积的选择管氧化硅层作为选择管多晶硅与存储管多晶硅栅极之间的隔离介质层;所述选择管氧化硅层采用热氧化法形成。
8.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法,其特征在于:所述第七步中,淀积的第二多晶硅层刻蚀之后作为选择管的多晶硅栅极。
9.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法,其特征在于:所述第八步中,对第二多晶硅进行CMP工艺及刻蚀,CMP工艺研磨至存储管的多晶硅栅极顶部;然后继续对第二多晶硅层进行刻蚀,刻蚀后作为选择管的多晶硅栅极的第二多晶硅层的顶部需要低于存储管的多晶硅栅极顶部。
10.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法,其特征在于:所述第十一步中,淀积的第三多晶硅层在刻蚀之后作为逻辑区晶体管的栅极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010894114.0A CN111883537B (zh) | 2020-08-31 | 2020-08-31 | 嵌入式镜像位sonos存储器的工艺方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010894114.0A CN111883537B (zh) | 2020-08-31 | 2020-08-31 | 嵌入式镜像位sonos存储器的工艺方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111883537A CN111883537A (zh) | 2020-11-03 |
CN111883537B true CN111883537B (zh) | 2023-10-24 |
Family
ID=73198789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010894114.0A Active CN111883537B (zh) | 2020-08-31 | 2020-08-31 | 嵌入式镜像位sonos存储器的工艺方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111883537B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113782540B (zh) * | 2021-08-31 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | Sonos存储器的工艺方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100652349B1 (ko) * | 2005-12-26 | 2006-12-01 | 동부일렉트로닉스 주식회사 | 자기 정렬 소노스 메모리 셀 제조 방법 |
CN101459139A (zh) * | 2007-12-10 | 2009-06-17 | 上海华虹Nec电子有限公司 | 电荷囚禁器件的制作工艺方法 |
-
2020
- 2020-08-31 CN CN202010894114.0A patent/CN111883537B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100652349B1 (ko) * | 2005-12-26 | 2006-12-01 | 동부일렉트로닉스 주식회사 | 자기 정렬 소노스 메모리 셀 제조 방법 |
CN101459139A (zh) * | 2007-12-10 | 2009-06-17 | 上海华虹Nec电子有限公司 | 电荷囚禁器件的制作工艺方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111883537A (zh) | 2020-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7824993B2 (en) | Field-effect transistor with local source/drain insulation and associated method of production | |
US6329248B1 (en) | Method for making split gate flash memory cells with high coupling efficiency | |
US20160141415A1 (en) | Semiconductor device and fabrication method thereof | |
US11532637B2 (en) | Embedded flash memory cell including a tunnel dielectric layer having different thicknesses over a memory region | |
US20050176202A1 (en) | Nonvolatile semiconductor memory and making method thereof | |
US11968828B2 (en) | Method of forming a semiconductor device with a dual gate dielectric layer having middle portion thinner than the edge portions | |
US20020146885A1 (en) | Method of fabricating a nitride read only memory cell | |
US7265011B2 (en) | Method of manufacturing a transistor | |
US8026133B2 (en) | Method of fabricating a semiconductor device with a non-uniform gate insulating film | |
JP4642077B2 (ja) | フローティングゲートメモリセルを製造するための方法 | |
KR100526478B1 (ko) | 반도체 소자 및 그 제조방법 | |
CN111883537B (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
CN111883536B (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
US6071777A (en) | Method for a self-aligned select gate for a split-gate flash memory structure | |
KR20010059185A (ko) | 반도체소자의 소자분리막 형성방법 | |
CN114927528A (zh) | 存储器结构及其形成方法 | |
KR100240682B1 (ko) | 반도체장치의 제조방법 | |
JP2007519255A (ja) | Vss抵抗が低く、ドレイン誘起バリアハイト効果が低減されたフローティングゲートメモリセルの構造およびその製造方法 | |
CN113782540B (zh) | Sonos存储器的工艺方法 | |
KR20020055147A (ko) | 반도체 소자의 제조방법 | |
JP3641596B2 (ja) | 半導体記憶装置及びその製造方法 | |
US7109555B1 (en) | Method for providing short channel effect control using a silicide VSS line | |
CN114038856A (zh) | 浮栅型分栅闪存的制造方法 | |
KR20050000603A (ko) | 모스 트랜지스터 및 그 제조 방법 | |
KR20060105854A (ko) | 반도체 소자의 리세스게이트 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |