CN109166855B - 二比特分栅sonos器件制造工艺方法 - Google Patents

二比特分栅sonos器件制造工艺方法 Download PDF

Info

Publication number
CN109166855B
CN109166855B CN201810984598.0A CN201810984598A CN109166855B CN 109166855 B CN109166855 B CN 109166855B CN 201810984598 A CN201810984598 A CN 201810984598A CN 109166855 B CN109166855 B CN 109166855B
Authority
CN
China
Prior art keywords
layer
silicon nitride
polysilicon
oxide layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810984598.0A
Other languages
English (en)
Other versions
CN109166855A (zh
Inventor
许昭昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810984598.0A priority Critical patent/CN109166855B/zh
Publication of CN109166855A publication Critical patent/CN109166855A/zh
Application granted granted Critical
Publication of CN109166855B publication Critical patent/CN109166855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种二比特分栅SONOS器件制造工艺方法，在选择管栅上半部分两侧形成第一氮化硅侧墙，以第一氮化硅侧墙和选择管多晶硅栅顶部的氧化层为屏蔽层，同时逻辑区的以光刻胶作为屏蔽层，干法刻蚀第一多晶硅层，同时形成了存储管SONOS的多晶硅栅和逻辑区多晶硅栅；存储管两侧的源漏为自对准形成的接触孔，存储管的大小由第一氮化硅侧墙厚度决定，不再受限于光刻及逻辑区多晶硅层的厚度；此外，存储管源漏的自对准接触孔也有利于减小存储单元面积。本发明能更好的保证存储管多晶硅栅的形貌，提高器件的性能，减小芯片面积。

Description

二比特分栅SONOS器件制造工艺方法
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种二比特分栅SONOS(Semiconductor-Oxide-Nitride-Oxide-Semiconductor闪速存储器)器件制造工艺方法。
背景技术
具有低操作电压、更好的COMS工艺兼容性的SONOS技术被广泛用于各种嵌入式电子产品如金融IC卡、汽车电子等应用。但是2-TSONOS(2-transistor两个晶体管存储一个比特位的数据)结构与生俱来的缺点就是其较大的芯片面积损耗。
相对于2-T SONOS，两个存储管共用一个选择管的分栅的SONOS器件更省面积。图1是现有的二比特分栅SONOS器件结构。存储管多晶硅(Poly)栅和和选择管多晶硅栅通过绝缘ONO层构成背靠背结构。且两侧的两个SONOS存储管由中间的一个选择管控制。
如图1，现有的二比特分栅SONOS器件的存储管多晶硅栅是与逻辑区晶体管多晶硅栅是共用的，两侧的存储管的大小由该共用的多晶硅栅的厚度来决定。只有当逻辑区晶体管多晶硅栅厚度减薄时，存储管的沟道长度才能减小。因此，现有的工艺方法不利于减小存储管器件的尺寸。此外，现有的工艺方法中，源漏的接触孔是非自对准刻蚀，不利于减小接触孔的尺寸。
图1中，21为衬底，22为ONO(氧化层-氮化层-氧化层)层，23为存储管栅，24为栅氧化层，25为选择管栅，26为存储管上方的氧化层。
发明内容
本发明要解决的技术问题是提供一种二比特分栅SONOS器件制造工艺方法，能更好的保证存储管多晶硅栅的形貌，提高器件的性能，减小芯片面积。
为解决上述技术问题，本发明的二比特分栅SONOS器件制造工艺方法，是采用如下技术方案实现的：
步骤1、在P型衬底上端面形成ONO层，选择性刻蚀去除逻辑区的ONO层，在所述P型衬底上形成逻辑区晶体管栅氧化层；然后，在所述ONO层和逻辑区晶体管栅氧化层上端依次淀积第一多晶硅层和第一氮化硅层；
步骤2、光刻打开，刻蚀所述第一氮化硅层和第一多晶硅层，在形成的开口内，第一多晶硅层的内侧面形成第一氧化层，进行选择管阈值电压调整的离子注入；
步骤3、淀积第二氧化层并刻蚀，在第一多晶硅层的内侧第一氧化层的表面形成第一侧墙氧化层，刻蚀ONO层将开口内的P型衬底暴露出来，在裸露的P型衬底的表面、第一侧墙氧化层、第一氮化硅层的表面形成第三氧化层；
步骤4、淀积第二多晶硅层并进行离子注入掺杂；
步骤5、以所述第一氮化硅层为停止层进行CMP，去除位于第一氮化硅层上端的第二多晶硅层和第三氧化硅层，或者直接刻蚀第二多晶硅层和第三氧化硅层，将选择管多晶硅栅区域之外的位于第一氮化硅层之上的第二多晶硅层和第三氧化硅层去掉，形成选择管栅氧化层和选择管多晶硅栅，CMP之后，在剩余的第二多晶硅层顶部的表面形成热氧化层；
步骤6、湿法去除第一氮化硅层，再次淀积第三氮化硅层并刻蚀，刻蚀后在选择管多晶硅栅外侧的上半部分形成第一氮化硅侧墙，该第一氮化硅侧墙的厚度决定了两侧存储管的大小；光刻胶显影后，以第一氮化硅侧墙、热氧化层为屏蔽层，同时逻辑区以光刻胶作为屏蔽层，再次干法刻蚀第一多晶硅层，形成逻辑区晶体管多晶硅栅和存储管SONOS多晶硅栅；
步骤7、热氧化在逻辑区晶体管多晶硅栅与存储管SONOS多晶硅栅的侧壁形成第二侧墙氧化层，进行轻漏极掺杂形成PN结；
步骤8、淀积第二氮化硅层并刻蚀形成第二氮化硅侧墙，进行源漏注入形成逻辑区晶体管的源端和漏端，同时形成存储管的源漏端，进行ONO层和逻辑区晶体管栅氧化层刻蚀，将选择管多晶硅栅、逻辑区晶体管多晶硅栅的顶部、P型衬底暴露出来，进行自对准多晶硅化物生长；
步骤9、介质隔离层生长以及平坦化，进行接触孔光刻以及刻蚀，形成位于存储管两侧的源漏接触孔、选择管多晶硅栅上端的接触孔和逻辑区晶体管的接触孔；存储管两侧的源漏接触孔的刻蚀通过以第一氮化硅侧墙和第二氮化硅侧墙为刻蚀硬掩膜层进行自对准刻蚀形成接触孔，最后通过金属将各电极引出。
本发明的方法，采用干法刻蚀同时形成存储管SONOS多晶硅栅和逻辑区晶体管多晶硅栅，该干法刻蚀能更好的保证存储管SONOS多晶硅栅的形貌，提高器件的性能。存储管的大小是由SiN(氮化硅)淀积刻蚀后的侧墙厚度决定的(自对准)，因此存储管的大小不再受限于光刻及逻辑区晶体管多晶硅层的厚度，能减小器件的尺寸。存储管的源漏接触孔刻蚀是自对准刻蚀，有利于缩小接触孔的尺寸，进而减小芯片面积。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有的二比特分栅SONOS器件结构示意图；
图2是采用所述二比特分栅SONOS器件制造工艺方法制作的器件结构示意图；
图3-图10是所述二比特分栅SONOS器件制造工艺方法流程示意图。
具体实施方式
所述二比特分栅SONOS器件制造工艺方法，在下面的实施例中，实施过程如下：
步骤1、参见图3，在P型衬底1上形成ONO层3，选择性刻蚀去除逻辑区的ONO层3，在P型衬底1上氧化形成逻辑区晶体管栅氧化层8。然后，在ONO层3和逻辑区晶体管栅氧化层8上端依次淀积第一多晶硅层18和第一氮化硅层22。第一多晶硅层18用来形成存储管SONOS多晶硅栅5和逻辑区晶体管多晶硅栅24。所述第一氮化硅层22作为CMP(化学机械研磨)停止层的预留层，其厚度为
Figure GDA0002496201330000051
步骤2、参见图4，光刻打开，刻蚀第一氮化硅层22和第一多晶硅层18，在形成的开口内，第一多晶硅层18的内侧面氧化形成第一氧化层17，进行选择管阈值电压调整的离子注入。
步骤3、参见图5，淀积第二氧化层并刻蚀，在第一多晶硅18的内侧第一氧化层17的表面形成
Figure GDA0002496201330000052
厚度的第一侧墙氧化层6；刻蚀ONO层3将开口内P型衬底1底部硅暴露出来。通过热氧化或淀积，在裸露的P型衬底1的表面、第一侧墙氧化层6、第一氮化硅层22的表面形成第三氧化层19，该第三氧化层19用来加厚在多晶硅层之间起隔离作用的第一侧墙氧化层6。P型衬底1上的第三氧化层19用作形成选择管栅氧化层2。
步骤4、参见图6，淀积第二多晶硅层20，厚度为
Figure GDA0002496201330000053
并进行离子注入掺杂。该第二多晶硅层20只用来形成选择管多晶硅栅4。
步骤5、参见图7，以所述第一氮化硅层22为停止层进行CMP，去除位于第一氮化硅层22上端的第二多晶硅层20和第三氧化硅层19，或直接刻蚀第二多晶硅层20和第三氧化硅层19，将选择管多晶硅栅区域之外的位于第一氮化硅层22之上的第二多晶硅层20和第三氧化硅层19去掉。形成选择管栅氧化层2和选择管多晶硅栅4。CMP之后，热氧化在剩余的第二多晶硅层20顶部的表面形成热氧化层21。
步骤6、参见图8，湿法去除第一氮化硅层22，再次淀积第三氮化硅层，厚度为
Figure GDA0002496201330000061
并刻蚀，刻蚀完之后在选择管多晶硅栅外侧的上半部分形成第一氮化硅侧墙7，该第一氮化硅侧墙7的厚度决定了两侧存储管的大小。光刻胶23显影后，以第一氮化硅侧墙7、热氧化层21为屏蔽层，同时逻辑区以光刻胶23作为屏蔽层，再次干法刻蚀第一多晶硅层18，形成逻辑区晶体管多晶硅栅24和存储管SONOS多晶硅栅5。该干法刻蚀能更好的保证存储管SONOS多晶硅栅5的形貌。光刻胶23定义了逻辑区晶体管多晶硅栅24，第一氮化硅侧墙7定义了存储管SONOS多晶硅栅5。由于存储管的大小是由第一氮化硅侧墙7的厚度决定的，因此存储管的大小不受光刻限制，有利于减小芯片面积。
步骤7、参见图9，热氧化在逻辑区晶体管多晶硅栅24与存储管SONOS多晶硅栅5的侧壁形成第二侧墙氧化层9，进行轻漏极掺杂形成PN结11(N型轻漏极掺杂后和P型衬底1形成的PN结)。
步骤8、参见图10，淀积第二氮化硅层并刻蚀形成第二氮化硅侧墙10，进行源漏注入形成逻辑区晶体管的源端和漏端，同时形成存储管的源漏端12，进行ONO层和逻辑区晶体管栅氧化层8刻蚀，将选择管多晶硅栅4和逻辑区晶体管多晶硅栅的顶部、P型衬底1的硅暴露出来，进行自对准多晶硅化物生长。
步骤9、结合图2所示，介质隔离层13生长以及平坦化，进行接触孔光刻以及刻蚀，形成位于存储管两侧的源漏接触孔14、选择管多晶硅栅4上端的接触孔16和逻辑区晶体管的接触孔15。存储管两侧的源漏接触孔14的刻蚀可以通过以第一氮化硅侧墙7和第二氮化硅侧墙10为刻蚀硬掩膜层进行自对准刻蚀形成接触孔，因此可以减小接触孔底部的尺寸，有利于进一步减小芯片的面积。选择管多晶硅栅4上端的接触孔16和逻辑区晶体管的接触孔15均为非自对准刻蚀形成的接触孔。最后通过金属将各电极引出。存储管的栅极在垂直存储管多晶硅栅沟道方向的整条多晶硅的两端分别引出。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (9)

1.一种二比特分栅SONOS器件制造工艺方法，其特征在于，包括如下步骤：
步骤1、在P型衬底上端面形成ONO层，选择性刻蚀去除逻辑区的ONO层，在所述P型衬底上形成逻辑区晶体管栅氧化层；然后，在所述ONO层和逻辑区晶体管栅氧化层上端依次淀积第一多晶硅层和第一氮化硅层；
步骤2、光刻打开，刻蚀所述第一氮化硅层和第一多晶硅层，在形成的开口内，第一多晶硅层的内侧面形成第一氧化层，进行选择管阈值电压调整的离子注入；
步骤3、淀积第二氧化层并刻蚀，在第一多晶硅层的内侧第一氧化层的表面形成第一侧墙氧化层，刻蚀ONO层将开口内的P型衬底暴露出来，在裸露的P型衬底的表面、第一侧墙氧化层、第一氮化硅层的表面形成第三氧化层；
步骤4、淀积第二多晶硅层并进行离子注入掺杂；
步骤5、以所述第一氮化硅层为停止层进行CMP，去除位于第一氮化硅层上端的第二多晶硅层和第三氧化硅层，或者直接刻蚀第二多晶硅层和第三氧化硅层，将选择管多晶硅栅区域之外的位于第一氮化硅层之上的第二多晶硅层和第三氧化硅层去掉，形成选择管栅氧化层和选择管多晶硅栅，CMP之后，在剩余的第二多晶硅层顶部的表面形成热氧化层；
步骤6、湿法去除第一氮化硅层，再次淀积第三氮化硅层并刻蚀，刻蚀后在选择管多晶硅栅外侧的上半部分形成第一氮化硅侧墙，该第一氮化硅侧墙的厚度决定了两侧存储管的大小；光刻胶显影后，以第一氮化硅侧墙、热氧化层为屏蔽层，同时逻辑区以光刻胶作为屏蔽层，再次干法刻蚀第一多晶硅层，形成逻辑区晶体管多晶硅栅和存储管SONOS多晶硅栅；
步骤7、热氧化在逻辑区晶体管多晶硅栅与存储管SONOS多晶硅栅的侧壁形成第二侧墙氧化层，进行轻漏极掺杂形成PN结；
步骤8、淀积第二氮化硅层并刻蚀形成第二氮化硅侧墙，进行源漏注入逻辑区晶体管的源端和漏端，同时形成存储管的漏端，进行ONO层和逻辑区晶体管栅氧化层刻蚀，将选择管多晶硅栅、逻辑区晶体管多晶硅栅的顶部、P型衬底暴露出来，进行自对准多晶硅化物生长；
步骤9、介质隔离层生长以及平坦化，进行接触孔光刻以及刻蚀，形成位于SONOS存储管两侧的源漏接触孔、选择管多晶硅栅上端的接触孔和逻辑区晶体管的接触孔；SONOS存储管两侧的源漏接触孔的刻蚀通过以第一氮化硅侧墙和第二氮化硅侧墙为刻蚀硬掩膜层进行自对准刻蚀形成接触孔，最后通过金属将各电极引出。
2.如权利要求1所述的方法，其特征在于：步骤1所述第一多晶硅层用来形成存储管SONOS多晶硅栅和逻辑区晶体管多晶硅栅。
3.如权利要求1所述的方法，其特征在于：步骤1第一氮化硅层作为CMP停止层的预留层，其厚度为
Figure FDA0002496201320000021
4.如权利要求1所述的方法，其特征在于：步骤3所述第一侧墙氧化层的厚度为
Figure FDA0002496201320000022
5.如权利要求1所述的方法，其特征在于：步骤3所述P型衬底上的第三氧化层用作形成选择管栅氧化层。
6.如权利要求1所述的方法，其特征在于：步骤3所述第三氧化层用来加厚在多晶硅层之间起隔离作用的第一侧墙氧化层。
7.如权利要求1所述的方法，其特征在于：步骤4所述第二多晶硅层厚度为
Figure FDA0002496201320000031
用于形成选择管多晶硅栅。
8.如权利要求1所述的方法，其特征在于：步骤6所述第三氮化硅层的厚度为
Figure FDA0002496201320000032
9.如权利要求1所述的方法，其特征在于：步骤9所述选择管多晶硅栅上端的接触孔和逻辑区晶体管的接触孔均为非自对准刻蚀形成的接触孔。
CN201810984598.0A 2018-08-28 2018-08-28 二比特分栅sonos器件制造工艺方法 Active CN109166855B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810984598.0A CN109166855B (zh) 2018-08-28 2018-08-28 二比特分栅sonos器件制造工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810984598.0A CN109166855B (zh) 2018-08-28 2018-08-28 二比特分栅sonos器件制造工艺方法

Publications (2)

Publication Number Publication Date
CN109166855A CN109166855A (zh) 2019-01-08
CN109166855B true CN109166855B (zh) 2020-08-11

Family

ID=64896842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810984598.0A Active CN109166855B (zh) 2018-08-28 2018-08-28 二比特分栅sonos器件制造工艺方法

Country Status (1)

Country Link
CN (1) CN109166855B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504273B (zh) * 2019-08-13 2022-03-08 上海华虹宏力半导体制造有限公司 1.5t sonos闪存器件及工艺方法
CN111179988B (zh) * 2019-12-05 2022-05-20 上海华虹宏力半导体制造有限公司 2bit存储器单元结构及操作方法
CN112530987A (zh) * 2020-12-07 2021-03-19 华虹半导体(无锡)有限公司 Coms图像传感器中源漏通孔的形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752314A (zh) * 2008-12-04 2010-06-23 上海华虹Nec电子有限公司 具有自对准接触孔的表面沟道pmos器件及制作方法
CN104538363A (zh) * 2014-12-29 2015-04-22 上海华虹宏力半导体制造有限公司 Sonos闪存存储器的结构及制造方法
CN105742249A (zh) * 2014-12-12 2016-07-06 上海华虹宏力半导体制造有限公司 改善sonos存储器读取操作能力的方法
US9721962B1 (en) * 2013-09-27 2017-08-01 Cypress Semiconductor Corporation Integration of a memory transistor into high-k, metal gate CMOS process flow
CN107437550A (zh) * 2016-05-27 2017-12-05 台湾积体电路制造股份有限公司 Nvm存储器hkmg集成技术
CN108257969A (zh) * 2016-12-28 2018-07-06 瑞萨电子株式会社 半导体装置及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060068546A1 (en) * 2004-09-29 2006-03-30 Yi-Shing Chang Self-aligned non-volatile memory and method of forming the same
US9356142B2 (en) * 2014-06-20 2016-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern layout to prevent split gate flash memory cell failure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752314A (zh) * 2008-12-04 2010-06-23 上海华虹Nec电子有限公司 具有自对准接触孔的表面沟道pmos器件及制作方法
US9721962B1 (en) * 2013-09-27 2017-08-01 Cypress Semiconductor Corporation Integration of a memory transistor into high-k, metal gate CMOS process flow
CN105742249A (zh) * 2014-12-12 2016-07-06 上海华虹宏力半导体制造有限公司 改善sonos存储器读取操作能力的方法
CN104538363A (zh) * 2014-12-29 2015-04-22 上海华虹宏力半导体制造有限公司 Sonos闪存存储器的结构及制造方法
CN107437550A (zh) * 2016-05-27 2017-12-05 台湾积体电路制造股份有限公司 Nvm存储器hkmg集成技术
CN108257969A (zh) * 2016-12-28 2018-07-06 瑞萨电子株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN109166855A (zh) 2019-01-08

Similar Documents

Publication Publication Date Title
US7259422B1 (en) Nonvolatile semiconductor memory device and its fabrication method
US11532637B2 (en) Embedded flash memory cell including a tunnel dielectric layer having different thicknesses over a memory region
US7410871B2 (en) Split gate type flash memory device and method for manufacturing same
KR102282224B1 (ko) 하이-k 퍼스트 기술의 임베디드 강유전성 메모리
US8325516B2 (en) Semiconductor device with split gate memory cell and fabrication method thereof
JP2010282987A (ja) 半導体装置およびその製造方法
WO2015131527A1 (zh) 一种半浮栅器件及其制备方法
CN109166855B (zh) 二比特分栅sonos器件制造工艺方法
CN104701316A (zh) 一种双槽形结构的半浮栅器件及其制造方法
JP2017204548A (ja) 半導体装置の製造方法
US8263458B2 (en) Process margin engineering in charge trapping field effect transistors
CN108666317B (zh) 分栅sonos闪存存储器的制造方法
US10777688B2 (en) Semiconductor device and method of manufacturing the same
US6329247B1 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
WO2023088067A1 (zh) 浮栅型分栅闪存器件及其制造方法
CN111883537B (zh) 嵌入式镜像位sonos存储器的工艺方法
JP2007067027A (ja) 埋め込み型不揮発性メモリーの製作方法
CN114927528A (zh) 存储器结构及其形成方法
CN109119422B (zh) 1.5-t sonos器件制作工艺方法
CN109166856B (zh) Sonos器件制作工艺方法
US20090020801A1 (en) Two-bit flash memory cell structure and method of making the same
US10504913B2 (en) Method for manufacturing embedded non-volatile memory
CN112530974A (zh) 半导体结构、集成电路以及形成半导体结构的方法
CN113013256B (zh) 分栅monos闪存及其制造方法
US20230337425A1 (en) Memory Structure And Method For Forming The Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant