CN110504273B - 1.5t sonos闪存器件及工艺方法 - Google Patents
1.5t sonos闪存器件及工艺方法 Download PDFInfo
- Publication number
- CN110504273B CN110504273B CN201910742908.2A CN201910742908A CN110504273B CN 110504273 B CN110504273 B CN 110504273B CN 201910742908 A CN201910742908 A CN 201910742908A CN 110504273 B CN110504273 B CN 110504273B
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- oxide layer
- semiconductor substrate
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 239
- 229920005591 polysilicon Polymers 0.000 claims abstract description 185
- 239000000758 substrate Substances 0.000 claims abstract description 113
- 238000003860 storage Methods 0.000 claims abstract description 97
- 239000004065 semiconductor Substances 0.000 claims abstract description 93
- 238000005530 etching Methods 0.000 claims abstract description 64
- 238000002347 injection Methods 0.000 claims abstract description 21
- 239000007924 injection Substances 0.000 claims abstract description 21
- 238000002513 implantation Methods 0.000 claims description 71
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 40
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 40
- 238000005468 ion implantation Methods 0.000 claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 239000007943 implant Substances 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 16
- 229910052785 arsenic Inorganic materials 0.000 claims description 14
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 125000001475 halogen functional group Chemical group 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种1.5T SONOS闪存器件，包含：在半导体衬底上划分为存储单元区及逻辑区；所述存储单元区位于所述半导体衬底中的P阱中，逻辑区位于CMOS管阱区中；所述存储单元区形成有选择管及存储管，所述选择管位于存储单元区的中心位置，2个选择管共用一个源区；所述的逻辑区多晶硅栅极与选择管多晶硅栅极为同一层多晶硅一次刻蚀形成。本发明所述的1.5T SONOS闪存器件的工艺方法，将逻辑区器件的多晶硅栅极与存储单元区的选择管的多晶硅栅极采用同一层多晶硅层刻蚀形成，逻辑区器件的阱和阈值电压调整注入放在淀积第一层多晶硅之前，使得存储管的多晶硅栅极的厚度不受逻辑区器件工艺制程的限制，便于工艺集成。
Description
技术领域
本发明涉及半导体器件制造工艺领域，特别是指一种1.5T SONOS闪存器件，以及所述1.5T SONOS闪存器件的工艺方法。
背景技术
硅-氧化物-氮化物-氧化物-硅(Silicon-Oxide-Nitride-Oxide-Silicon，S0N0S)存储器的单元结构包括一个存储单元(cell)管和一个选择管，两个器件的栅介质层在存储器工作时承受的纵向电场强度都大于CMOS器件，因此两个器件都存在较大的GIDL漏电流。S0N0S存储器的cell管的沟道内已经有较高浓度的N型杂质掺杂以形成耗尽管，cell管所需要的轻掺杂漏区(LDD)的掺杂浓度要比选择管低。而选择管和cell管共用LDD和HALO离子注入，无法区别两管的LDD掺杂；halo离子注入为大角度注入，用于抑制沟道效应和防止源漏穿通。过高的S0N0S cell管LDD掺杂，除了会带来栅诱导漏极泄漏电流(gate-1nduce drainleakage，GIDL)漏电和沟道漏电外，还会由于S0N0S介质层中纵向电场太强而带来干扰(disturb)。
具有低操作电压、更好的COMS工艺兼容性的SONOS技术被广泛用于各种嵌入式电子产品如金融IC卡、汽车电子等应用。2T SONOS （2 transistors）技术由于其低功耗得到了很多应用的青睐。但是2T结构与生俱来的缺点就是其较大的芯片面积损耗。2T结构中两个多晶硅栅之间包括共有的掺杂区和源、漏区，这使得多晶硅栅之间具有较大的间距，从而会占用较大的面积。相对于2T SONOS，分栅1.5T的SONOS器件更省面积。如图1所示，是现有的1.5T SONOS存储器的剖面结构示意图，图中包括存储单元区和逻辑区。所述存储单元区及逻辑区位于半导体衬底如硅衬底中，一般为P型衬底。所述的存储单元区位于P型阱2中，所述的逻辑区位于CMOS管阱区2-1中。所述存储单元区包含有两个选择管，所述选择管的多晶硅栅极4上方为顶层氧化层5。选择管多晶硅栅极4与衬底1之间还具有选择管栅氧化层3。所述的两个选择管多晶硅栅极4之间具有掺杂的多晶硅17作为导电通道将两个选择管共用的源区引出。图中8为选择管源区注入，一般为重掺杂的N型杂质注入，如砷。图中6为选择管单边B注入，用于选择管的阈值电压调整。所述存储管位于选择管的两侧，图中存储单元区的多晶硅栅极12为存储管的多晶硅栅极，所述存储管的多晶硅栅极12与衬底1以及选择管的多晶硅栅极4之间以ONO层10隔离，所述存储管的ONO层10作为存储器件的电荷存储层，用来存储数据。
所述逻辑区形成于CMOS阱区2-1中，所述逻辑区具有逻辑区多晶硅栅极12，以及第二侧墙15，所述第二侧墙15是由包含氧化硅层及氮化硅层构成的符合侧墙，所述逻辑区多晶硅栅极12与硅衬底1之间还具有CMOS管栅氧化层11。
所述选择管的多晶硅栅极4还包含有第一侧墙7，所述第一侧墙7由选择管顶层氧化硅层5构成。所述存储管的多晶硅栅极12下方的P阱2中还具有存储管的沟道注入区9，所述沟道注入区9为N型杂质注入，如砷。
所述半导体衬底中还包括N型轻掺杂漏以及P型halo掺杂注入区14，以及N型重掺杂的存储管/选择管的源、漏区16。
现有的1.5T SONOS在两个选择管之间有一接触孔17将选择管的源端引出，为了避免光刻套偏，两个选择管之间的距离不能太小。
由于现有的1.5T SONOS存储器的制造工艺是将存储管的多晶硅栅极与逻辑区的多晶硅栅极同步制作完成，导致存储管的多晶硅栅极的厚度会受到逻辑区多晶硅栅极的厚度的限制，不利于工艺集成。
发明内容
本发明所要解决的技术问题在于提供一种1.5T SONOS闪存器件，其选择管多晶硅栅极与逻辑区多晶硅栅极由同一多晶硅层一次刻蚀形成。
本发明所要解决的另一技术问题在于提供所述1.5T SONOS闪存器件的工艺方法。
为解决上述问题，本发明所述的1.5T SONOS闪存器件，包含：
半导体衬底，在所述半导体衬底上划分为存储单元区及逻辑区；所述存储单元区位于所述半导体衬底中的P阱中，所述逻辑区位于所述半导体衬底中的CMOS管阱区中；所述P阱与所述CMOS管阱区不接触；
所述存储单元区，形成有存储器的选择管及存储管，所述选择管位于存储单元区的中心位置，2个选择管共用一个源区；所述源区位于两个选择管中间，通过共源线多晶硅引出；所述共源线多晶硅与所述选择管的多晶硅栅极之间以氧化层隔离；
所述存储管位于选择管的两外侧，存储管的多晶硅栅极与选择管的多晶硅栅极之间间隔ONO层，存储管的多晶硅栅极另一侧具有侧墙；
所述选择管的多晶硅栅极的顶部，以及共源线多晶硅的顶部，均具有顶层氧化层；
所述的逻辑区，在半导体衬底上具有逻辑区晶体管的多晶硅栅极；
所述的逻辑区多晶硅栅极与选择管多晶硅栅极为同一层多晶硅一次刻蚀形成；
所述的P阱中，还包括存储管的沟道注入区，位于存储管的多晶硅栅极下方的半导体衬底中；以及选择管及存储管的重掺杂源、漏区。
进一步的改进是，所述的半导体衬底为P型硅衬底。
进一步的改进是，所述的存储管的多晶硅栅极与所述半导体衬底之间间隔有ONO层，作为存储管的多晶硅栅极与半导体衬底之间的绝缘电介质，形成电荷存储层来存储数据。
进一步的改进是，所述的存储单元区的选择管和存储管的楼区，以及逻辑区晶体管的漏区，还形成有轻掺杂漏注入区以及halo掺杂注入。
进一步的改进是，所述的轻掺杂漏注入为轻掺杂N型注入，所述halo掺杂注入为P型注入。
进一步的改进是，所述的逻辑区晶体管的多晶硅栅极两侧还具有侧墙，所述侧墙与存储管的多晶硅栅极的侧墙同步形成。
为解决上述问题，本发明提供一种1.5T SONOS闪存器件的工艺方法，包含如下的工艺步骤：
第一步，提供一半导体衬底，在所述半导体衬底中进行阱注入，以区分形成存储单元区以及逻辑区；再进行阈值调整的选择性注入；完成之后再半导体衬底表面形成一层第一氧化硅层。
第二步，对所述第一氧化层进行光刻以及刻蚀，去除逻辑区的第一氧化层以露出逻辑区的半导体衬底。
第三步，在打开的逻辑区衬底上再生长一层第二氧化硅层，作为逻辑区晶体管的栅氧化层。
第四步，在整个半导体衬底表面依次形成一层第一多晶硅层以及一层氮化硅层。
第五步，对所述氮化硅层进行刻蚀，刻蚀停在第一多晶硅层上，然后进行第一多晶硅层掺杂注入；杂质通过打开的氮化硅层窗口对位于窗口下的第一多晶硅层掺杂。
第六步，整体形成一层第三氧化硅层覆盖在半导体衬底表面。
第七步，对第三氧化层进行刻蚀。
第八步，对氮化硅层打开的窗口下的第一多晶硅层继续刻蚀，将窗口中暴露的第一多晶硅层去除，以露出第一氧化硅层；然后进行离子注入。
第九步，在打开的窗口中内壁淀积一层氧化层并刻蚀，形成侧墙，然后进行离子注入。
第十步，在打开的窗口中填充第二多晶硅层，第二多晶硅完全填充满窗口，且在整体半导体衬底整体表面覆盖了一层第二多晶硅层。
第十一步，对第二多晶硅进行回刻，去除半导体衬底表面的多晶硅，窗口内的多晶硅上表面低于窗口高于第一多晶硅层；然后对窗口内的剩余的第二多晶硅层进行掺杂注入。
第十二步，生长第四氧化层，覆盖在窗口内的第二多晶硅层上，将窗口填满，并覆盖半导体衬底。
第十三步，对半导体衬底表面进行CMP工艺，去除氮化硅层之上的第四氧化层，使整个半导体衬底表面平坦化。
第十四步，将半导体衬底表面的氮化硅层全部去除。
第十五步，对存储单元区的第一多晶硅层进行刻蚀，形成选择管的多晶硅栅极；并对半导体衬底进行存储管的沟道区离子注入。
第十六步，在整个半导体衬底表面形成一层第五氧化层。
第十七步，刻蚀去除选择管和存储管间的氧化层，露出半导体衬底。
第十八步，在整个半导体衬底表面形成ONO层。
第十九步，在整个半导体衬底表面再形成一层第三多晶硅层。
第二十步，对第三多晶硅层进行刻蚀，形成存储管的多晶硅栅极。
第二十一步，对ONO层进行刻蚀，去除第四氧化层顶部的ONO层，以及逻辑区晶体管多晶硅栅极顶部的ONO层。
第二十二步，对逻辑区的第一多晶硅层进行刻蚀，形成逻辑区晶体管的多晶硅栅极。
第二十三步，形成逻辑区晶体管多晶硅栅极的侧墙，且在存储单元区的存储管多晶硅栅极外侧同步形成存储管多晶硅栅极的侧墙。
进一步的改进是，所述第一步中，所述半导体衬底为P型硅衬底，在所述的半导体衬底中形成存储单元区的阱为P阱，形成逻辑区的阱为CMOS阱；所述第一氧化层的厚度为25～300Å，所述第一氧化层作为存储单元区选择管的栅氧化层。
进一步的改进是，所述第三步中，所述形成的逻辑区晶体管的栅氧化层的厚度为15～40Å。
进一步的改进是，所述第四步中，第一多晶硅层的厚度为300～3000Å，氮化硅层的厚度为1000～5000Å；所述第一多晶硅层用于形成所述存储单元区选择管的多晶硅栅极以及逻辑区晶体管的多晶硅栅极。
进一步的改进是，所述第五步中，对多晶硅掺杂为N型或P型掺杂，离子注入能量以不打穿第一多晶硅层为限，参考离子注入的剂量为1E15cm-2。
进一步的改进是，所述第六步中，淀积的第三氧化层厚度为500～2500Å。
进一步的改进是，所述第七步中，第三氧化层刻蚀之后，保留氮化硅层打开的窗口内侧壁的第三氧化层。
进一步的改进是，所述第八步中，所述离子注入包括选择管多晶硅栅极的注入以及选择管的LDD注入，所述选择管多晶硅栅极注入为P型注入，通常是硼注入，利用硼注入的横向扩散来调节选择管的阈值电压；参考注入能量为5～15keV,注入剂量为5E12～2E13cm-2；LDD注入为N型注入如砷注入，注入能量为5～30keV,注入剂量为1E13～5E14cm-2。
进一步的改进是，所述第九步中，所述氧化层附着在打开的窗口内的第三氧化层及第一多晶硅层侧面，然后刻蚀形成选择管的侧墙，衬底表面的氧化层被去除，露出衬底表面；所述离子注入为N型杂质如砷注入，参考注入能量为15～50keV,注入剂量为1E14～5E15cm-2。
进一步的改进是，所述第十一步中，窗口内剩余的第二多晶硅层作为选择管的共源线多晶硅引出，所述共源线多晶硅的离子注入为N型掺杂，如砷或磷，离子注入掺杂的注入能量以注入深度不超过共源线多晶硅为限，参考离子注入剂量为1E14～5E15cm-2。
进一步的改进是，所述第十二步中，所述淀积的第四氧化层的厚度为大于第五步氮化硅刻蚀所打开的横向宽度，形成共源线多晶硅的顶部氧化层。
进一步的改进是，所述第十五步中，存储单元区的第一多晶硅层进行刻蚀形成选择管的多晶硅栅极，同时打开了存储管的沟道区；所述离子注入为N型杂质注入，参考砷注入，注入能量为25keV，注入剂量为5E12 cm-2；还包括p型的halo注入，注入杂质为硼，注入能量为50keV，注入剂量为4E12cm-2。
进一步的改进是，所述第十六步中，第五氧化层作为选择管与存储管之间的隔离；所述第五氧化层的厚度为100～1000Å。
进一步的改进是，所述第十七步中，选择管和存储管间的氧化层的刻蚀工艺采用干法刻蚀加湿法刻蚀。
进一步的改进是，所述第十八步中，所述ONO层作为存储管的电荷存储层。
进一步的改进是，所述第十九步中，所述生长的第三多晶硅层厚度为300～2000Å。
进一步的改进是，所述第二十步中，还可选择性地增加存储管多晶硅栅极离子注入工艺。
进一步的改进是，所述第二十三步中，还可选择性地在形成侧墙工艺之前增加逻辑区晶体管的LDD注入。
进一步的改进是，所述侧墙为氮化硅侧墙，或者是氮化硅和氧化硅的复合膜侧墙；所述侧墙通过淀积膜层并刻蚀形成；所述侧墙的总厚度为100～2000Å。
本发明所述的1.5T SONOS闪存器件，将逻辑区器件的多晶硅栅极与存储单元区的选择管的多晶硅栅极工艺共用，采用同一层多晶硅层刻蚀形成，逻辑区器件的阱和阈值电压调整注入放在淀积第一层多晶硅之前，使得存储单元区存储管的多晶硅栅极的厚度不受逻辑区器件工艺制程的限制，便于工艺集成。
附图说明
图1 是现有的1.5T SONOS闪存器件的剖面结构示意图。
图2～24 是本发明1.5T SONOS闪存器件的各工艺步骤示意图。
图25 是本发明1.5T SONOS闪存器件的工艺流程图。
附图标记说明
1是衬底，2是P阱，2-1是CMOS阱，3是第一氧化层，4是第一多晶硅层，5是选择管顶端氧化层，6是选择管B注入（用于阈值电压调整），7是第一侧墙，8是选择管源区，9是存储管沟道表面N型注入区，10是存储管0NO层，11是逻辑区晶体管栅氧化层，12是逻辑区晶体管的多晶硅栅极，13是存储管侧面氧化层，14是N型轻掺杂漏LDD或halo注入，15是第二侧墙，16是存储管/选择管的源漏区N型重掺杂，17是共源线多晶硅。
21是衬底，22是第一氧化层，23是第二氧化层，24是第一多晶硅层，25是氮化硅层，26第三氧化层，27是侧墙，28是第二多晶硅层，29是第四氧化层，30是第五氧化层，31是ONO层，32是第三多晶硅层，33是逻辑区晶体管多晶硅栅极的侧墙及存储管多晶硅栅极的侧墙。
具体实施方式
本发明所述的1.5T SONOS闪存器件如图24所示，包含：
半导体衬底，如硅衬底，一般为P型硅，在所述半导体衬底21上划分为存储单元区及逻辑区；所述存储单元区位于所述半导体衬底中的P阱中，所述逻辑区位于所述半导体衬底中的CMOS管阱区中（本图中省略了衬底中的各注入区的图示，可参考图1中各注入区的排布，与图1中各注入区的结构及排布相同；且工艺步骤部分也省略衬底中各注入区的标注）；图2中左边的P阱用于形成存储单元区，右边的CMOS阱用于形成逻辑区，制作逻辑体检。所述P阱与所述CMOS管阱区不接触。
所述存储单元区，形成有存储器的选择管及存储管，所述选择管位于存储单元区的中心位置，2个选择管共用一个源区；所述源区位于两个选择管中间，通过共源线多晶硅28引出；所述共源线多晶硅与所述选择管的多晶硅栅极之间以氧化层隔离。
所述存储管位于选择管的两外侧，存储管的多晶硅栅极与选择管的多晶硅栅极之间间隔ONO层，存储管的多晶硅栅极另一侧具有侧墙。
所述选择管的多晶硅栅极的顶部，以及共源线多晶硅的顶部，均具有顶层氧化层。
所述的逻辑区，在半导体衬底上具有逻辑区晶体管的多晶硅栅极。
所述的逻辑区多晶硅栅极与选择管多晶硅栅极为同一层多晶硅一次刻蚀形成。
所述的P阱中，还包括存储管的沟道注入区，位于存储管的多晶硅栅极下方的半导体衬底中；以及选择管及存储管的重掺杂源、漏区。
上述闪存器件的选择管的多晶硅栅极与逻辑区的晶体管的多晶硅栅极通过同一多晶硅层一步刻蚀完成，使得存储管的多晶硅栅极的厚度不再受到逻辑区器件工艺的制程限制，便于工艺集成。
本发明提供的1.5T SONOS闪存器件的工艺方法包含如下的工艺步骤：
第一步，提供一半导体衬底，在所述半导体衬底中进行阱注入，以区分形成存储单元区以及逻辑区；再进行阈值调整的选择性注入；完成之后在半导体衬底表面形成一层第一氧化硅层。
第二步，对所述第一氧化层进行光刻以及刻蚀，去除逻辑区的第一氧化层以露出逻辑区的半导体衬底。
第三步，在打开的逻辑区衬底上再生长一层第二氧化硅层，作为逻辑区晶体管的栅氧化层，其厚度为25Å。
第四步，在整个半导体衬底表面依次形成一层第一多晶硅层以及一层氮化硅层。
需要注意的是，在本实施例工艺步骤中第一步有逻辑区的阱注入以及阈值电压的调整注入，该工艺可视具体情况放在第一步至第三步的任一步骤前后，但必须放在第四步工艺之前。
第五步，对所述氮化硅层进行刻蚀，刻蚀停在第一多晶硅层上，然后可选择性地进行第一多晶硅层掺杂注入；杂质通过打开的氮化硅层窗口对位于窗口下的第一多晶硅层掺杂。
第六步，整体形成一层第三氧化硅层覆盖在半导体衬底表面。
第七步，对第三氧化层进行刻蚀。
第八步，对氮化硅层打开的窗口下的第一多晶硅层继续刻蚀，将窗口中暴露的第一多晶硅层去除，以露出第一氧化硅层；然后可视具体情况选择性地进行离子注入。
第九步，在打开的窗口中内壁淀积一层氧化层并刻蚀，形成侧墙，然后可视具体情况选择性地进行离子注入。
第十步，在打开的窗口中填充第二多晶硅层，第二多晶硅完全填充满窗口，且在整体半导体衬底整体表面覆盖了一层第二多晶硅层。
第十一步，对第二多晶硅进行回刻，去除半导体衬底表面的多晶硅，窗口内的多晶硅上表面低于窗口高于第一多晶硅层；然后可选择性地对窗口内的剩余的第二多晶硅层进行掺杂注入。
第十二步，生长第四氧化层，覆盖在窗口内的第二多晶硅层上，将窗口填满，并覆盖半导体衬底。
第十三步，对半导体衬底表面进行CMP工艺，去除氮化硅层之上的第四氧化层，使整个半导体衬底表面平坦化。
第十四步，将半导体衬底表面的氮化硅层全部去除。
第十五步，对存储单元区的第一多晶硅层进行刻蚀，形成选择管的多晶硅栅极；并对半导体衬底进行存储管的沟道区离子注入。
第十六步，在整个半导体衬底表面形成一层第五氧化层。
第十七步，刻蚀去除选择管和存储管间的氧化层，露出半导体衬底。
第十八步，在整个半导体衬底表面形成ONO层。
第十九步，在整个半导体衬底表面再形成一层第三多晶硅层。
第二十步，对第三多晶硅层进行刻蚀，形成存储管的多晶硅栅极。
第二十一步，对ONO层进行刻蚀，去除第四氧化层顶部的ONO层，以及逻辑区晶体管多晶硅栅极顶部的ONO层。
第二十二步，对逻辑区的第一多晶硅层进行刻蚀，形成逻辑区晶体管的多晶硅栅极。
第二十三步，形成逻辑区晶体管多晶硅栅极的侧墙，且在存储单元区的存储管多晶硅栅极外侧同步形成存储管多晶硅栅极的侧墙。
上述说明概括了本发明工艺的主要步骤，现列举一具体实施例并结合附图2～24来作说明如下，工艺步骤分为二十三步，分别依次对应图2～图24，即第一步对应图2，第二步对应图3，第三步对应图4……，依次类推。
第一步，在一P型半导体硅衬底21上进行阱注入，以划分存储单元区以及逻辑区，P阱用于形成存储单元区，CMOS阱用于形成逻辑器件区；再进行阈值调整的选择性注入；完成之后在半导体衬底表面形成一层第一氧化硅层22，该第一氧化硅层厚度约为25～300Å，本实施例选择厚度90Å，用于形成存储单元区选择管的栅氧化层。
第二步，对所述第一氧化层22进行光刻以及刻蚀，去除逻辑区的第一氧化层以露出逻辑区的半导体衬底。
第三步，在打开的逻辑区衬底上再生长一层第二氧化硅层23，作为逻辑区晶体管的多晶硅栅极下的栅氧化层，一般厚度为15～40Å，比如选择25Å。
第四步，在整个半导体衬底表面依次形成一层第一多晶硅层24以及一层氮化硅层25。第一多晶硅层的厚度为300～3000Å，本实施例选择1800Å，氮化硅层的厚度为1000～5000Å，本实施例选择3000Å；所述第一多晶硅层用于形成所述存储单元区选择管的多晶硅栅极以及逻辑区晶体管的多晶硅栅极。
第五步，对所述氮化硅层25进行刻蚀，刻蚀停在第一多晶硅层24上，然后进行第一多晶硅层掺杂注入；对多晶硅掺杂为N型掺杂或者P型掺杂均可，离子注入能量以不打穿第一多晶硅层为限，离子注入的剂量为1E15cm-2以上。杂质通过打开的氮化硅层窗口对位于窗口下的第一多晶硅层掺杂。
第六步，整体形成一层第三氧化硅层26覆盖在半导体衬底表面。淀积的第三氧化层厚度一般为500～2500Å，本实施例为1200Å。
第七步，对第三氧化层26进行刻蚀。第三氧化层刻蚀之后，保留氮化硅层打开的窗口内侧壁的第三氧化层，形成类似于侧墙形状的第三氧化层。
第八步，对氮化硅层25打开的窗口下的第一多晶硅层24继续刻蚀，将窗口中暴露的第一多晶硅层去除，即将第七步中形成的类似于侧墙形状的第三氧化层之间的第一多晶硅层去除，保留的第三氧化层下方的第一多晶硅层保留。露出窗口中底部的第一氧化硅层；然后进行离子注入。所述离子注入包括选择管多晶硅栅极的注入以及选择管的LDD注入，所述选择管多晶硅栅极注入为P型注入，通常是硼注入，利用硼注入的横向扩散来调节选择管的与之电压，注入能量为5～15keV,比如以10keV的能量注入，注入剂量为5E12～2E13cm-2；LDD注入为N型注入如砷注入，注入能量为5～30keV,本实施例选为10keV,注入剂量为1E13～5E14cm-2。
第九步，在打开的窗口中内壁淀积一层氧化层并刻蚀，形成侧墙27，然后进行离子注入。所述氧化层附着在打开的窗口内的第三氧化层及第一多晶硅层侧面，然后刻蚀形成选择管的侧墙，衬底表面的氧化层被去除，露出衬底表面；所述离子注入为N型杂质如砷注入，注入能量为15～50keV,一般选择30keV,注入剂量为1E14～5E15cm-2。
第十步，在打开的窗口中填充第二多晶硅层28，第二多晶硅完全填充满窗口，且在整体半导体衬底整体表面覆盖了一层第二多晶硅层。
第十一步，对第二多晶硅层28进行回刻，去除半导体衬底表面的多晶硅，窗口内的多晶硅上表面低于窗口高于第一多晶硅层；然后对窗口内的剩余的第二多晶硅层进行掺杂注入。窗口内剩余的第二多晶硅层作为选择管的共源线多晶硅引出，所述共源线多晶硅的离子注入为N型掺杂，如砷或磷，离子注入掺杂的注入能量以注入结深不超过共源线多晶硅为限，离子注入剂量为1E14～5E15cm-2。
第十二步，生长第四氧化层29，覆盖在窗口内的第二多晶硅层上，第四氧化层的厚度要大于第五步中氮化硅刻蚀所打开的横向宽度，将窗口填满，并覆盖半导体衬底。所述淀积的第四氧化层的形成共源线多晶硅的顶部氧化层。
第十三步，对半导体衬底表面进行CMP工艺，去除氮化硅层之上的第四氧化层，使整个半导体衬底表面平坦化。
第十四步，将半导体衬底表面的氮化硅层25全部去除。
第十五步，对存储单元区的第一多晶硅层24进行刻蚀，形成选择管的多晶硅栅极；并对半导体衬底进行存储管的沟道区离子注入。存储单元区的第一多晶硅层进行刻蚀形成选择管的多晶硅栅极，同时打开了存储管的沟道区；所述离子注入为N型杂质如砷进行注入，注入能量为25keV，注入剂量为5E12 cm-2；还包括p型的halo注入，注入杂质为硼，注入能量为50keV，注入剂量为4E12cm-2。
第十六步，在整个半导体衬底表面形成一层厚度为100～1000Å的第五氧化层30，一般为600Å，作为选择管与存储管之间的隔离。
第十七步，采用干法刻蚀加湿法刻蚀的刻蚀工艺去除选择管和存储管间的氧化层（第五氧化层30），露出半导体衬底。
第十八步，在整个半导体衬底表面形成ONO层31，所述ONO层作为存储管的电荷存储层。
第十九步，在整个半导体衬底表面再形成一层厚度为300～2000Å的第三多晶硅层32，本实施例厚度为1000Å。
第二十步，对第三多晶硅层32进行刻蚀，形成存储管的多晶硅栅极。还可选择性地增加存储管多晶硅栅极离子注入工艺，对多晶硅栅极进行掺杂。
第二十一步，对ONO层31进行刻蚀，去除第四氧化层顶部的ONO层，以及逻辑区晶体管多晶硅栅极顶部的ONO层。
第二十二步，对逻辑区的第一多晶硅层24进行刻蚀，形成逻辑区晶体管的多晶硅栅极。
第二十三步，形成逻辑区晶体管多晶硅栅极的侧墙33，且在存储单元区的存储管多晶硅栅极外侧同步形成存储管多晶硅栅极的侧墙。所述侧墙33为氮化硅侧墙，或者是氮化硅和氧化硅的复合膜侧墙；所述侧墙通过淀积膜层并刻蚀形成；所述侧墙的总厚度为100～2000Å，本实施例为600Å。另外，还可增加选择性的步骤，如在形成侧墙工艺之前增加一步逻辑区晶体管的LDD注入工艺。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (19)
1.一种1.5T SONOS闪存器件的工艺方法，其特征在于：包含如下的工艺步骤：
第一步，提供一半导体衬底，在所述半导体衬底中进行阱注入，以区分形成存储单元区以及逻辑区；再进行阈值调整的选择性注入；完成之后再半导体衬底表面形成一层第一氧化硅层；
第二步，对所述第一氧化硅层进行光刻以及刻蚀，去除逻辑区的第一氧化层以露出逻辑区的半导体衬底；
第三步，在打开的逻辑区衬底上再生长一层第二氧化硅层，作为逻辑区晶体管的栅氧化层；
第四步，在整个半导体衬底表面依次形成一层第一多晶硅层以及一层氮化硅层；
第五步，对所述氮化硅层进行刻蚀，刻蚀停在第一多晶硅层上，然后进行第一多晶硅层掺杂注入；杂质通过打开的氮化硅层窗口对位于窗口下的第一多晶硅层掺杂；
第六步，整体形成一层第三氧化硅层覆盖在半导体衬底表面；
第七步，对第三氧化层进行刻蚀；
第八步，对氮化硅层打开的窗口下的第一多晶硅层继续刻蚀，将窗口中暴露的第一多晶硅层去除，以露出第一氧化硅层；然后进行离子注入；
第九步，在打开的窗口中内壁淀积一层氧化层并刻蚀，形成侧墙，然后进行离子注入；
第十步，在打开的窗口中填充第二多晶硅层，第二多晶硅完全填充满窗口，且在整体半导体衬底整体表面覆盖了一层第二多晶硅层；
第十一步，对第二多晶硅进行回刻，去除半导体衬底表面的多晶硅，窗口内的多晶硅上表面低于窗口高于第一多晶硅层；然后对窗口内的剩余的第二多晶硅层进行掺杂注入；
第十二步，生长第四氧化层，覆盖在窗口内的第二多晶硅层上，将窗口填满，并覆盖半导体衬底；
第十三步，对半导体衬底表面进行CMP工艺，去除氮化硅层之上的第四氧化层，使整个半导体衬底表面平坦化；
第十四步，将半导体衬底表面的氮化硅层全部去除；
第十五步，对存储单元区的第一多晶硅层进行刻蚀，形成选择管的多晶硅栅极；并对半导体衬底进行存储管的沟道区离子注入；
第十六步，在整个半导体衬底表面形成一层第五氧化层；
第十七步，刻蚀去除选择管和存储管间的氧化层，露出半导体衬底；
第十八步，在整个半导体衬底表面形成ONO层；
第十九步，在整个半导体衬底表面再形成一层第三多晶硅层；
第二十步，对第三多晶硅层进行刻蚀，形成存储管的多晶硅栅极；
第二十一步，对ONO层进行刻蚀，去除第四氧化层顶部的ONO层，以及逻辑区晶体管多晶硅栅极顶部的ONO层；
第二十二步，对逻辑区的第一多晶硅层进行刻蚀，形成逻辑区晶体管的多晶硅栅极；
第二十三步，形成逻辑区晶体管多晶硅栅极的侧墙，且在存储单元区的存储管多晶硅栅极外侧同步形成存储管多晶硅栅极的侧墙。
2.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述第一步中，所述半导体衬底为P型硅衬底，在所述的半导体衬底中形成存储单元区的阱为P阱，形成逻辑区的阱为CMOS阱；所述第一氧化层的厚度为25～300Å，所述第一氧化层作为存储单元区选择管的栅氧化层。
3.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述第三步中，所述的逻辑区晶体管的栅氧化层的厚度为15～40Å。
4.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述第四步中，第一多晶硅层的厚度为300～3000Å，氮化硅层的厚度为1000～5000Å；所述第一多晶硅层用于形成所述存储单元区选择管的多晶硅栅极以及逻辑区晶体管的多晶硅栅极。
5.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述第五步中，对多晶硅掺杂为N或者P型掺杂，离子注入能量以不打穿第一多晶硅层为限，参考离子注入的剂量为1E15cm-2以上。
6.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述第六步中，淀积的第三氧化层厚度为500～2500Å。
7.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述第七步中，第三氧化层刻蚀之后，保留氮化硅层打开的窗口内侧壁的第三氧化层。
8.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述第八步中，所述离子注入包括选择管多晶硅栅极的注入以及选择管的LDD注入，所述选择管多晶硅栅极的注入为P型注入，通常是硼注入，利用硼注入的横向扩散来调节选择管的阈值电压；参考注入能量为5～15keV,注入剂量为5E12～ 2E13cm-2；LDD注入为N型注入如砷注入，注入能量为5～30keV,注入剂量为1E13～5E14cm-2。
9.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述第九步中，所述氧化层附着在打开的窗口内的第三氧化层及第一多晶硅层侧面，然后刻蚀形成选择管的侧墙，衬底表面的氧化层被去除，露出衬底表面；所述离子注入为N型杂质如砷注入，参考注入能量为15～50keV,注入剂量为1E14～5E15cm-2。
10.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述第十一步中，窗口内剩余的第二多晶硅层作为选择管的共源线多晶硅引出，所述共源线多晶硅的离子注入为N型掺杂，如砷或磷，离子注入掺杂的注入能量以深度不超过共源线多晶硅为准，参考注入剂量通常为1E14～5E15 cm-2。
11.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述第十二步中，淀积的第四氧化层的厚度为大于第五步氮化硅刻蚀所开的横向宽度，形成共源线多晶硅的顶部氧化层。
12.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述第十五步中，存储单元区的第一多晶硅层进行刻蚀形成选择管的多晶硅栅极，同时打开了存储管的沟道区；所述离子注入为N型杂质注入，参考砷注入，注入能量为25keV，注入剂量为5E12cm-2；还包括p型的halo注入，参考注入杂质为硼，注入能量为50keV，注入剂量为4E12cm-2。
13.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述第十六步中，第五氧化层作为选择管与存储管之间的隔离；所述第五氧化层的厚度为100～1000Å。
14.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述第十七步中，选择管和存储管间的氧化层的刻蚀工艺采用干法刻蚀加湿法刻蚀。
15.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述第十八步中，所述ONO层作为存储管的电荷存储层。
16.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述第十九步中，所述生长的第三多晶硅层厚度为300～2000Å。
17.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述第二十步中，还能进行或者不进行存储管多晶硅栅极离子注入工艺。
18.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述第二十三步中，还能在形成侧墙工艺之前增加逻辑区晶体管的LDD注入。
19.如权利要求1所述的1.5T SONOS闪存器件的工艺方法，其特征在于：所述侧墙为氮化硅侧墙，或者是氮化硅和氧化硅的复合膜侧墙；所述侧墙通过淀积膜层并刻蚀形成；所述侧墙的总厚度为100～2000Å。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910742908.2A CN110504273B (zh) | 2019-08-13 | 2019-08-13 | 1.5t sonos闪存器件及工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910742908.2A CN110504273B (zh) | 2019-08-13 | 2019-08-13 | 1.5t sonos闪存器件及工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110504273A CN110504273A (zh) | 2019-11-26 |
| CN110504273B true CN110504273B (zh) | 2022-03-08 |
Family
ID=68588086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910742908.2A Active CN110504273B (zh) | 2019-08-13 | 2019-08-13 | 1.5t sonos闪存器件及工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110504273B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111403402B (zh) * | 2020-03-18 | 2023-10-24 | 上海华虹宏力半导体制造有限公司 | Sonos存储器件的制备方法及sonos存储器件 |
| CN114335004B (zh) * | 2022-03-11 | 2022-05-17 | 江苏游隼微电子有限公司 | 一种1.5t sonos器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465663A (zh) * | 2014-12-31 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | Sonos闪存存储器的结构和制造方法 |
| CN108878440A (zh) * | 2018-06-29 | 2018-11-23 | 上海华虹宏力半导体制造有限公司 | Sonos非挥发性存储器及其制造方法 |
| CN109119421A (zh) * | 2018-07-11 | 2019-01-01 | 上海华虹宏力半导体制造有限公司 | 1.5t sonos闪存的工艺方法 |
| CN109166855A (zh) * | 2018-08-28 | 2019-01-08 | 上海华虹宏力半导体制造有限公司 | 二比特分栅sonos器件制造工艺方法 |
| CN109817640A (zh) * | 2017-11-22 | 2019-05-28 | 台湾积体电路制造股份有限公司 | 包括存储器件的集成电路（ic）及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100809328B1 (ko) * | 2006-07-19 | 2008-03-05 | 삼성전자주식회사 | 비휘발성 메모리 집적 회로 장치의 제조 방법 및 이를통해서 제조된 비휘발성 메모리 집적 회로 장치 |
-
2019
- 2019-08-13 CN CN201910742908.2A patent/CN110504273B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465663A (zh) * | 2014-12-31 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | Sonos闪存存储器的结构和制造方法 |
| CN109817640A (zh) * | 2017-11-22 | 2019-05-28 | 台湾积体电路制造股份有限公司 | 包括存储器件的集成电路（ic）及其制造方法 |
| CN108878440A (zh) * | 2018-06-29 | 2018-11-23 | 上海华虹宏力半导体制造有限公司 | Sonos非挥发性存储器及其制造方法 |
| CN109119421A (zh) * | 2018-07-11 | 2019-01-01 | 上海华虹宏力半导体制造有限公司 | 1.5t sonos闪存的工艺方法 |
| CN109166855A (zh) * | 2018-08-28 | 2019-01-08 | 上海华虹宏力半导体制造有限公司 | 二比特分栅sonos器件制造工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110504273A (zh) | 2019-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9379127B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US6410387B1 (en) | Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry | |
| JP4282775B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| US20140353740A1 (en) | Semiconductor device and manufacturing method thereof | |
| TWI731066B (zh) | 半導體裝置之製造方法 | |
| US9093319B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9444041B2 (en) | Back-gated non-volatile memory cell | |
| CN108565263B (zh) | 半导体器件及其制作方法 | |
| US10141325B2 (en) | Method of manufacturing semiconductor device | |
| CN110504273B (zh) | 1.5t sonos闪存器件及工艺方法 | |
| KR20000073371A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| US20140091380A1 (en) | Split Gate Flash Cell | |
| CN108735608B (zh) | 半导体器件及其制作方法 | |
| US7323383B2 (en) | Method for fabricating an NROM memory cell arrangement | |
| KR100838387B1 (ko) | 부동 게이트 메모리 셀 | |
| CN104425500B (zh) | Sonos非挥发性存储器及其制造方法 | |
| CN113113414B (zh) | 浮栅型分栅闪存器件结构及其制造方法 | |
| CN113113415B (zh) | 浮栅型分栅闪存器件结构及其制作工艺 | |
| US20050077559A1 (en) | Trench capacitor and a method for manufacturing the same | |
| US9385240B1 (en) | Memory device and method for fabricating the same | |
| CN113764349B (zh) | 半导体器件的制造方法 | |
| US20150348973A1 (en) | Semiconductor integrated circuit (ic) device and method of manufacturing the same | |
| KR20060135237A (ko) | Ｎａｎｄ형 플래쉬 메모리 소자의 제조 방법 | |
| CN205944060U (zh) | 沟槽功率器件 | |
| KR100209338B1 (ko) | 불휘발성 반도체 메모리 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |