CN103855161A - 一种sonos闪存存储器及其制造方法 - Google Patents
一种sonos闪存存储器及其制造方法 Download PDFInfo
- Publication number
- CN103855161A CN103855161A CN201210516633.9A CN201210516633A CN103855161A CN 103855161 A CN103855161 A CN 103855161A CN 201210516633 A CN201210516633 A CN 201210516633A CN 103855161 A CN103855161 A CN 103855161A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon gate
- thickness
- oxide layer
- storage tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种SONOS闪存存储器的结构,该存储器由一个选择管和一个存储管构成,该闪存存储器的存储管由ONO层和多晶硅栅组成;该闪存存储器的选择管由中压氧化层和多晶硅栅组成;存储管和选择管之间距离很小,存储管多晶硅栅到选择管多晶硅栅的距离为0.06~0.16μm;存储管多晶硅栅和选择管多晶硅栅上方有侧壁氧化层和氮化硅层;存储管多晶硅栅和选择管多晶硅栅的侧壁有氮化硅侧墙。此外,本发明还公开了该SONOS闪存存储器的制造方法。本发明能够有效的缩小存储单元的面积。
Description
技术领域
本发明属于半导体集成电路中半导体工艺方法,具体涉及一种嵌入式半导体存储芯片,尤其涉及一种SONOS闪存存储器;此外本发明还涉及该SONOS闪存存储器的制造方法。
背景技术
图1为现有的存储管结构示意图,如图1所示,ONO层和多晶硅栅组成了存储管,中压氧化层和多晶硅栅组成了选择管。这种存储单元结构面积较大,不够紧凑。
如图2A-图2Q所示,现有的如图1所示的存储管结构的工艺实现流程一般采用如下步骤:
1.形成隔离区和有源区;
2.中低压阱以及阈值电压调整等离子注入,在硅衬底1上全面沉积氧化层2,如图2A所示;
3.存储管区域的离子注入和氧化层2去除,如图2B所示;
4.存储管区域ONO(oxide-nitride-oxide)层3淀积,如图2C所示;
5.非存储管区域ONO(oxide-nitride-oxide)层光刻以及刻蚀,如图2D所示;
6.在非存储管区域生长中压氧化层4如图2E所示;
7.去除低压区域的氧化层(同时可对低压氧化层区域进行离子注入),如图2F所示;
8.在低压区域生长低压氧化层5,如图2G所示;
9.多晶硅栅6的淀积和掺杂,如图2H所示;
10.氮化硅层7淀积,如图2I所示;
11.多晶硅栅6的光刻和刻蚀,如图2J所示;
12.多晶硅栅6的再氧化,在多晶硅栅6的侧壁形成氧化层8,如图2K所示;
13.各种器件的轻掺杂漏的注入,形成轻掺杂漏区9,如图2L所示;
14.氮化硅侧墙10的淀积和刻蚀,如图2M所示;
15.多晶硅栅上接触孔区域的氮化硅去除,如图2N所示;
16.阻挡氧化层11生长,如图2O所示;
17.源漏注入形成源漏注入区12,如图2P所示;
18.阻挡氧化层去除,如图2Q所示。
发明内容
本发明解决的技术问题是提供一种SONOS闪存存储器结构,该结构能够有效的缩小存储单元的面积。为此,本发明还提供该SONOS闪存存储器的制造方法。
为解决上述技术问题,本发明提供一种SONOS闪存存储器的结构,该存储器由一个选择管和一个存储管构成,该闪存存储器的存储管由ONO层和多晶硅栅组成;该闪存存储器的选择管由中压氧化层和多晶硅栅组成;存储管和选择管之间距离很小,存储管多晶硅栅到选择管多晶硅栅的距离为0.06~0.16μm;存储管多晶硅栅和选择管多晶硅栅上方有侧壁氧化层和氮化硅层;存储管多晶硅栅和选择管多晶硅栅的侧壁有氮化硅侧墙。
此外,本发明还提供该SONOS闪存存储器的制造方法,该制造方法包括如下工艺步骤:
1)形成隔离区和有源区;
2)中低压阱以及阈值电压调整等离子注入;
3)存储管区域的离子注入和氧化层去除;
4)全片进行ONO层淀积;
5)非存储管区域ONO层光刻以及刻蚀;
6)全片进行中压氧化层生长;
7)多晶硅的淀积和掺杂;
8)在全硅片上全面淀积氮化硅层;
9)氮化硅层光刻和刻蚀;只刻蚀选择管和存储管相邻位置的氮化硅层;
10)全片进行侧壁氧化层淀积;
11)侧壁氧化层刻蚀:刻蚀去除氮化硅层上的氧化层及多晶硅上的部分氧化层,在氮化硅层侧壁形成侧壁氧化层;
12)多晶硅刻蚀:以氮化硅和侧壁氧化层为刻蚀掩模层进行多晶硅刻蚀,使ONO层及中压氧化层露出;
13)周边区域多晶硅栅刻蚀,分别在ONO层上方、中压氧化层上方形成多晶硅栅;
14)多晶硅栅的再氧化,在多晶硅栅的侧壁上形成氧化层;
15)各种器件的轻掺杂漏的注入;
16)氮化硅侧墙的淀积和刻蚀;
17)在全硅片上全面生长阻挡氧化层;
18)源漏注入;
19)阻挡氧化层的去除。
进一步地,第8)步中,所述氮化硅层的厚度为
进一步地,第9)步中,所述氮化硅层的刻蚀宽度为0.1~0.35μm。
进一步地,第17)步中,所述阻挡氧化层的厚度为
进一步地,在第6)步和第7)步之间可以增加如下步骤:A.去除低压区域的氧化层,同时对低压氧化层区域进行离子注入;B.在全硅片上生长低压氧化层,所述低压氧化层的厚度为则第13)步为:周边区域多晶硅栅刻蚀,分别在ONO层上方、中压氧化层和低压氧化层上方形成多晶硅栅;在第16)步之后增加如下步骤A:多晶硅栅上接触孔区域的氮化硅去除(即该步骤A可以在第16)步之后的任一步骤完成,例如,在第16)和17)步之间,在第17)和18)步之间,在第18)和19)步之间,或者在第19)步之后)。
和现有技术相比,本发明具有以下有益效果:通过增加侧壁氧化层刻蚀的步骤,能够有效的缩小存储单元的面积,按照目前0.13μm的设计规则,采用原有结构,2管存储单元的面积为0.35左右,采用新的结构后,存储单元面积将缩小到0.32左右,约有10%左右的缩小。
附图说明
图1为现有的存储管结构示意图。
图2A-图2Q是现有的存储管结构的制造方法的剖面示意图;其中,图2A是现有方法的步骤2完成后的器件剖面结构示意图;图2B是现有方法的步骤3完成后的器件剖面结构示意图;图2C是现有方法的步骤4完成后的器件剖面结构示意图;图2D是现有方法的步骤5完成后的器件剖面结构示意图;图2E是现有方法的步骤6完成后的器件剖面结构示意图;图2F是现有方法的步骤7完成后的器件剖面结构示意图;图2G是现有方法的步骤8完成后的器件剖面结构示意图;图2H是本发明方法的步骤9完成后的器件剖面结构示意图;图2I是现有方法的步骤10完成后的器件剖面结构示意图;图2J是现有方法的步骤11完成后的器件剖面结构示意图;图2K是现有方法的步骤12完成后的器件剖面结构示意图;图2L是现有方法的步骤13完成后的器件剖面结构示意图;图2M是现有方法的步骤14完成后的器件剖面结构示意图;图2N是现有方法的步骤15完成后的器件剖面结构示意图;图2O是现有方法的步骤16完成后的器件剖面结构示意图;图2P是现有方法的步骤17完成后的器件剖面结构示意图;图2Q是现有方法的步骤18完成后的器件剖面结构示意图。
图3是本发明SONOS闪存存储器的结构示意图。
图4A-图4U是本发明SONOS闪存存储器的制造方法的剖面示意图;其中,图4A是现有方法的步骤2完成后的器件剖面结构示意图;图4B是本发明方法的步骤3完成后的器件剖面结构示意图;图4C是本发明方法的步骤4完成后的器件剖面结构示意图;图4D是本发明方法的步骤5完成后的器件剖面结构示意图;图4E是本发明方法的步骤6完成后的器件剖面结构示意图;图4F是本发明方法的步骤7完成后的器件剖面结构示意图;图4G是本发明方法的步骤8完成后的器件剖面结构示意图;图4H是本发明方法的步骤9完成后的器件剖面结构示意图;图4I是本发明方法的步骤10完成后的器件剖面结构示意图;图4J是本发明方法的步骤11完成后的器件剖面结构示意图;图4K是本发明方法的步骤12完成后的器件剖面结构示意图;图4L是本发明方法的步骤13完成后的器件剖面结构示意图;图4M是本发明方法的步骤14完成后的器件剖面结构示意图;图4N是本发明方法的步骤15完成后的器件剖面结构示意图;图4O是本发明方法的步骤16完成后的器件剖面结构示意图;图4P是本发明方法的步骤17完成后的器件剖面结构示意图;图4Q是本发明方法的步骤18完成后的器件剖面结构示意图;图4R是本发明方法的步骤19完成后的器件剖面结构示意图;图4S是本发明方法的步骤20完成后的器件剖面结构示意图;图4T是本发明方法的步骤21完成后的器件剖面结构示意图;图4U是本发明方法的步骤22完成后的器件剖面结构示意图。
图中附图标记说明如下:
1:硅衬底
2:氧化层
3:ONO层
4:中压氧化层
5:低压氧化层
6:多晶硅栅
7:氮化硅层
8:氧化层
9:轻掺杂漏区
10:氮化硅侧墙
11:阻挡氧化层
12:源漏注入区
13:侧壁氧化层
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
如图3所示,本发明堆叠栅的SONOS闪存存储器的结构包括:
d)存储管和选择管之间距离很小,存储管多晶硅栅到选择管多晶硅栅的距离为0.06~0.16μm;
e)存储管多晶硅栅和选择管多晶硅栅上方有的侧壁氧化层;
如图4A-图4U所示,本发明方法对应的工艺实现流程如下:
1.硅衬底形成隔离区和有源区;
2.硅衬底上形成中低压阱以及阈值电压调整等离子注入,在上述硅衬底1上全面沉积氧化层2,如图4A所示;对于操作电压15V以内的器件,氧化层的厚度为50~250埃,其生长方式通常为热生长或PVD,CVD沉积;
3.存储管区域的离子注入和氧化层2去除,如图4B所示;通常采用本领域常规的光刻刻蚀去除存储管区域区域的氧化层,在其他区域(即普通晶体管区域)形成氧化层的保护层(抗反射阻挡层和光刻胶),刻蚀一般采用含HF药液的湿法刻蚀;
4.全片进行ONO(oxide-nitride-oxide)层3淀积,通常采用热生长或PVD,CVD沉积方式,ONO层3从下到上依次为:氧化层oxide:氮化物层nitride:氧化层oxide:如图4C所示;
5.非存储管区域ONO(oxide-nitride-oxide)层3光刻以及刻蚀,如图4D所示;
7.去除低压区域的氧化层(同时可对低压氧化层区域进行离子注入),通常采用含HF药液的湿法刻蚀来去除低压区域的氧化层,如图4F所示;
8.全片进行低压氧化层5生长,通常采用热生长工艺或其他淀积工艺,低压氧化层5的厚度约为例如如图4G所示;低压氧化层是全片生长,由于存储管区域有ONO层,所以长不了氧化层;但中压氧化层厚度会略有增加;
11.氮化硅层7光刻和刻蚀,只刻蚀选择管和存储管相邻的位置,刻蚀宽度约为0.1~0.35μm,如图4J所示;
14.以氮化硅层7和侧壁氧化层13为刻蚀掩模层进行多晶硅刻蚀,使ONO层3及中压氧化层4露出,如图4M所示;
15.周边区域多晶硅栅刻蚀,分别在ONO层3上方、中压氧化层4上方以及低压氧化层5上方形成多晶硅栅,在ONO层3上方形成存储管多晶硅栅,在中压氧化层4上方形成选择管多晶硅栅,存储管多晶硅栅和选择管多晶硅栅的宽度均为0.065-0.5微米,厚度均为如图4N所示;
17.采用本领域常规工艺进行各种器件的轻掺杂漏的注入,形成轻掺杂漏区9,如图4P所示;
19.多晶硅栅上接触孔区域的氮化硅去除(即去除低压氧化层5上多晶硅栅上方的氮化硅),如图4R所示;
21.源漏注入,形成源漏注入区12,如图4T所示;
22.阻挡氧化层11的去除,如图4U所示。
如果没有低压器件,上述步骤7,8,19可以删除。
Claims (16)
1.一种SONOS闪存存储器的结构,该存储器由一个选择管和一个存储管构成,其特征在于,
该闪存存储器的存储管由ONO层和多晶硅栅组成;
该闪存存储器的选择管由中压氧化层和多晶硅栅组成;
存储管和选择管之间距离很小,存储管多晶硅栅到选择管多晶硅栅的距离为0.06~0.16μm;
存储管多晶硅栅和选择管多晶硅栅上方有侧壁氧化层和氮化硅层;存储管多晶硅栅和选择管多晶硅栅的侧壁有氮化硅侧墙。
4.如权利要求1所述的结构,其特征在于,所述存储管多晶硅栅和选择管多晶硅栅的厚度为所述存储管多晶硅栅和选择管多晶硅栅的宽度为0.065-0.5微米。
5.如权利要求1所述的SONOS闪存存储器的制造方法,其特征在于,该制造方法包括如下工艺步骤:
1)形成隔离区和有源区;
2)中低压阱以及阈值电压调整等离子注入;
3)存储管区域的离子注入和氧化层去除;
4)全片进行ONO层淀积;
5)非存储管区域ONO层光刻以及刻蚀;
6)全片进行中压氧化层生长;
7)多晶硅的淀积和掺杂;
8)在全硅片上全面淀积氮化硅层;
9)氮化硅层光刻和刻蚀;只刻蚀选择管和存储管相邻位置的氮化硅层;
10)全片进行侧壁氧化层淀积;
11)侧壁氧化层刻蚀:刻蚀去除氮化硅层上的氧化层及多晶硅上的部分氧化层,在氮化硅层侧壁形成侧壁氧化层;
12)多晶硅刻蚀:以氮化硅和侧壁氧化层为刻蚀掩模层进行多晶硅刻蚀,使ONO层及中压氧化层露出;
13)周边区域多晶硅栅刻蚀,分别在ONO层上方、中压氧化层上方形成多晶硅栅;
14)多晶硅栅的再氧化,在多晶硅栅的侧壁上形成氧化层;
15)各种器件的轻掺杂漏的注入;
16)氮化硅侧墙的淀积和刻蚀;
17)在全硅片上全面生长阻挡氧化层;
18)源漏注入;
19)阻挡氧化层的去除。
10.如权利要求5所述的方法,其特征在于,第9)步中,所述氮化硅层的刻蚀宽度为0.1~0.35μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210516633.9A CN103855161B (zh) | 2012-12-05 | 2012-12-05 | 一种sonos闪存存储器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210516633.9A CN103855161B (zh) | 2012-12-05 | 2012-12-05 | 一种sonos闪存存储器及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103855161A true CN103855161A (zh) | 2014-06-11 |
CN103855161B CN103855161B (zh) | 2016-06-08 |
Family
ID=50862612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210516633.9A Active CN103855161B (zh) | 2012-12-05 | 2012-12-05 | 一种sonos闪存存储器及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103855161B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104538363A (zh) * | 2014-12-29 | 2015-04-22 | 上海华虹宏力半导体制造有限公司 | Sonos闪存存储器的结构及制造方法 |
CN105070718A (zh) * | 2015-08-18 | 2015-11-18 | 上海华虹宏力半导体制造有限公司 | 一种降低sonos存储器串联电阻的方法 |
CN105118833A (zh) * | 2015-07-30 | 2015-12-02 | 上海华虹宏力半导体制造有限公司 | 3d隧穿浮栅存储器的结构及制造方法 |
CN106024718A (zh) * | 2016-05-31 | 2016-10-12 | 上海华虹宏力半导体制造有限公司 | 可优化去胶工艺的sonos存储器制造方法 |
CN107833890A (zh) * | 2017-09-19 | 2018-03-23 | 上海华虹宏力半导体制造有限公司 | Sonos存储器栅极结构的制造方法 |
CN108172581A (zh) * | 2017-12-26 | 2018-06-15 | 上海华力微电子有限公司 | 一种带sonos结构的晶体管及其制造方法 |
CN108666317A (zh) * | 2018-05-17 | 2018-10-16 | 上海华虹宏力半导体制造有限公司 | 分栅sonos闪存存储器的制造方法 |
CN115440737A (zh) * | 2022-11-09 | 2022-12-06 | 杭州领开半导体技术有限公司 | 组对结构非易失性存储器件及其制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1992232A (zh) * | 2005-12-26 | 2007-07-04 | 东部电子股份有限公司 | 制造eeprom器件的方法 |
CN101442076A (zh) * | 2007-11-23 | 2009-05-27 | 上海华虹Nec电子有限公司 | Sonos存储管的器件结构及其制作方法 |
CN101764132A (zh) * | 2008-12-24 | 2010-06-30 | 上海华虹Nec电子有限公司 | 1.5t sonos快速闪存存储器单元结构 |
CN101958149A (zh) * | 2009-07-21 | 2011-01-26 | 上海华虹Nec电子有限公司 | 二晶体管结构的快速存取非易失性存储器存储单元 |
CN102315174A (zh) * | 2011-09-28 | 2012-01-11 | 上海宏力半导体制造有限公司 | 含分离栅结构的sonos闪存存储器及其制作方法、操作方法 |
-
2012
- 2012-12-05 CN CN201210516633.9A patent/CN103855161B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1992232A (zh) * | 2005-12-26 | 2007-07-04 | 东部电子股份有限公司 | 制造eeprom器件的方法 |
CN101442076A (zh) * | 2007-11-23 | 2009-05-27 | 上海华虹Nec电子有限公司 | Sonos存储管的器件结构及其制作方法 |
CN101764132A (zh) * | 2008-12-24 | 2010-06-30 | 上海华虹Nec电子有限公司 | 1.5t sonos快速闪存存储器单元结构 |
CN101958149A (zh) * | 2009-07-21 | 2011-01-26 | 上海华虹Nec电子有限公司 | 二晶体管结构的快速存取非易失性存储器存储单元 |
CN102315174A (zh) * | 2011-09-28 | 2012-01-11 | 上海宏力半导体制造有限公司 | 含分离栅结构的sonos闪存存储器及其制作方法、操作方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104538363A (zh) * | 2014-12-29 | 2015-04-22 | 上海华虹宏力半导体制造有限公司 | Sonos闪存存储器的结构及制造方法 |
CN104538363B (zh) * | 2014-12-29 | 2017-12-05 | 上海华虹宏力半导体制造有限公司 | Sonos闪存存储器的结构及制造方法 |
CN105118833A (zh) * | 2015-07-30 | 2015-12-02 | 上海华虹宏力半导体制造有限公司 | 3d隧穿浮栅存储器的结构及制造方法 |
CN105118833B (zh) * | 2015-07-30 | 2017-10-24 | 上海华虹宏力半导体制造有限公司 | 3d隧穿浮栅存储器的结构及制造方法 |
CN105070718B (zh) * | 2015-08-18 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 一种降低sonos存储器串联电阻的方法 |
CN105070718A (zh) * | 2015-08-18 | 2015-11-18 | 上海华虹宏力半导体制造有限公司 | 一种降低sonos存储器串联电阻的方法 |
CN106024718A (zh) * | 2016-05-31 | 2016-10-12 | 上海华虹宏力半导体制造有限公司 | 可优化去胶工艺的sonos存储器制造方法 |
CN107833890A (zh) * | 2017-09-19 | 2018-03-23 | 上海华虹宏力半导体制造有限公司 | Sonos存储器栅极结构的制造方法 |
CN108172581A (zh) * | 2017-12-26 | 2018-06-15 | 上海华力微电子有限公司 | 一种带sonos结构的晶体管及其制造方法 |
CN108172581B (zh) * | 2017-12-26 | 2020-10-16 | 上海华力微电子有限公司 | 一种带sonos结构的晶体管及其制造方法 |
CN108666317A (zh) * | 2018-05-17 | 2018-10-16 | 上海华虹宏力半导体制造有限公司 | 分栅sonos闪存存储器的制造方法 |
CN108666317B (zh) * | 2018-05-17 | 2020-08-11 | 上海华虹宏力半导体制造有限公司 | 分栅sonos闪存存储器的制造方法 |
CN115440737A (zh) * | 2022-11-09 | 2022-12-06 | 杭州领开半导体技术有限公司 | 组对结构非易失性存储器件及其制作方法 |
CN115440737B (zh) * | 2022-11-09 | 2023-03-10 | 杭州领开半导体技术有限公司 | 组对结构非易失性存储器件及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103855161B (zh) | 2016-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103855161A (zh) | 一种sonos闪存存储器及其制造方法 | |
CN103165615B (zh) | 分栅快闪存储器及其形成方法 | |
CN101447435B (zh) | 分栅式闪存的制造方法 | |
CN103426826B (zh) | 闪存单元及其形成方法 | |
CN105914234A (zh) | 分离栅功率mos管结构及制作方法 | |
CN103855163A (zh) | 二比特sonos闪存存储器及其制造方法 | |
CN104538363B (zh) | Sonos闪存存储器的结构及制造方法 | |
CN101777520B (zh) | 分栅型埋入式浮栅的非易失性存储器的制造方法 | |
CN103855017A (zh) | 形成沟槽型双层栅mos结构两层多晶硅横向隔离的方法 | |
CN101599459B (zh) | 半导体器件的制造方法 | |
CN109920794A (zh) | 一种三维铁电存储器及其制造方法 | |
CN108666317A (zh) | 分栅sonos闪存存储器的制造方法 | |
CN102456561B (zh) | 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法 | |
CN102364689A (zh) | 一种闪存器件的浮栅结构及其制备方法 | |
CN103855162A (zh) | 堆叠栅型sonos闪存存储器及其制造方法 | |
CN103367255A (zh) | 可多次编程的硅氧化氮氧化硅的制造方法 | |
CN102610508A (zh) | 浮栅的制作方法 | |
CN103367261B (zh) | 半导体结构的形成方法 | |
CN102637647A (zh) | 闪存的存储单元的形成方法 | |
CN106169479B (zh) | Sonos存储器及工艺方法 | |
CN103531476B (zh) | 半导体器件制造方法 | |
CN101770991B (zh) | 分栅型埋入式浮栅的非易失性存储器及其制造方法 | |
CN106887433A (zh) | Sonos工艺方法 | |
CN101740386B (zh) | 闪存存储器的制作方法 | |
CN100552921C (zh) | 半导体装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |