CN101599459B

CN101599459B - 半导体器件的制造方法

Info

Publication number: CN101599459B
Application number: CN2008101143149A
Authority: CN
Inventors: 魏莹璐; 何学缅
Original assignee: Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2008-06-03
Filing date: 2008-06-03
Publication date: 2010-12-22
Anticipated expiration: 2028-06-03
Also published as: CN101599459A

Abstract

本发明提供一种半导体器件的制造方法，其包括：提供设有有源区和有源区周围的浅沟槽隔离的半导体衬底，所述有源区上设有栅极；在所述半导体衬底上至少形成覆盖所述栅极和浅沟槽隔离的第一介质层和第一介质层上的第二介质层；刻蚀所述第二介质层以在栅极两侧的第一介质层外形成第二侧墙介质层；在所述栅极两侧的半导体衬底上形成源极和漏极；形成覆盖栅极、源极和漏极的金属硅化物阻挡层，以所述金属硅化物阻挡层为掩蔽层在所述源极和漏极上形成金属硅化物层；形成金属硅化物层之后去除所述金属硅化物阻挡层。本发明所提供的半导体器件的制造方法，能够减少形成侧墙的工艺中湿法刻蚀对浅沟槽隔离造成的损伤，避免浅沟槽隔离的凹坑缺陷的产生。

Description

半导体器件的制造方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制造方法。

背景技术

金属硅化物(Silicides)在集成电路技术中起着非常重要的作用，通常作为第一金属互连层与源极、漏极或栅极之间的欧姆接触，或者构成多晶硅/金属硅化物的层叠栅极。通常硅化钛(TiSi₂)、硅化钴(CoSi₂)或硅化镍(NiSi)等金属硅化物作为欧姆接触能够减小源极、漏极或栅极的薄层电阻，降低金属互连层与源极、漏极或栅极的接触电阻，有利于提高半导体器件的性能。

图1至图3为现有技术中一种金属硅化物层的制造方法：首先如图1所示，在半导体衬底10上形成浅沟槽隔离(STI)11，以将各个半导体器件隔离绝缘；在半导体衬底10上依次形成栅极介质层12和栅极13，然后沉积第一介质层14和第一介质层14之上的第二介质层15；如图2所示，各向异性刻蚀第二介质层15，在栅极13两侧形成侧墙，该侧墙由第一侧墙介质层14a和第二侧墙介质层15a组成，接着湿法刻蚀去除半导体衬底10平坦表面上的第一介质层14；如图3所示，采用离子注入形成源极和漏极16，而后形成金属硅化物阻挡层17，所述金属硅化物阻挡层17将栅极13、源极和漏极16以及浅沟槽隔离11覆盖，通过光刻、刻蚀金属硅化物阻挡层17，从而定义需要形成金属硅化物层的区域，湿法清洗露出的源极和漏极表面，最后沉积金属层，经过快速热退火形成金属硅化物层19。

上述金属硅化物层的制造方法中，有两步工艺很容易造成浅沟槽隔离11受损：工艺A，湿法刻蚀去除半导体衬底10平坦表面上的第一介质层14；工艺B，刻蚀金属硅化物阻挡层17随后湿法清洗露出的源极和漏极表面。上述两步工艺中，湿法所采用的氢氟酸溶液会腐蚀浅沟槽隔离，在浅沟槽隔离11中形成图3所示的凹坑缺陷18，后续形成金属硅化物层的工艺中，沉积的金属层会沿着浅沟槽隔离填满凹坑缺陷18，快速热退火后将在源极或漏极的侧面形成金属硅化物，从而导致较高的漏电流，随着半导体技术向着65nm甚至更小特征尺寸的技术节点发展，这种问题也日益严重。

公开号为CN1728346A的中国专利申请文件公开了一种具有阻隔保护层的基板及形成阻隔保护层于基板上的方法，其中所述阻隔保护层即为金属硅化物阻挡层。该方法通过调整制造的工艺条件，形成对浅沟槽隔离选择比较高的金属硅化物阻挡层，相对于金属硅化物阻挡层，浅沟槽隔离的刻蚀速率很低，因此在刻蚀金属硅化物阻挡层17和随后湿法清洗过程中，能够去除金属硅化物阻挡层而避免损伤浅沟槽隔离，从而解决了所述工艺B中湿法清洗对浅沟槽隔离损伤的问题。

然而，在形成侧墙的工艺中，所述工艺A的湿法刻蚀也会导致浅沟槽隔离的凹坑缺陷的产生。如图2所示，在具有栅极介质层12和栅极13的半导体衬底10上依次形成第一介质层14和第二介质层15，采用各向异性刻蚀法形成第二侧墙介质层15a，然后利用湿法刻蚀去除半导体衬底平坦表面上的第一介质层14，由栅极两侧的第一侧墙介质层14a和第二侧墙介质层15a组成栅极侧墙；通常第一介质层14和浅沟槽隔离11的材料都为氧化硅，因此在上述湿法刻蚀工艺中，去除覆盖在浅沟槽隔离11上的第一介质层14时，容易对浅沟槽隔离11造成损伤，形成凹坑缺陷，后端形成的金属硅化物会沿着浅沟槽隔离填满凹坑缺陷，从而导致较高的漏电流。

发明内容

本发明解决的问题是提供一种半导体器件的制造方法，能够减少形成侧墙的工艺中，湿法刻蚀对浅沟槽隔离造成的损伤，从而避免浅沟槽隔离的凹坑缺陷的产生。

为解决上述问题，本发明提供一种半导体器件的制造方法，包括：

提供设有有源区和有源区周围的浅沟槽隔离的半导体衬底，所述有源区上设有栅极；

在所述半导体衬底上至少形成覆盖所述栅极和浅沟槽隔离的第一介质层和第一介质层上的第二介质层；

刻蚀所述第二介质层以在栅极两侧的第一介质层外形成第二侧墙介质层；

在所述栅极两侧的半导体衬底上形成源极和漏极；

形成覆盖栅极、源极和漏极的金属硅化物阻挡层，以所述金属硅化物阻挡层为掩蔽层在所述源极和漏极上形成金属硅化物层；

形成金属硅化物层之后去除所述金属硅化物阻挡层。

所述金属硅化物阻挡层可以为所述第一介质层。

所述形成源极和漏极之后，还可以包括在所述第一介质层上形成阻挡介质层；所述金属硅化物阻挡层为所述第一介质层和阻挡介质层的叠层。

所述阻挡介质层至少可以包括富硅的氧化硅、氮化硅、氮氧化硅、掺碳的氮化硅中的一种。

在所述形成第二侧墙介质层之后，还可以包括：

在所述半导体衬底上形成第三介质层，所述第三介质层将第二侧墙介质层和半导体衬底平坦表面上的第一介质层覆盖；

刻蚀所述第三介质层以在第二侧墙介质层外形成第三侧墙介质层。

所述第三介质层至少可以包括氧化硅。

所述去除金属硅化物阻挡层所用的刻蚀气体对所述第一介质层的刻蚀速率可以大于对所述浅槽隔离的刻蚀速率。

所述刻蚀第二介质层所用的刻蚀气体对所述第二介质层的刻蚀速率可以大于所述第一介质层的刻蚀速率。

所述第一介质层至少可以包括氧化硅。

所述第二介质层至少可以包括氮化硅、氮氧化硅、掺碳的氮化硅中的一种。

与现有技术相比，上述技术方案具有以下优点：

刻蚀栅极侧墙的工艺中，反刻第二介质层之后不进行湿法刻蚀，而是留下第一介质层，在后端形成金属硅化物层的工艺中，利用所述第一介质层作为金属硅化物阻挡层，在所述源极和漏极上形成金属硅化物层，因此能够防止湿法刻蚀第一介质层的过程中对第一介质层下面的浅沟槽隔离造成的损伤，避免形成凹坑缺陷，减少漏电流的产生。此外，利用所述第一介质层作为金属硅化物阻挡层，而无须专门形成金属硅化物阻挡层，省去湿法刻蚀第一介质层和形成金属硅化物阻挡层两步工艺，能够提高生产效率，降低制造成本。

另一方面，在第一介质层上形成阻挡介质层，由第一介质层和阻挡介质层的叠层作为金属硅化物阻挡层，而且，在刻蚀金属硅化物阻挡层时所述第一介质层的刻蚀速率大于所述浅槽隔离的刻蚀速率，也能够防止湿法刻蚀第一介质层的过程中对第一介质层下面的浅沟槽隔离造成的损伤，避免形成凹坑缺陷。

对于由三层侧墙介质层构成的叠层侧墙，所述半导体器件的制造方法反刻第二介质层和第三介质层后留下第一介质层，将第一介质层作为金属硅化物阻挡层，同样能够防止湿法刻蚀第一介质层的过程中对第一介质层下面的浅沟槽隔离造成的损伤，避免形成凹坑缺陷，减少沿凹坑缺陷形成的金属硅化物导致的漏电流。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1至图3为现有技术中一种金属硅化物层的制造方法的示意图；

图4至图11为实施例一中半导体器件的制造方法的示意图；

图12为实施例一中半导体器件的制造方法的流程图；

图13至图17为实施例二中半导体器件的制造方法的示意图；

图18至图20为实施例三中半导体器件的制造方法的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

本发明实施例中所述的半导体器件的制造方法，包括：

在所述栅极两侧的半导体衬底上形成源极和漏极；

形成金属硅化物层之后去除所述金属硅化物阻挡层。

所述金属硅化物阻挡层可以为所述第一介质层。

在所述形成第二侧墙介质层之后，还可以包括：

所述第三介质层至少可以包括氧化硅。

所述第一介质层至少可以包括氧化硅。

以下给出了所述半导体器件的制造方法的实施例。

实施例一

图4至图11为实施例一所述半导体器件的制造方法的示意图。图12为实施例一所述半导体器件的制造方法的流程图。

步骤A：如图4所示，提供半导体衬底100，在所述半导体衬底100的表层中形成浅沟槽隔离111，将半导体衬底分隔成不同的有源区，例如有源区1和有源区2；然后在半导体衬底100上形成栅极介质层112，所述栅极介质层112至少包括氧化硅，利用高温热氧化法形成；在栅极介质层112上形成栅层，经过光刻、刻蚀形成栅极113，所述栅极113包括掺杂多晶硅、或者由多晶硅和多晶硅上的金属硅化物组成的叠层。

进行轻掺杂离子注入工艺在有源区1形成浅结116a，轻掺杂离子注入工艺采用较少剂量的砷(As)或氟化硼(BF₂)等质量较大的离子，以使有源区的表层成为长程无序的非晶态结构，有助于减少源漏间的电荷通过较窄的沟道穿通而引起的漏电流。

步骤B：如图5所示，在半导体衬底100上形成覆盖栅极113和浅沟槽隔离111的第一介质层114和第一介质层114上的第二介质层115；所述第一介质层114至少包括氧化硅，以硅烷或正硅酸乙酯(TEOS)等为硅前驱物利用化学气相沉积法制备；所述第二介质层115至少包括氮化硅、氮氧化硅、掺碳的氮化硅中的一种，也利用化学气相沉积法制备。由于第一介质层的材料通常为氧化硅，因此采用氮化硅、氮氧化硅、或掺碳的氮化硅作为阻挡介质层的材料能够提高刻蚀第二介质层对第一介质层的刻蚀选择比。

步骤C：如图6所示，采用各向异性等离子刻蚀法刻蚀第二介质层115以在栅极两侧的第一介质层外形成第二侧墙介质层115a，留下所述的第一介质层114。例如以CHF₃为刻蚀气体对第二介质层115进行反应离子刻蚀(RIE)，刻蚀等离子体对第二介质层115的刻蚀速率大于所述第一介质层114的刻蚀速率，刻蚀至露出第一介质层114的表面即终止，此时栅极113顶部和半导体衬底平坦表面上的第二介质层115被除去，仅留下栅极113两侧的第二侧墙介质层115a，栅极侧墙包括第一侧墙介质层114a和第一侧墙介质层114a外侧的第二侧墙介质层115a组成的叠层。其中，第一侧墙介质层114a为栅极两侧的第一介质层。

步骤D：如图7所示，在半导体衬底100上定义源漏区，进行离子注入工艺形成源极和漏极116。该离子注入工艺中，采用中等剂量或高剂量的硼、磷、砷等掺杂离子注入有源区的表层，形成的结深比步骤A中形成的浅结116a略大，第一侧墙介质层114a和第一侧墙介质层114a外侧的第二侧墙介质层115a组成的叠层侧墙在离子注入过程中能够保护栅极113下面的沟道，阻止掺杂离子的注入。

覆盖于有源区表面上的第一介质层114在离子注入工艺中起到掩蔽层的作用，掺杂离子通过由氧化硅组成的第一介质层114后进入有源区，离子的方向将变为随机的，从而控制注入深度；由于此掩蔽层的存在根据第一介质层的厚度相应调整离子注入的剂量和深度，以获得设计的结深；此外，利用第一介质层114作为离子注入的掩蔽层可以省去预非晶化注入的工艺，有利于提高生产效率。另一方面，覆盖于栅极113上的第一介质层114能够保护栅极在离子注入工艺中免受损伤。

离子注入后，在快速热退火(Rapid Thermal Anneal，RTA)设备中进行退火处理，以修复离子注入受损的晶格，使注入的杂质原子移动到晶格位置，将其激活，例如，在氩气或者氮气的气氛下快速升温到1000℃持续数秒。

步骤E：利用所述第一介质层114作为金属硅化物阻挡层在源极和漏极116上形成金属硅化物层。金属硅化物阻挡层的作用是在金属硅化物层形成工艺中掩蔽不需形成金属硅化物的有源区。

如图8所示，旋涂光刻胶层120，经过曝光显影图案化光刻胶层120，然后在图案化的光刻胶层的掩蔽下干法刻蚀第一介质层114，露出需要形成金属硅化物层的区域，例如源极、漏极和栅极。

上述干法刻蚀的过程中，采用等CF₄气体为刻蚀气体的等离子体进行刻蚀。第一介质层114和浅沟槽隔离111为利用不同工艺制备的氧化硅，例如第一介质层114的氧化硅由低压化学气相沉积法(LPCVD)形成，浅沟槽隔离111的氧化硅由等离子增强化学气相沉积法(PECVD)形成，从而使刻蚀等离子中对第一介质层114的刻蚀速率大于对浅槽隔离111的刻蚀速率，因此能够减少对浅沟槽隔离损伤。

如图9所示，去除光刻胶层120，然后采用稀释的氢氟酸溶液为清洗液，湿法清洗去除刻蚀残留物和源极、漏极和栅极表面的天然氧化膜。湿法清洗液对第一介质层114的刻蚀速率大于对浅槽隔离111的刻蚀速率。

如图10所示，通过物理气相沉积法(PVD)在整个半导体衬底100的表面上形成厚度例如为大约30nm的金属层118，所述金属层例如为金属Co层、金属Ti层或金属Ni层，所述金属层118将有源区和浅槽隔离均覆盖。

如图11所示，进行快速热退火工艺，使金属与其下面露出的有源区反应形成金属硅化物119，而后除去被第一介质层114阻挡而未发生硅化反应的金属层。例如形成硅化钛(TiSi₂)的过程需进行两步快速热退火工艺：第一步先在550℃下通过快速热退火进行初次硅化反应达30秒，以在源极、漏极和栅极表面和金属Ti层之间进行初次硅化反应形成高电阻相的硅化钛；然后采用湿法刻蚀除去未反应的金属Ti层，在800℃下进行第二次快速热退火，形成低电阻相的硅化钛。

本实施例所述的半导体器件制造方法中，在各向异性刻蚀第一介质层外侧的第二介质层形成侧墙以后，不进行湿法刻蚀而保留第一介质层114，将此第一介质层114作为形成金属硅化物层工艺中的金属硅化物阻挡层，没有湿法刻蚀第一介质层114的步骤，因此能够有效的减少湿法刻蚀溶液对浅槽隔离111的损伤，避免浅槽隔离的凹坑缺陷的产生。

事实上，还可以在第一介质层上形成阻挡介质层，在形成金属硅化物层的工艺中，采用第一介质层和阻挡介质层的叠层作为金属硅化物的阻挡层，具体在以下实施例中详细说明。

实施例二

图13至图17为实施例二所述半导体器件的制造方法的示意图。

如图13所示，提供半导体衬底200，在所述半导体衬底200上形成浅沟槽隔离211和栅极结构，所述栅极结构包括栅极介质层212以及在栅极介质层212上形成的栅极213。

进行轻掺杂离子注入工艺在有源区形成浅结216a。

在半导体衬底200上形成覆盖栅极213和浅沟槽隔离211的第一介质层214和第一介质层上的第二介质层。

用各向异性等离子刻蚀法刻蚀第二介质层以在栅极两侧形成第二侧墙介质层215a，留下所述的第一介质层214；第一侧墙介质层214a和第一侧墙介质层214a外侧的第二侧墙介质层215a组成的叠层形成栅极侧墙。

如图14所示，在半导体衬底200上进行离子注入工艺形成源极和漏极216。

以上的工艺与实施例一类似，区别在于，参照图14，形成源极和漏极216之后，在第一介质层214上形成阻挡介质层217，所述阻挡介质层217也将栅极结构覆盖，所述阻挡介质层217至少包括富硅的氧化硅(Silicon Rich Oxides，SRO)、氮化硅、氮氧化硅、掺碳的氮化硅中的一种，采用化学气相沉积法制备。

利用所述第一介质层214和阻挡介质层217的叠层作为金属硅化物阻挡层在所述源极和漏极上形成金属硅化物层。金属硅化物阻挡层的作用是在金属硅化物层形成工艺中掩蔽不需形成金属硅化物层的有源区。

如图15所示，光刻所述第一介质层214和阻挡介质层217的叠层组成的金属硅化物阻挡层，然后通过等离子刻蚀将需要形成金属硅化物层的源极、漏极和栅极的表面露出；为保证一定的刻蚀选择性，上述等离子刻蚀第一介质层214和阻挡介质层217分别采用不同的刻蚀气体。由于第一介质层的材料通常为氧化硅，因此采用富硅的氧化硅、氮化硅、氮氧化硅、或掺碳的氮化硅作为阻挡介质层的材料能够提高刻蚀阻挡介质层对第一介质层的刻蚀选择比。

采用稀释的氢氟酸溶液为清洗液，湿法清洗去除刻蚀残留物和源极、漏极和栅极表面的天然氧化膜。湿法清洗液对第一介质层214的刻蚀速率大于对浅槽隔离211的刻蚀速率。

如图16所示，通过物理气相沉积法(PVD)在整个半导体衬底200的表面上形成金属层218，所述金属层例如为金属Co层、金属Ti层或金属Ni层，所述金属层218将有源区和浅槽隔离均覆盖。

如图17所示，进行快速热退火工艺，使金属与其下面露出的有源区反应形成金属硅化物219，而后除去被第一介质层214和阻挡介质层217的叠层组成的金属硅化物阻挡层阻挡而未发生硅化反应的金属。

本实施例中所述第一介质层、第二介质层、阻挡介质层和金属层的材料和形成方法与实施例类似，在此不再赘述。

实施例一和实施例二中的栅极侧墙包括第一侧墙介质层和第一侧墙介质层外侧的第二侧墙介质层，事实上，本发明所述的半导体器件的制造方法还适用于栅极侧墙包括三层介质组成的叠层的结构，在以下实施例中详细描述。

实施例三

图18至图20为实施例三所述半导体器件的制造方法的示意图。

如图18所示，提供半导体衬底300，在所述半导体衬底300上形成栅极介质层312、栅极介质层上的栅极313、分隔有源区的浅沟槽隔离311和有源区的浅结316a。

在半导体衬底300上形成覆盖栅极313和浅沟槽隔离311的第一介质层314和第一介质层上的第二介质层。用各向异性等离子刻蚀法刻蚀第二介质层以在栅极两侧形成第二侧墙介质层315a，留下所述的第一介质层314；然后形成覆盖整个半导体衬底300表面的第三介质层320，所述第三介质层至少包括氧化硅，采用化学气相沉积法制备。

如图19所示，采用各向异性等离子法反刻所述的第三介质层以形成第三侧墙介质层320a，留下所述的第一介质层314。栅极侧墙包括：栅极313两侧的第一侧墙介质层314a、第一侧墙介质层314a外侧的第二侧墙介质层315a和第二侧墙介质层315a外侧的第三侧墙介质层320a。

如图20所示，在半导体衬底200上进行离子注入工艺形成源极和漏极316，第一侧墙介质层314a、第二侧墙介质层315a和第三侧墙介质层320a组成的叠层侧墙在离子注入过程中能够保护栅极313下面的沟道，阻止掺杂离子的注入。覆盖于有源区表面上的第一介质层314在离子注入工艺中起到掩蔽层的作用。

与实施例一类似，利用所述第一介质层314作为金属硅化物阻挡层在源极和漏极316上形成金属硅化物层319。金属硅化物阻挡层的作用是在硅化物形成工艺中掩蔽不需形成金属硅化物层的有源区。

同样的，也可以与实施例二类似，形成源极和漏极316之后，在第一介质层314上形成阻挡介质层，利用第一介质层314和阻挡介质层的叠层作为金属硅化物阻挡层在所述源极和漏极上形成金属硅化物层。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种半导体器件的制造方法，其特征在于，包括：

刻蚀所述第二介质层从而在栅极两侧的第一介质层外形成第二侧墙介质层；

在所述栅极两侧的半导体衬底上形成源极和漏极；

以覆盖栅极、源极和漏极的第一介质层构成的金属硅化物阻挡层作为掩蔽层在所述源极和漏极上形成金属硅化物层；

形成金属硅化物层之后去除所述金属硅化物阻挡层。

2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述阻挡介质层至少包括富硅的氧化硅、氮化硅、氮氧化硅、掺碳的氮化硅中的一种。

3.根据权利要求1至2任一项所述的半导体器件的制造方法，其特征在于，在所述形成第二侧墙介质层之后，还包括：

4.根据权利要求3所述的半导体器件的制造方法，其特征在于，所述第三介质层至少包括氧化硅。

5.根据权利要求1至2任一项所述的半导体器件的制造方法，其特征在于，所述去除金属硅化物阻挡层所用的刻蚀气体对所述第一介质层的刻蚀速率大于对所述浅槽隔离的刻蚀速率。

6.根据权利要求1至2任一项所述的半导体器件的制造方法，其特征在于，所述刻蚀第二介质层所用的刻蚀气体对所述第二介质层的刻蚀速率大于对所述第一介质层的刻蚀速率。

7.根据权利要求1至2任一项所述的半导体器件的制造方法，其特征在于，所述第一介质层至少包括氧化硅。

8.根据权利要求1至2任一项所述的半导体器件的制造方法，其特征在于，所述第二介质层至少包括氮化硅、氮氧化硅、掺碳的氮化硅中的一种。