CN101183666A - 一种用于嵌入式闪存自对准源漏极的侧墙制造方法 - Google Patents

一种用于嵌入式闪存自对准源漏极的侧墙制造方法 Download PDF

Info

Publication number
CN101183666A
CN101183666A CNA2007101722679A CN200710172267A CN101183666A CN 101183666 A CN101183666 A CN 101183666A CN A2007101722679 A CNA2007101722679 A CN A2007101722679A CN 200710172267 A CN200710172267 A CN 200710172267A CN 101183666 A CN101183666 A CN 101183666A
Authority
CN
China
Prior art keywords
silicon dioxide
layer
flash memory
drain electrode
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101722679A
Other languages
English (en)
Other versions
CN101183666B (zh
Inventor
孔蔚然
董耀旗
李容林
李栋
李寒冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2007101722679A priority Critical patent/CN101183666B/zh
Publication of CN101183666A publication Critical patent/CN101183666A/zh
Application granted granted Critical
Publication of CN101183666B publication Critical patent/CN101183666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种用于嵌入式闪存自对准源漏极的侧墙制造方法，包括以下步骤：在半导体衬底上形成浅沟槽隔离结构、逻辑器件区域和闪存器件区域；依次沉积底层二氧化硅层、中层氮化硅层、顶层二氧化硅层三层电介质薄膜；刻蚀顶层二氧化硅层和中层氮化硅层形成D形侧墙结构；刻蚀停止在底层二氧化硅层；涂布掩盖逻辑器件部分，进行闪存器件的漏极离子注入；去除光刻胶，刻蚀二氧化硅，中层氮化硅层上的二氧化硅以及衬底表面剩余的底层二氧化硅层都被去除，形成L形侧墙结构；涂布光刻胶掩盖闪存器件区域，进行逻辑器件的源漏极注入。本发明同时满足了闪存器件和逻辑器件对侧墙的要求，并且可以分别根据逻辑器件和闪存器件的特性要求进行源漏注入条件的优化。

Description

一种用于嵌入式闪存自对准源漏极的侧墙制造方法
技术领域
本发明涉及用于嵌入式闪存自对准源漏极的侧墙制造方法。
背景技术
嵌入式闪存是片上系统(SOC)的一种，在一片集成电路内同时集成逻辑电路模块和闪存电路模块，在智能卡、微控制器等产品中有广泛的用途。
在现代深亚微米集成电路中，由于短沟道效应的影响，一般在形成多晶硅栅极之后，首先进行浅掺杂漏极(LDD)离子注入，接下来形成侧墙，然后进行自对准源漏的高剂量离子注入。
由于闪存单元和逻辑器件的不同特性，其对侧墙和源漏离子注入的要求也是不同的。传统分栅式闪存芯片使用D形侧墙，而0.18微米及更先进的逻辑器件一般使用L-形侧墙。这两种侧墙的制造工艺具有很大的差别。在嵌入式闪存中，无论采用其中的哪一种侧墙结构，都会严重影响到另一种器件的性能。
发明内容
本发明的目的在于提出了一种新的适用于嵌入式闪存的侧墙制造方法。这种方法在不增加基本工艺步骤的前提下，首先形成适用于闪存器件的D形侧墙结构，进行闪存器件的漏极离子注入，然后形成适用于逻辑器件的L形侧墙结构，进行逻辑器件的源漏离子注入。
为实现上述目的，本发明采用如下技术方案：
一种用于嵌入式闪存自对准源漏极的侧墙制造方法，包括以下步骤：
步骤1、在半导体衬底上形成浅沟槽隔离结构、逻辑器件区域和闪存器件区域；
步骤2、依次沉积底层二氧化硅层、中层氮化硅层、顶层二氧化硅层三层电介质薄膜；
步骤3、刻蚀顶层二氧化硅层和中层氮化硅层形成D形侧墙结构；刻蚀停止在底层二氧化硅层；
步骤4、涂布掩盖逻辑器件部分，进行闪存器件的漏极离子注入；由于闪存器件的源漏极注入的离子能量一般比逻辑器件高，此时侧墙刻蚀留下的底层二氧化硅层用作离子注入的散射层，D形侧墙可以有效阻挡注入的离子穿透到侧墙下面(如果穿透，会有各种负面影响产生，如漏电增加，编程干扰等)；
步骤5、去除光刻胶，刻蚀二氧化硅，中层氮化硅层上的二氧化硅以及衬底表面剩余的底层二氧化硅层都被去除，形成L形侧墙结构；
步骤6、涂布光刻胶掩盖闪存器件区域，进行逻辑器件的源漏极注入。
进一步地，所述步骤2中采用低压化学气相沉积法沉积三层电介质薄膜。
进一步地，所述步骤3中采用等离子干法刻蚀。
进一步地，所述步骤3中衬底表面剩余二氧化硅的厚度为80～150A。
进一步地，所述步骤4的具体步骤为：首先所述逻辑器件区域和闪存器件区域均涂布光刻胶，经曝光、显影后打开所述闪存器件区域，所述逻辑器件部分被光刻胶掩盖；进行闪存器件的漏极离子注入。
进一步地，所述步骤5中采用湿法刻蚀二氧化硅。
进一步地，所述步骤6的具体步骤为：首先所述逻辑器件区域和闪存器件区域均涂布光刻胶，经曝光、显影后打开所述逻辑器件区域，所述闪存器件区域被光刻胶掩盖；，进行逻辑器件的源漏极注入。
本发明的优点在于，使用简单的方法，前后形成了两种不同形状的侧墙，同时满足了闪存器件和逻辑器件对侧墙的要求，闪存部分和逻辑部分可以使用不同的源漏注入条件，并且可以根据逻辑器件和闪存器件的特性要求分别进行源漏注入条件的优化。
附图说明
图1至图6为本发明方法实施例步骤示意图。
标号说明：
1  STI(浅沟槽隔离)            9   底层二氧化硅层
2  逻辑器件的栅氧化层         10  氮化硅层
3  逻辑器件的栅多晶硅层       11  顶层二氧化硅层
4  闪存单元的浮栅氧化层       12  D形侧墙结构
5  闪存单元的浮栅             13  L形侧墙结构
6  闪存单元的隧穿氧化层       14  光刻胶
7  闪存单元的多晶硅侧墙控制栅 15  光刻胶
8  闪存单元的源极多晶硅层
具体实施方式
一种用于嵌入式闪存自对准源漏极的侧墙制造方法，包括以下步骤：
步骤1、在半导体衬底上制造浅沟槽隔离(STI)1结构，逻辑器件区域和闪存器件区域；例如制造分栅式闪存单元，然后制造逻辑器件的离子注入阱，闪存单元的多晶硅侧墙控制栅7，如图1所示；
步骤2、采用低压化学气相沉积(LPCVD)法依次沉积底层二氧化硅层9(约150A)、中层氮化硅层10(约300A)和顶层二氧化硅层11(根据不同工艺节点要求，约600-1200A)，形成“三明治”结构，如图2所示；
步骤3、使用等离子干法刻蚀分别刻蚀顶层二氧化硅层11和中层氮化硅层10形成D形侧墙结构12；刻蚀停止在底层二氧化硅层9；刻蚀完成后衬底表面约剩余80-150A二氧化硅；如图3所示。
步骤4、涂布光刻胶14、曝光、显影后打开闪存区域，逻辑器件部分被光刻胶掩盖；进行闪存器件的漏极离子注入，如图4所示；
步骤5、去除光刻胶14，湿法刻蚀二氧化硅。氮化硅10上的顶层二氧化硅11以及衬底表面剩余的底层二氧化硅层9都被去除，形成L形侧墙结构13；如图5所示；
步骤6、涂布光刻胶15、曝光、显影，打开逻辑器件区域，闪存器件区域被光刻胶15掩盖；如图6所示。进行逻辑器件的源漏注入(注：逻辑器件共有两次光刻和源漏离子注入，分别打开NMOS区域和PMOS区域进行源漏离子注入)。

Claims (7)

1.一种用于嵌入式闪存自对准源漏极的侧墙制造方法，其特征在于包括以下步骤：
步骤1、在半导体衬底上形成浅沟槽隔离结构、逻辑器件区域和闪存器件区域；
步骤2、依次沉积底层二氧化硅层、中层氮化硅层、顶层二氧化硅层三层电介质薄膜；
步骤3、刻蚀顶层二氧化硅层和中层氮化硅层形成D形侧墙结构；刻蚀停止在底层二氧化硅层；
步骤4、涂布掩盖逻辑器件部分，进行闪存器件的漏极离子注入；
步骤5、去除光刻胶，刻蚀二氧化硅，中层氮化硅层上的二氧化硅以及衬底表面剩余的底层二氧化硅层都被去除，形成L形侧墙结构；
步骤6、涂布光刻胶掩盖闪存器件区域，进行逻辑器件的源漏极注入。
2.根据权利要求1所述的用于嵌入式闪存自对准源漏极的侧墙制造方法，其特征在于：所述步骤2中采用低压化学气相沉积法沉积三层电介质薄膜。
3.根据权利要求1所述的用于嵌入式闪存自对准源漏极的侧墙制造方法，其特征在于：所述步骤3中采用等离子干法刻蚀。
4.根据权利要求1所述的用于嵌入式闪存自对准源漏极的侧墙制造方法，其特征在于：所述步骤3中衬底表面剩余二氧化硅的厚度为80～150A。
5.根据权利要求1所述的用于嵌入式闪存自对准源漏极的侧墙制造方法，其特征在于：所述步骤4的具体步骤为：首先所述逻辑器件区域和闪存器件区域均涂布光刻胶，经曝光、显影后打开所述闪存器件区域，所述逻辑器件部分被光刻胶掩盖；进行闪存器件的漏极离子注入。
6.根据权利要求1所述的用于嵌入式闪存自对准源漏极的侧墙制造方法，其特征在于：所述步骤5中采用湿法刻蚀二氧化硅。
7.根据权利要求1所述的用于嵌入式闪存自对准源漏极的侧墙制造方法，其特征在于：所述步骤6的具体步骤为：首先所述逻辑器件区域和闪存器件区域均涂布光刻胶，经曝光、显影后打开所述逻辑器件区域，所述闪存器件区域被光刻胶掩盖；，进行逻辑器件的源漏极注入。
CN2007101722679A 2007-12-13 2007-12-13 一种用于嵌入式闪存自对准源漏极的侧墙制造方法 Active CN101183666B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101722679A CN101183666B (zh) 2007-12-13 2007-12-13 一种用于嵌入式闪存自对准源漏极的侧墙制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101722679A CN101183666B (zh) 2007-12-13 2007-12-13 一种用于嵌入式闪存自对准源漏极的侧墙制造方法

Publications (2)

Publication Number Publication Date
CN101183666A true CN101183666A (zh) 2008-05-21
CN101183666B CN101183666B (zh) 2011-07-20

Family

ID=39448854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101722679A Active CN101183666B (zh) 2007-12-13 2007-12-13 一种用于嵌入式闪存自对准源漏极的侧墙制造方法

Country Status (1)

Country Link
CN (1) CN101183666B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599459B (zh) * 2008-06-03 2010-12-22 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN102222645A (zh) * 2010-04-15 2011-10-19 联华电子股份有限公司 制作快闪存储器元件的方法
CN102420186A (zh) * 2011-05-26 2012-04-18 上海华力微电子有限公司 一种无侧墙cmos器件的制备方法
CN102931074A (zh) * 2012-10-18 2013-02-13 上海宏力半导体制造有限公司 半导体结构的形成方法
CN103187368A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 嵌入式闪存中晶体管的形成方法
CN104835790A (zh) * 2014-02-08 2015-08-12 中芯国际集成电路制造(上海)有限公司 一种嵌入式存储器件侧墙的制备方法
CN110190058A (zh) * 2019-05-27 2019-08-30 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
JP7462389B2 (ja) 2019-07-18 2024-04-05 ローム株式会社 不揮発性半導体記憶装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0150105B1 (ko) * 1995-06-20 1998-12-01 김주용 반도체 소자의 트랜지스터 제조방법
CN1208827C (zh) * 2002-04-03 2005-06-29 旺宏电子股份有限公司 改善非易失性存储单元可靠度的方法及其结构
CN1208817C (zh) * 2002-07-03 2005-06-29 旺宏电子股份有限公司 金属氧化物半导体晶体管的制造方法
CN1276488C (zh) * 2002-12-04 2006-09-20 联华电子股份有限公司 避免漏极/源极延伸区的超浅层结发生漏电流的方法
JP2006013092A (ja) * 2004-06-25 2006-01-12 Rohm Co Ltd 半導体装置及びその製造方法
CN101043007B (zh) * 2006-12-21 2012-06-06 上海集成电路研发中心有限公司 一种金属氧化物硅场效应晶体管制备工艺

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599459B (zh) * 2008-06-03 2010-12-22 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN102222645A (zh) * 2010-04-15 2011-10-19 联华电子股份有限公司 制作快闪存储器元件的方法
CN102222645B (zh) * 2010-04-15 2015-07-08 联华电子股份有限公司 制作快闪存储器元件的方法
CN102420186A (zh) * 2011-05-26 2012-04-18 上海华力微电子有限公司 一种无侧墙cmos器件的制备方法
CN103187368A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 嵌入式闪存中晶体管的形成方法
CN103187368B (zh) * 2011-12-31 2015-06-03 中芯国际集成电路制造(上海)有限公司 嵌入式闪存中晶体管的形成方法
CN102931074A (zh) * 2012-10-18 2013-02-13 上海宏力半导体制造有限公司 半导体结构的形成方法
CN104835790A (zh) * 2014-02-08 2015-08-12 中芯国际集成电路制造(上海)有限公司 一种嵌入式存储器件侧墙的制备方法
CN104835790B (zh) * 2014-02-08 2017-10-31 中芯国际集成电路制造(上海)有限公司 一种嵌入式存储器件侧墙的制备方法
CN110190058A (zh) * 2019-05-27 2019-08-30 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
JP7462389B2 (ja) 2019-07-18 2024-04-05 ローム株式会社 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
CN101183666B (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
CN101183666B (zh) 一种用于嵌入式闪存自对准源漏极的侧墙制造方法
CN104091803A (zh) 分离栅极式存储器、半导体器件及其制作方法
CN106298790B (zh) 快闪存储器的形成方法
US20050106822A1 (en) Method of manufacturing flash memory device
CN102054743B (zh) 制作半导体器件中的接触孔的方法
CN109817529A (zh) 分栅快闪存储器的形成方法及分栅快闪存储器
CN108417487A (zh) 沟槽型屏蔽栅功率器件的工艺方法
US7358560B2 (en) Flash memory device and method of manufacturing the same
CN102496568A (zh) 沟槽功率器件结构的制造方法
CN100536168C (zh) 一种分裂槽栅快闪存储器及其制备方法
US10164073B2 (en) Apparatus and method for memory device
US20070252190A1 (en) Nonvolatile memory device and method for manufacturing the same
CN101459140A (zh) 利用sab增加侧墙宽度的嵌入式eeprom工艺方法
CN105023952B (zh) 一种浮栅闪存结构及其制备工艺
CN114334986A (zh) 半导体结构及其形成方法
KR20110075952A (ko) 플래시 메모리 소자의 제조방법
KR100289490B1 (ko) 단차성 절연막을 가지는 반도체 장치의 형성 방법
CN102610528B (zh) 减小半导体器件栅诱导漏极泄漏的方法、mos器件制造方法
CN105990244B (zh) 半导体结构的形成方法
CN102623343B (zh) 半导体器件侧墙空洞层制备方法
CN113964036B (zh) 半导体结构的制作方法及电子设备
CN102610646B (zh) 半导体器件侧墙空洞层结构及其制备方法
US8426263B2 (en) Patterning a gate stack of a non-volatile memory (NVM) with formation of a metal-oxide-semiconductor field effect transistor (MOSFET)
US8415217B2 (en) Patterning a gate stack of a non-volatile memory (NVM) with formation of a capacitor
KR100567076B1 (ko) 트랜지스터 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140424

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140424

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai