CN103187368B - 嵌入式闪存中晶体管的形成方法 - Google Patents
嵌入式闪存中晶体管的形成方法 Download PDFInfo
- Publication number
- CN103187368B CN103187368B CN201110459323.3A CN201110459323A CN103187368B CN 103187368 B CN103187368 B CN 103187368B CN 201110459323 A CN201110459323 A CN 201110459323A CN 103187368 B CN103187368 B CN 103187368B
- Authority
- CN
- China
- Prior art keywords
- side wall
- grid
- layer
- transistor
- low voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 49
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000005468 ion implantation Methods 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 33
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 230000005641 tunneling Effects 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 142
- 239000011229 interlayer Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种嵌入式闪存中晶体管的形成方法,包括:提供具有低压栅极结构和存储栅极结构的衬底;形成第一介质层,覆盖衬底、低压栅极结构和存储栅极结构,之后在存储栅极结构周围形成中间侧墙;形成第二介质层,覆盖第一介质层和中间侧墙;干法刻蚀第一介质层和第二介质层,在低压栅极结构周围形成低压侧墙,在存储栅极结构周围形成存储侧墙;低压侧墙包括内侧墙、外侧墙;存储侧墙包括中间侧墙、内侧墙、外侧墙;去除存储栅极结构的外侧墙、中间侧墙和低压栅极结构的外侧墙;进行离子注入,形成低压栅极结构的源极和漏极、存储栅极结构的源极和漏极。既可以增加存储栅极结构之间层间介质填充能力,又可以可调节逻辑栅极结构和存储栅极结构的侧墙宽度差。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及嵌入式闪存中晶体管的形成方法。
背景技术
在目前的半导体产业中,集成电路产品主要可分为三大类型:逻辑、存储器和模拟电路,其中存储器件在集成电路产品中占了相当大的比例。而在存储器件中,近年来闪速存储器(flash memory,简称闪存)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息,具有集成度高、较快的存取速度、易于擦除和重写等多项优点,因而在微机、自动化控制等多项领域得到了广泛的应用。
随着半导体技术发展,对存储器件进行更为广泛的应用,需要将所述存储器件与其他器件区同时形成在一个芯片上,以形成嵌入式半导体存储装置。例如将所述存储器件内嵌置于中央处理器,则需要使得所述存储器件与嵌入的中央处理器平台进行兼容,并且保持原有的存储器件的规格及对应的电学性能。一般地,需要将所述存储器件与嵌入的标准逻辑装置进行兼容。对于嵌入式闪存器件,其通常分为逻辑区和存储区,逻辑区通常包括高压晶体管和低压晶体管,存储区则包括存储晶体管。
图1~图4为现有技术中形成高压晶体管、低压晶体管和存储晶体管的方法的剖面结构示意图,结合参考图1~图4,现有技术中形成高压晶体管、低压晶体管和存储晶体管的方法包括:
参考图1,提供衬底10,在所述衬底10上形成低压栅极结构11、高压栅极结构12和存储栅极结构13,并在高压栅极结构12的周围形成内侧墙121、在存储栅极结构13的周围形成内侧墙131。低压栅极结构11为单层栅极结构,高压栅极结构12和存储栅极结构13为双层栅极结构。
接着参考图2,形成ONO介质层,具体为:形成氧化层14,覆盖所述衬底10、低压栅极结构11、高压栅极结构12、存储栅极结构13以及内侧墙121、内侧墙131,在氧化层14上形成氮化硅层15,在氮化硅层15上形成氧化硅层16。
之后参考图3,对ONO介质层进行刻蚀,在低压栅极结构11周围形成侧墙111,在高压栅极结构12的周围形成外侧墙122,在存储栅极结构13的周围形成外侧墙132。内侧墙121和外侧墙122构成了高压栅极结构12的侧墙,内侧墙131和外侧墙132构成了存储栅极结构13的侧墙。
形成低压栅极结构11、高压栅极结构12和存储栅极结构13的侧墙之后,参考图4,可以对衬底10进行离子注入形成低压晶体管的源极112和漏极113、高压晶体管的源极123和漏极124、存储晶体管的源极133和漏极134。接着,形成层间介质层17,覆盖衬底10以及其上形成的结构;然后,可以在层间介质层17中形成接触插栓(图中未示),接触插栓与低压晶体管的源极112、漏极113和栅极、高压晶体管的源极123、漏极124和栅极、存储晶体管的源极133、漏极134和栅极电连接。
由于高压晶体管的栅极和源极之间的击穿电压、存储晶体管的栅极和源极之间的击穿电压大于低压晶体管的栅极和源极之间的击穿电压,因此,需要使高压晶体管侧墙的宽度、存储晶体管侧墙的宽度大于低压晶体管侧墙的宽度,以此来达到进行离子注入形成源极、漏极时,存储晶体管的源极、漏极与栅极之间的距离、高压晶体管的源极、漏极与栅极之间的距离大于低压晶体管的源极、漏极与栅极之间的距离,使高压晶体管的栅极和源极之间的击穿电压、存储晶体管的栅极和源极之间的击穿电压大于低压晶体管的栅极和源极之间的击穿电压。现有技术中通过在高压栅极结构、存储栅极结构周围形成内侧墙,之后再在低压栅极结构、高压栅极结构以及存储栅极结构周围统一形成侧墙,以此来达到使高压晶体管侧墙的宽度、存储晶体管侧墙的宽度大于低压晶体管侧墙的宽度。
然而,由于存储区的存储晶体管的密度大,相邻的两个存储晶体管之间的距离非常小,基于以上方法形成侧墙后,参考图4,在形成层间介质层17时,会在相邻的两个存储晶体管之间形成空隙(void)19。图5为现有技术的一种嵌入式闪存器件存储区的布局示意图,一个存储单元中包括两个存储晶体管,一个作选择开关,一个作为存储使用,相应的存储栅极结构13代表这两个晶体管的栅极结构,其中选择开关晶体管的栅极称为选择栅极(selectgate)13b,作为存储使用的晶体管的顶部栅极为控制栅极(control gate)13a,存储区中,存储晶体管的漏极上邻近的接触插栓18等间距密集排列,存储晶体管的漏极上的接触插栓18距离很近。图6为相邻两接触插栓导通的示意图,参考图6,由于空隙19的存在,在形成接触插栓18时,填充的导电材料通常为钨,由于钨的流动性很好,空隙19中也被填充了钨,导致相邻两个接触插栓18被填充了导电材料的空隙19连通。而且,即使在空隙19没有填充导电材料时,由于相邻的两接触插栓18之间的距离很近,空隙19也容易导致相邻的两接触插栓18击穿空隙19而导通。
现有技术中有许多关于嵌入式闪存的专利文献,例如2001年7月10日公开的公开号为US6258667B1的美国专利公开的“method for implementingembedded flash(实现闪存器件的方法)”,然而均没有解决以上技术问题。
发明内容
本发明解决的问题是现有技术中嵌入式闪存中晶体管的形成方法容易导致之后形成层间介质层时,在存储栅极结构之间的层间介质层中形成空隙。
为解决上述问题,本发明提供一种嵌入式闪存中晶体管的形成方法,包括:
提供衬底,所述衬底上具有低压栅极结构和存储栅极结构;
形成第一介质层,覆盖所述衬底、低压栅极结构和存储栅极结构,之后在所述存储栅极结构周围形成中间侧墙;
形成第二介质层,覆盖所述第一介质层和中间侧墙;
干法刻蚀所述第一介质层和第二介质层,在所述低压栅极结构周围形成低压侧墙,在所述存储栅极结构周围形成存储侧墙;所述低压侧墙包括刻蚀第一介质层形成的内侧墙、刻蚀第二介质层形成的外侧墙;所述存储侧墙包括所述中间侧墙、刻蚀第一介质层形成的内侧墙、刻蚀第二介质层形成的外侧墙;
去除所述存储栅极结构的外侧墙、中间侧墙和低压栅极结构的外侧墙;
对所述衬底进行离子注入,形成所述低压栅极结构的源极和漏极、所述存储栅极结构的源极和漏极。
可选地,所述衬底上还具有高压栅极结构,所述高压栅极结构与所述存储栅极结构相同;
所述第一介质层也覆盖所述高压栅极结构,在所述高压栅极结构周围也形成中间侧墙;
干法刻蚀所述第一介质层和第二介质层时,在所述高压栅极结构的周围形成高压侧墙;所述高压侧墙包括中间侧墙、刻蚀第一介质层形成的内侧墙、刻蚀第二介质层形成的外侧墙;
去除所述存储侧墙的外侧墙、中间侧墙和低压侧墙的外侧墙时,也去除高压侧墙的外侧墙和中间侧墙;
对所述衬底进行离子注入时,也形成高压栅极结构的源极和漏极。
可选地,所述第一介质层为双层结构。
可选地,所述双层结构包括:氧化硅层和氮化硅层,所述氮化硅层覆盖所述氧化硅层。
可选地,在所述存储栅极结构周围形成中间侧墙包括:
在所述第一介质层上形成第三介质层;
干法刻蚀所述第三介质层,在所述低压栅极结构周围和存储栅极结构周围形成中间侧墙;
去除所述低压栅极结构周围的中间侧墙。
可选地,所述去除所述低压栅极结构周围的中间侧墙包括:
形成光刻胶层,覆盖所述第一介质层、低压栅极结构及其周围的中间侧墙、存储栅极结构及其周围的中间侧墙;
图形化所述光刻胶层,剩余覆盖所述存储栅极结构及其周围中间侧墙的光刻胶层;
以所述图形化的光刻胶层为掩膜,去除所述低压栅极结构周围的中间侧墙;
去除所述图形化的光刻胶层。
可选地,去除所述低压栅极结构周围的中间侧墙的方法为湿法刻蚀。
可选地,所述第三介质层为氧化硅层。
可选地,所述第二介质层为氧化硅层。
可选地,所述低压栅极结构包括栅极、位于所述栅极和衬底之间的第一栅介质层,所述存储栅极结构包括第一栅极、位于第一栅极和衬底之间的第二栅介质层、位于所述第一栅极上的隧穿介质层、位于所述隧穿介质层上的第二栅极。
可选地,所述第一栅介质层为氧化硅层。
可选地,所述第二栅介质层为氧化硅层。
可选地,所述隧穿介质层为三层结构,包括两层氧化硅层和位于两层氧化硅层之间的氮化硅层。
可选地,所述栅极为多晶硅栅极。
可选地,所述第二栅极为多晶硅栅极。
可选地,所述第一栅极为多晶硅栅极。
与现有技术相比,本发明具有以下优点:
本技术方案嵌入式闪存中晶体管的形成方法,去除存储栅极结构的外侧墙、中间侧墙和低压栅极结构的外侧墙后,存储栅极结构周围的内侧墙呈类L型,L型的“一”部位于衬底上,该“一”部在衬底上的宽度为中间侧墙的宽度、内侧墙“丨”部的宽度和外侧墙的宽度之和;低压栅极结构周围的内侧墙也呈类L型,L型的“一”部位于衬底上,该“一”部在衬底上的宽度为内侧墙“丨”部的宽度和外侧墙的宽度之和;因此存储栅极结构周围的内侧墙的“一”部的宽度大于低压栅极结构周围的内侧墙的“一”部,所以进行离子注入形成源极、漏极时,可以保证存储晶体管的源极和栅极之间的距离大于低压晶体管的源极和栅极之间的距离;在之后形成层间介质层时,由于存储栅极结构周围和低压栅极结构周围均只有刻蚀第一介质层而形成的内侧墙,因此相邻的存储晶体管之间的距离相对于现有技术增大,避免或至少减少在存储栅极结构之间的层间介质层中形成空隙。也就是说,本技术方案形成晶体管的方法,既可以保证存储晶体管的源极和栅极之间的距离大于低压晶体管的源极和栅极之间的距离,又可以降低相邻存储栅极之间的深宽比,避免或至少减少在存储栅极结构之间的层间介质层中形成空隙,也就是既可以增加嵌入式存储器件存储栅极结构之间的层间介质填充能力,又可以可调节逻辑栅极结构和存储栅极结构的侧墙宽度差。
附图说明
图1~图4为现有技术中形成高压晶体管、低压晶体管和存储晶体管的方法的剖面结构示意图;
图5为现有技术的一种嵌入式闪存器件存储区的布局示意图;
图6为相邻两接触插栓导通的示意图;
图7为本发明具体实施例的嵌入式闪存中晶体管的形成方法的流程图;
图8~图15为本发明具体实施例的形成嵌入式闪存中晶体管的方法的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图7为本发明具体实施例的嵌入式闪存中晶体管的形成方法的流程图,参考图7,本发明具体实施例的嵌入式闪存中晶体管的形成方法包括:
步骤S61,提供衬底,所述衬底上具有低压栅极结构和存储栅极结构;
步骤S62,形成第一介质层,覆盖所述衬底、低压栅极结构和存储栅极结构,之后在所述存储栅极结构周围形成中间侧墙;
步骤S63,形成第二介质层,覆盖所述第一介质层和中间侧墙;
步骤S64,干法刻蚀所述第一介质层和第二介质层,在所述低压栅极结构周围形成低压侧墙,在所述存储栅极结构周围形成存储侧墙;所述低压侧墙包括刻蚀第一介质层形成的内侧墙、刻蚀第二介质层形成的外侧墙;所述存储侧墙包括所述中间侧墙、刻蚀第一介质层形成的内侧墙、刻蚀第二介质层形成的外侧墙;
步骤S65,去除所述存储栅极结构的外侧墙、中间侧墙和低压栅极结构的外侧墙;
步骤S66,对所述衬底进行离子注入,形成所述低压栅极结构的源极和漏极、所述存储栅极结构的源极和漏极。
图8~图15为本发明具体实施例的形成嵌入式闪存中晶体管的方法的剖面结构示意图,结合参考图7和图8~图15详述本发明具体实施例的形成嵌入式闪存中晶体管的方法。
结合参考图7和图8,执行步骤S61,提供衬底20,所述衬底20上具有低压栅极结构21和存储栅极结构23。本发明具体实施例中,基底20的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(SOI),绝缘体上锗(GOI);或者还可以为其它的材料,例如砷化镓等III-V族化合物。基底20内形成有阱区等。
低压栅极结构21包括栅极211、位于所述栅极211和衬底20之间的栅介质层212。栅极211为多晶硅栅极,但不限于多晶硅栅极。栅介质层212为氧化硅层,但不限于氧化硅层。
存储栅极结构23包括第一栅极231、位于第一栅极231和衬底20之间的第二栅介质层233、位于所述第一栅极233上的隧穿介质层234、位于所述隧穿介质层234上的第二栅极232。本发明具体实施例中,第二栅介质层233为氧化硅层,但不限于氧化硅层。隧穿介质层234为三层结构,本发明具体实施例中为ONO(oxide-nitride-oxide)结构,包括两层氧化硅层和位于两层氧化硅层之间的氮化硅层,但本发明中隧穿介质层不限于ONO结构。第二栅极232为多晶硅栅极,但不限于多晶硅栅极。第一栅极231为多晶硅栅极,但不限于多晶硅栅极。
本发明具体实施例中,在存储区域中具有作为存储的晶体管和作为选择开关的晶体管时,存储栅极结构23代表两种不同的晶体管的栅极结构。在存储栅极结构23代表作为存储的晶体管的栅极结构时第二栅极232代表作为存储的晶体管中的控制栅极(control gate),与接触插栓连接;在存储栅极结构23代表作为选择开关的晶体管的栅极结构时,第一栅极231代表选择开关栅极(select gate),接触插栓穿过第二栅极232和隧穿介质层234与开关栅极电连接。形成低压栅极结构21和存储栅极结构23的方法为公知技术,在此不做赘述。
通常嵌入式闪存中,逻辑区不仅包括低压器件,还包括高压器件,本发明具体实施例中,所述衬底20上还具有高压栅极结构22,所述高压栅极结构22与所述存储栅极结构23相同,不做详细描述。其中高压栅极结构22和存储栅极结构23一起形成。
结合参考图7和图11,执行步骤S62,形成第一介质层31,覆盖所述衬底10、低压栅极结构21和存储栅极结构23,之后在所述存储栅极结构23周围形成中间侧墙43。本发明具体实施例中,高压栅极结构22周围也形成中间侧墙42。本发明具体实施例中,第一介质层31为双层结构,包括:氧化硅层311和氮化硅层312,所述氮化硅层312覆盖所述氧化硅层311,即先形成氧化硅层311,然后在氧化硅层311上形成氮化硅层312。其中,氧化硅层311、氮化硅层312的形成方法均为本领域技术人员公知技术,在此不做赘述。氧化硅层311的厚度范围为150±15埃,氮化硅层312的厚度范围为300±30埃。
具体的,在存储栅极结构23周围形成中间侧墙43、高压栅极结构22周围也形成中间侧墙42包括:参考图9,形成第一介质层31后,在所述第一介质层31上形成第三介质层33,本发明具体实施例中第三介质层33为氧化硅层,但不限于氧化硅层;参考图10,干法刻蚀所述第三介质层33,在所述低压栅极结构21周围和存储栅极结构23周围形成中间侧墙,具体为在低压栅极结构21周围形成中间侧墙41,在存储栅极结构23周围形成中间侧墙43,也在高压栅极结构22周围也形成中间侧墙42;之后,参考图11,去除所述低压栅极结构21周围的中间侧墙41。本发明具体实施例中,第三介质层33的厚度范围650±65埃。
去除低压栅极结构21周围的中间侧墙41的方法包括:形成光刻胶层,覆盖所述第一介质层、低压栅极结构及其周围的中间侧墙、存储栅极结构及其周围的中间侧墙,本发明具体实施例中,也覆盖高压栅极结构及其周围的中间侧墙;图形化所述光刻胶层,剩余覆盖所述存储栅极结构及其周围中间侧墙、高压栅极结构及其周围的中间侧墙的光刻胶层;以所述图形化的光刻胶层为掩膜,去除所述低压栅极结构周围的中间侧墙;之后,去除所述图形化的光刻胶层。去除第一栅极结构周围的中间侧墙的方法为湿法刻蚀,湿法刻蚀的溶液需要与第一介质层具有高的刻蚀选择比,确保在去除低压栅极结构周围的中间侧墙时,不会对第一介质层31造成损害。
结合参考图7和图12,执行步骤S63,形成第二介质层32,覆盖所述第一介质层31和中间侧墙。在本发明具体实施例中,即为形成第二介质层32,覆盖所述第一介质层31、存储栅极结构23周围的中间侧墙43、高压栅极结构22周围的中间侧墙42。其中,第二介质层32为氧化硅层,但不限于氧化硅层,也可以为本领域技术人员公知的其他介质材料。第二介质层的形成方法为气相沉积,第二介质层的厚度为400±40埃。
结合参考图7和图13,执行步骤S64,干法刻蚀所述第一介质层31和第二介质层32,在所述低压栅极结构周围形成低压侧墙,在所述存储栅极结构周围形成存储侧墙;所述低压侧墙包括刻蚀第一介质层形成的内侧墙51、刻蚀第二介质层形成的外侧墙61;所述存储侧墙包括存储栅极结构23周围的中间侧墙43、刻蚀第一介质层形成的内侧墙53、刻蚀第二介质层形成的外侧墙63;本发明具体实施例中,干法刻蚀所述第一介质层和第二介质层时,也在所述高压栅极结构22的周围形成高压侧墙;所述高压侧墙包括高压栅极结构22周围的中间侧墙42、刻蚀第一介质层形成的内侧墙52、刻蚀第二介质层形成的外侧墙62。
结合参考图7和图14,执行步骤S65,去除所述存储栅极结构23的外侧墙63、中间侧墙43和低压栅极结构的外侧墙61。本发明具体实施例中,去除所述存储侧墙的外侧墙、中间侧墙和低压侧墙的外侧墙时,也去除高压侧墙的外侧墙62和中间侧墙42。其中,去除外侧墙63、中间侧墙43、外侧墙61、外侧墙62和中间侧墙42的方法为湿法刻蚀,选择和衬底20以及多晶硅栅极具有高的刻蚀选择比的溶液去除。
去除所述存储栅极结构的外侧墙和中间侧墙、高压栅极结构的外侧墙和中间侧墙、低压栅极结构的外侧墙后,存储栅极结构23周围的内侧墙53呈类L型,L型的“一”部位于衬底20上,该“一”部在衬底20上的宽度d3为中间侧墙的宽度、内侧墙“丨”部的宽度和外侧墙的宽度之和;高压栅极结构22周围的内侧墙52呈类L型,L型的“一”部位于衬底20上,该“一”部在衬底20上的宽度d2为中间侧墙的宽度、内侧墙“丨”部的宽度和外侧墙的宽度之和;低压栅极结构21周围的内侧墙也呈类L型,L型的“一”部位于衬底上,该“一”部在衬底20上的宽度d1为内侧墙“丨”部的宽度和外侧墙的宽度之和;因此存储栅极结构23周围的内侧墙的“一”部的宽度、高压栅极结构22周围的内侧墙的“一”部的宽度大于低压栅极结构21周围的内侧墙的“一”部。
结合参考图7和图15,执行步骤S66,对所述衬底20进行离子注入,形成所述低压栅极结构21的源极71和漏极72、所述存储栅极结构23的源极91和漏极92。本发明具体实施例中,也形成高压栅极结构22的源极81和漏极82。虽然,本发明具体实施例中,在去除存储栅极结构的外侧墙和中间侧墙、高压栅极结构的外侧墙和中间侧墙、低压栅极结构的外侧墙后,对衬底进行离子注入,但是由于存储栅极结构23周围的内侧墙的“一”部的宽度、高压栅极结构22周围的内侧墙的“一”部的宽度大于低压栅极结构21周围的内侧墙的“一”部,因此,仍可以保证进行离子注入形成源极、漏极时,存储晶体管的源极和栅极之间的距离、高压晶体管的源极和栅极之间的距离大于低压晶体管的源极和栅极之间的距离;并且在之后形成层间介质层时,由于存储栅极结构周围、高压栅极结构周围和低压栅极结构周围均只有刻蚀第一介质层而形成的内侧墙,因此相邻的存储晶体管之间的距离相对于现有技术增大,避免或至少减少在存储栅极结构之间的层间介质层中形成空隙。也就是说,本技术方案形成晶体管的方法,既可以保证存储晶体管的源极和栅极之间的距离大于低压晶体管的源极和栅极之间的距离,又可以降低相邻存储栅极之间的深宽比,避免或至少减少在存储栅极结构之间的层间介质层中形成空隙,也就是既可以增加嵌入式存储器件存储栅极结构之间的层间介质填充能力,又可以可调节逻辑栅极结构和存储栅极结构的侧墙宽度差。另外,本技术方案工艺流程简单,不用对工艺进行过多调整。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (16)
1.一种嵌入式闪存中晶体管的形成方法,其特征在于,包括:
提供衬底,所述衬底上具有低压栅极结构和存储栅极结构;
形成第一介质层,覆盖所述衬底、低压栅极结构和存储栅极结构,之后在所述存储栅极结构周围形成中间侧墙;
形成第二介质层,覆盖所述第一介质层和中间侧墙;
干法刻蚀所述第一介质层和第二介质层,在所述低压栅极结构周围形成低压侧墙,在所述存储栅极结构周围形成存储侧墙;所述低压侧墙包括刻蚀第一介质层形成的内侧墙、刻蚀第二介质层形成的外侧墙;所述存储侧墙包括所述中间侧墙、刻蚀第一介质层形成的内侧墙、刻蚀第二介质层形成的外侧墙;
去除所述存储栅极结构的外侧墙、中间侧墙和低压栅极结构的外侧墙;
对所述衬底进行离子注入,形成所述低压栅极结构的源极和漏极、所述存储栅极结构的源极和漏极。
2.如权利要求1所述的嵌入式闪存中晶体管的形成方法,其特征在于,所述衬底上还具有高压栅极结构,所述高压栅极结构与所述存储栅极结构相同;
所述第一介质层也覆盖所述高压栅极结构,在所述高压栅极结构周围也形成中间侧墙;
干法刻蚀所述第一介质层和第二介质层时,在所述高压栅极结构的周围形成高压侧墙;所述高压侧墙包括中间侧墙、刻蚀第一介质层形成的内侧墙、刻蚀第二介质层形成的外侧墙;
去除所述存储侧墙的外侧墙、中间侧墙和低压侧墙的外侧墙时,也去除高压侧墙的外侧墙和中间侧墙;
对所述衬底进行离子注入时,也形成高压栅极结构的源极和漏极。
3.如权利要求1所述的嵌入式闪存中晶体管的形成方法,其特征在于,所述第一介质层为双层结构。
4.如权利要求3所述的嵌入式闪存中晶体管的形成方法,其特征在于,所述双层结构包括:氧化硅层和氮化硅层,所述氮化硅层覆盖所述氧化硅层。
5.如权利要求1所述的嵌入式闪存中晶体管的形成方法,其特征在于,在所述存储栅极结构周围形成中间侧墙包括:
在所述第一介质层上形成第三介质层;
干法刻蚀所述第三介质层,在所述低压栅极结构周围和存储栅极结构周围形成中间侧墙;
去除所述低压栅极结构周围的中间侧墙。
6.如权利要求5所述的嵌入式闪存中晶体管的形成方法,其特征在于,所述去除所述低压栅极结构周围的中间侧墙包括:
形成光刻胶层,覆盖所述第一介质层、低压栅极结构及其周围的中间侧墙、存储栅极结构及其周围的中间侧墙;
图形化所述光刻胶层,剩余覆盖所述存储栅极结构及其周围中间侧墙的光刻胶层;
以所述图形化的光刻胶层为掩膜,去除所述低压栅极结构周围的中间侧墙;
去除所述图形化的光刻胶层。
7.如权利要求6所述的嵌入式闪存中晶体管的形成方法,其特征在于,去除所述低压栅极结构周围的中间侧墙的方法为湿法刻蚀。
8.如权利要求6所述的嵌入式闪存中晶体管的形成方法,其特征在于,所述第三介质层为氧化硅层。
9.如权利要求1所述的嵌入式闪存中晶体管的形成方法,其特征在于,所述第二介质层为氧化硅层。
10.如权利要求1所述的嵌入式闪存中晶体管的形成方法,其特征在于,所述低压栅极结构包括栅极、位于所述栅极和衬底之间的第一栅介质层,所述存储栅极结构包括第一栅极、位于第一栅极和衬底之间的第二栅介质层、位于所述第一栅极上的隧穿介质层、位于所述隧穿介质层上的第二栅极。
11.如权利要求10所述的嵌入式闪存中晶体管的形成方法,其特征在于,所述第一栅介质层为氧化硅层。
12.如权利要求10所述的嵌入式闪存中晶体管的形成方法,其特征在于,所述第二栅介质层为氧化硅层。
13.如权利要求10所述的嵌入式闪存中晶体管的形成方法,其特征在于,所述隧穿介质层为三层结构,包括两层氧化硅层和位于两层氧化硅层之间的氮化硅层。
14.如权利要求10所述的嵌入式闪存中晶体管的形成方法,其特征在于,所述栅极为多晶硅栅极。
15.如权利要求10所述的嵌入式闪存中晶体管的形成方法,其特征在于,所述第二栅极为多晶硅栅极。
16.如权利要求10所述的嵌入式闪存中晶体管的形成方法,其特征在于,所述第一栅极为多晶硅栅极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110459323.3A CN103187368B (zh) | 2011-12-31 | 2011-12-31 | 嵌入式闪存中晶体管的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110459323.3A CN103187368B (zh) | 2011-12-31 | 2011-12-31 | 嵌入式闪存中晶体管的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103187368A CN103187368A (zh) | 2013-07-03 |
CN103187368B true CN103187368B (zh) | 2015-06-03 |
Family
ID=48678464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110459323.3A Active CN103187368B (zh) | 2011-12-31 | 2011-12-31 | 嵌入式闪存中晶体管的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103187368B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104835790B (zh) * | 2014-02-08 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 一种嵌入式存储器件侧墙的制备方法 |
CN104851777B (zh) * | 2014-02-17 | 2017-12-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
CN104882412B (zh) * | 2014-02-28 | 2018-02-13 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑式闪存器件及其侧墙形成方法 |
CN104952804B (zh) * | 2014-03-31 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种制作嵌入式闪存的方法 |
TWI548039B (zh) * | 2015-03-17 | 2016-09-01 | 力晶科技股份有限公司 | 半導體裝置的製作方法 |
CN104979292A (zh) * | 2015-05-15 | 2015-10-14 | 上海华力微电子有限公司 | 一种形成不同侧墙结构的方法 |
CN106129009A (zh) * | 2016-08-30 | 2016-11-16 | 上海华力微电子有限公司 | 利用侧墙结构提高存储区可靠性的方法以及闪存存储器 |
CN110190058A (zh) * | 2019-05-27 | 2019-08-30 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
CN117690927B (zh) * | 2024-02-04 | 2024-06-07 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101183666A (zh) * | 2007-12-13 | 2008-05-21 | 上海宏力半导体制造有限公司 | 一种用于嵌入式闪存自对准源漏极的侧墙制造方法 |
CN101207091A (zh) * | 2006-12-20 | 2008-06-25 | 东部高科股份有限公司 | 闪存器件的制造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6376879B2 (en) * | 1998-06-08 | 2002-04-23 | Kabushiki Kaisha Toshiba | Semiconductor device having MISFETs |
JP4477886B2 (ja) * | 2003-04-28 | 2010-06-09 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
KR100845720B1 (ko) * | 2006-11-30 | 2008-07-10 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자 및 그의 제조방법 |
KR101191818B1 (ko) * | 2007-07-31 | 2012-10-16 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
-
2011
- 2011-12-31 CN CN201110459323.3A patent/CN103187368B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101207091A (zh) * | 2006-12-20 | 2008-06-25 | 东部高科股份有限公司 | 闪存器件的制造方法 |
CN101183666A (zh) * | 2007-12-13 | 2008-05-21 | 上海宏力半导体制造有限公司 | 一种用于嵌入式闪存自对准源漏极的侧墙制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103187368A (zh) | 2013-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103187368B (zh) | 嵌入式闪存中晶体管的形成方法 | |
USRE46448E1 (en) | Isolation region fabrication for replacement gate processing | |
US9620372B2 (en) | HK embodied flash memory and methods of forming the same | |
US10535574B2 (en) | Cell-like floating-gate test structure | |
TWI462100B (zh) | 關於具有浮體之記憶體單元之方法、裝置及系統 | |
CN103367260A (zh) | 逻辑晶体管以及非易失性存储器单元集成 | |
CN105742288B (zh) | 与闪速存储器集成的梳形电容器 | |
CN111223865B (zh) | 形成接点到栅极监控图案的方法及半导体元件 | |
CN104425366A (zh) | 半导体结构的形成方法 | |
CN106684088A (zh) | 用于嵌入式闪存的无氮化物间隔件或氧化物间隔件 | |
KR20160067410A (ko) | 반도체 장치 및 이의 제조 방법 | |
KR20200001542A (ko) | 임베디드 메모리를 위한 트렌치 게이트 고전압 트랜지스터 | |
TW201924068A (zh) | 具有接觸增強層之fdsoi半導體裝置及製造方法 | |
US20070235836A1 (en) | Method of forming a shallow trench isolation structure with reduced leakage current in a semiconductor device | |
US20150236110A1 (en) | Split gate cells for embedded flash memory | |
CN111415937B (zh) | 存储器及其形成方法 | |
CN210245506U (zh) | 半导体结构及存储器 | |
CN110649035B (zh) | 沟槽栅极高压晶体管、集成电路及其形成方法 | |
CN108831890B (zh) | 三维存储器的制备方法 | |
CN105655341A (zh) | 半导体器件的形成方法 | |
CN104752358A (zh) | 闪存器件及其形成方法 | |
CN111987100A (zh) | 半导体结构及其制造方法、存储器 | |
CN104183552A (zh) | Nor型闪存存储单元及其制造方法 | |
CN117915663B (zh) | 闪存及其制作方法 | |
CN111524890B (zh) | 一种增加嵌入式内存擦写窗口的工艺方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |