KR100845720B1 - 플래시 메모리 소자 및 그의 제조방법 - Google Patents

플래시 메모리 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100845720B1
KR100845720B1 KR1020060120171A KR20060120171A KR100845720B1 KR 100845720 B1 KR100845720 B1 KR 100845720B1 KR 1020060120171 A KR1020060120171 A KR 1020060120171A KR 20060120171 A KR20060120171 A KR 20060120171A KR 100845720 B1 KR100845720 B1 KR 100845720B1
Authority
KR
South Korea
Prior art keywords
spacer
film
flash memory
gate
forming
Prior art date
Application number
KR1020060120171A
Other languages
English (en)
Other versions
KR20080049517A (ko
Inventor
박진하
김재희
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060120171A priority Critical patent/KR100845720B1/ko
Priority to US11/932,273 priority patent/US7858473B2/en
Priority to CNA2007101875388A priority patent/CN101192577A/zh
Publication of KR20080049517A publication Critical patent/KR20080049517A/ko
Application granted granted Critical
Publication of KR100845720B1 publication Critical patent/KR100845720B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 플래시 메모리 및 그의 제조방법에 관한 것으로서, 반도체 기판 상에 터널 산화막, 플로팅 게이트, 유전체막 및 컨트롤 게이트로 구성된 게이트 영역을 형성하는 단계; 상기 게이트 영역의 측벽에 3중 절연막 구조의 스페이서막을 형성하는 단계; 상기 스페이서막을 전면식각하여 스페이서 패턴을 형성하는 단계; 상기 스페이서 패턴의 최외각에 위치한 절연막을 제거하는 단계; 상기 게이트 영역 및 스페이서가 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계를 포함하여 이루어져, 상기 층간절연막에서의 보이드 발생을 차단할 수 있는 플래시 메모리 및 그의 제조방법에 관한 것이다.
플래시 메모리, 층간 절연막, 보이드

Description

플래시 메모리 소자 및 그의 제조방법{Flash Memory Device and Method of Manufactruing the same}
도 1 은 종래의 플래시 메모리 소자의 셀 어레이를 도시한 평면도,
도 2 는 도 1에 도시된 셀 어레이 일부분의 A-A'선 단면도,
도 3은 셀 어레이의 층간 절연막 형성시 보이드가 형성된 상태를 도시한 단면도,
도 4 및 도 7은 본 발명에 따른 플래시 메모리 소자의 제조방법을 설명하기 위한 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
10: 반도체 기판 20: 터널 산화막
30: 플로팅 게이트 40: 유전체막
50: 컨트롤 게이트 60: 스페이서막
61: 스페이서 패턴 62: 스페이서
63: 제1 산화막 64: 질화막
65: 제2 산화막 70: 층간 절연막
80: 드레인 콘택 A,B: 게이트 영역
D1: 제1 갭영역 D2: 제2 갭영역
본 발명은 플래시 메모리 소자 및 그의 제조방법에 관한 것으로서, 특히 게이트 영역 사이에서 층간절연막 증착시 보이드 발생을 미연에 방지할 수 플래시 메모리 및 그의 제조방법에 관한 것이다.
반도체 메모리 장치는 DRAM(Dynamic Random Access Memory) 및 SRAM(Stzic Random Access Memory)과 같이 시간이 지남에 따라 데이터를 읽어버리는 휘발성이면서 데이터의 입출력이 빠른 RAM 제품과, 한번 데이터를 입력하면 그 상태를 유지할 수 있지만 데이터의 입출력이 느린 ROM(Read Only Memory) 제품으로 크게 구분할 수 있다.
불휘발성 메모리 장치는 거의 무기한의 축적용량을 갖는데, EEPROM(Electrically erasable and programmalbe ROM)과 같이 전기적으로 데이터의 입출력이 가능한 플래시 메모리에 대한 수요가 늘고 있다. 상기 플래시 메모리는 전원이 꺼지더라도 저장된 데이터가 손상되지 않는 비휘발성 기억매체이면서도 데이터의 기록, 읽기, 삭제 등의 처리 속도가 비교적 높다는 장점이 있다. 이에 따라, 상기 플래시 메모리는 PC의 Bios용, 셋톱박스, 프린터 및 네크워크 서버등의 데이터 저장용으로 널리 사용되고 있으며 최근에는 디지털 카메라와 휴대폰 등에서도 많이 이용되고 있는 추세이다.
이러한 플래시 메모리 소자는 셀 트랜지스터들이 직렬로 연결되어 단위 스트 링(string)을 이루고 이러한 단위 스트링들이 비트라인(bit line)과 접지라인(ground line)사이에 병렬로 연결되어 고집적화에 유리한 난드형(NAND type)과 , 각각의 셀 트랜지스터들이 비트라인과 접지라인사이에 병렬로 연결되어 고속동작에 유리한 노아형(NOR type)으로 구분된다.
도 1은 일반적은 노아형 플래시 메모리 소자의 셀 어레이의 구조를 도시한 평면도로서, 상기 셀 어레이의 구조는 채널이 형성되어 열전자(Hot electron)가 발생하는 액티브 영역과 주입된 열전자가 저장되는 플로팅 게이트와 드레인 콘택이 나타나 있으며, 'X'는 셀 어레이의 단위 셀을 나타내는 것으로 두 개의 게이트 영역이 하나의 드레인 컨택을 공유하는 구조이다.
도 2는 상기 단위 셀인 'X'를 A-A' 방향으로 절단한 단면도로서, 상기 단위 셀은 데이터가 저장되는 플로팅 게이트(102), 상기 플로팅 게이트(102)와 기판(100) 사이에 형성된 터널 산화막(101)과, 워드라인으로 기능하는 컨트롤 게이트(103)와, 상기 컨트롤 게이트(103)와 플로팅 게이트(102)를 분리시키기 위하여 이들 사이에 형성된 유전체막(105)을 포함한다.
그리고, 상기 게이트 영역을 분리 및 보호하기 위하여 산화막(103)을 도포한 다음 질화막(107)을 도포하여 전면식각을 하여 형성된 ON 구조의 스페이서(108)를 포함한다.
그리고, 상기 스페이서(108)를 마스크로 하여 이온주입에 의해 형성된 소스/드레인 영역(미도시)을 포함한다.
그리고, 상기 스페이서(108) 상부로는 BPSG(Boron Phosphorus Silicate Glass)막 또는 HDP-USG의 절연물로 층간절연막(109)을 형성한 다음, 상기 층간절연막(109)을 관통하여 비트라인 콘택이 드레인 콘택(110)으로 도입된다. 여기서, 상기 콘트롤 게이트(103)는 단위 셀의 프로그램(progran), 소거(erase), 독출(read) 할 때 워드라인 역할을 하며 드레인 콘택(110)은 비트라인 역할을 하게 된다.
그런데, 도 3에 도시된 바와 같이, 현재 노아 플래시의 주종을 이루고 있는 0.13㎛급의 플래시 메모리 소자 소자에서는 단위 셀에 콘택이 형성되는 공간이 충분하였으나, 단위 셀의 크기가 작아짐에 따라 단위 셀을 이루는 게이트 영역과 게이트 영역 사이의 간격이 좁기 때문에 층간절연막(109) 증착공정 후 보이드(void)(111)가 발생하게 된다.
이러한 보이드(111)는 각 셀의 특성을 변화시키게 된다. 상기 보이드(111)가 발생하면 워드라인과 워드라인이 서로 다르게 동작되는 문제가 있고, 이후 드레인 콘택(110) 형성 후 금속물질인 텅스텐이 채워지면 상기 보이드(111)에 의하여 텅스텐이 확산되어 단위 셀을 이루는 셀들이 서로 전기적으로 연결되는 문제가 있다. 이로 인해 워드라인이 올바르게 작동되지 않고 동작 오류를 발생하여 셀 동작에 불량이 발생되는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 스페이서 형성 시 종래의 ON(Oxide-Nitride) 구조를 ONO(Oxide-Nitride-Oxide) 구조로 형성함으로써 소오스/드레인 형성 후 가장 바깥 측의 Oxide를 제거함으로써 층간 절연막 및 드레인 콘택이 형성되는 충분한 공간을 확보하여 보이드 발생을 방지할 수 있는 플래시 메모리 소자 및 그의 제조방법을 제공하는 데 있다.
본 발명에 따른 플래시 메모리 소자의 제조방법은, 반도체 기판 상에 터널 산화막, 플로팅 게이트, 유전체막 및 컨트롤 게이트로 구성된 게이트 영역을 형성하는 단계; 상기 게이트 영역의 측벽에 3중 절연막 구조의 스페이서막을 형성하는 단계; 상기 스페이서막을 전면식각하여 스페이서 패턴을 형성하는 단계; 상기 스페이서 패턴의 최외각에 위치한 절연막을 제거하는 단계; 상기 게이트 영역 및 스페이서가 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계를 포함한다.
또한, 본 발명에 따른 플래시 메모리 소자는, 반도체 기판; 상기 반도체 기판에 터널 산화막, 플로팅 게이트, 유전체막 및 컨트롤 게이트가 적층되어 형성된 게이트 영역; 상기 게이트 영역의 측벽에 3중 절연막이 적층된 스페이서막; 상기 스페이서막을 전면식각하여 형성된 스페이서 패턴; 상기 스페이서 패턴의 최외각 절연막을 습식식각에 의해 제거하여 형성된 스페이서; 상기 게이트 영역 및 스페이서 상부로 형성된 층간절연막을 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 플래시 메모리 소자 및 이의 제조방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명의 다양한 다른 형태를 구현할 수 있을 것이다.
한편, 어떤 막이나 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어 질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다.
플래시 메모리 소자
도 7은 본 발명의 실시예에 따른 플래시 메모리 소자를 나타낸 단면도이다.
본 발명의 플래시 메모리 소자의 설명은 셀, 즉 두 개의 게이트 영역(A,B)이 하나의 드레인 컨택(80)을 공유하는 구조로 형성된 단위 셀을 기준으로 한다. 상기 게이트 영역은 동일한 구조를 가지므로 동일한 도면부호가 사용된다.
반도체 기판(10)의 상부의 게이트 영역(A,B)은 터널 산화막(20), 플로팅 게이트(30), 유전체막(40) 및 컨트롤 게이트(50)를 포함한다. 여기서 상기 유전체막(40)은 ONO(Oxide-Nitride-Oxide) 구조로 이루어져 있다.
그리고 상기 게이트 영역(A,B)을 분리 및 보호하기 위한 스페이서(62)를 포함한다.
상기 스페이서(62)의 형성은, 우선 상기 단위 셀 전체에 대하여 스페이서막(60)을 증착시킨다. 상기 스페이서막(60)은 제1 산화막(63), 질화막(64), 제2 산화막(63)으로 구성되며, 순차적으로 상기 게이트 영역(A,B)의 상부로 증착된다. 이때, 상기 제1 산화막(63)(Oxide)은 TEOS가 150~300Å의 두께로 형성되며, 상기 질화막(64)(Nitride)은 SiN가 100~300Å의 두께로 형성되며, 상기 제2 산화막(63)(Oxide)은 TEOS가 500~800Å의 두께로 형성된다.
상기 게이트 영역(A,B)를 마스크로 하여 저농도 이온주입하여 LDD 영역(미도시)을 형성한다.
상기 스페이서막(60)이 증착되면 식각공정을 이용하여 스페이서 패턴(61)이 형성됨과 동시에 상기 게이트 영역(A)과 게이트 영역(B) 사이의 공간인 제1 갭영역(D1)이 형성된다.
그리고, 상기 스페이서 패턴(61)을 이온주입 마스크로 하여 상기 반도체 기판(10)에 이온주입하여 형성된 소스/드레인 영역을 포함한다.
이때, 상기 제1 갭영역(D1)은 상기 스페이서 패턴(61)에 의해 좁게 형성되어 이후 공정인 층간 절연막(70)의 형성시 보이드가 발생되는 문제가 있다.
이를 해결하기 위해 상기 스페이서 패턴(61)의 제2 산화막(63) 습식식각(wet etching) 방법을 사용하여 제거한다. 그러면, 상기 제2 산화막(63)이 제거되어 상기 게이트 영역(A,B)에는 제1 산화막(63)과 질화막(64)으로 구성된 스페이서(62)가 형성되고 상기 게이트 영역(A, B)의 사이는 넓은 공간을 가지는 제2 갭영역(D2)이 형성된다.
그리고, 상기 게이트 영역(A,B)의 상부로 형성된 층간 절연막(70)을 포함한다. 상기 층간 절연막(70)은 PMD(Pre Metal Dielectric)로서 PSG(Phosphorus Silicate Glass), BPSG(Boro-Phosphorus Silicate Glass) 또는 PE-TEOS가 사용된다. 이때 상기 제2 갭영역(D2)은 충분한 공간을 가지고 형성되어 상기 층간 절연막(70)의 형성시 보이드가 발생되지 않게 된다.
이후, 상기 게이트 영역과 게이트 영역 사이에 콘택홀을 형성하여 금속물질 은 텅스텐(W)을 증착하여 드레인 콘택(80)을 형성한다.
플래시 메모리 소자의 제조방법
상기한 구조를 갖는 플래시 메모리 소자의 제조방법을 도 3 내지 도 7을 참조하여 단계별로 설명한다. 본 발명의 플래시 메모리 소자의 제조방법의 설명은 두 개의 셀 즉 두 개의 게이트 영역(A,B)이 하나의 드레인 컨택(90)을 공유하는 구조로 형성된 단위 셀을 기준으로 한다.
도 4에 도시된 바와 같이, 반도체 기판(10) 상에 단위 셀을 이루는 두 개의 게이트 영역(A, B)을 각각 형성한다. 상기 두 개의 게이트 영역(A,B)은 동일한 형태이므로 게이트 영역의 구성요소는 동일한 부호가 사용된다.
상기 게이트 영역(A, B)은 데이터가 저장되는 플로팅 게이트(30), 상기 플로팅 게이트(30)와 상기 반도체 기판(10) 사이에 형성된 터널 산화막(20), 워드라인으로 기능하는 컨트롤 게이트(50), 상기 컨트롤 게이트(50)와 플로팅 게이트(30)를 분리시키기 위하여 이들 사이에 형성된 유전체막(40)으로 이루어진다. 여기서, 상기 반도체 기판(10)은 소자분리막(미도시) 형성, 웰(미도시) 형성 및 채널(미도시) 형성공정이 완료된 상태이다. 그리고 상기 유전체막(40)은 ONO(Oxide-Nitried-Oxide) 구조로 이루어져 있다.
상기 게이트 영역(A,B)이 형성된 후에는 이온주입공정으로 상기 게이트 영역(A,B) 사이의 반도체 기판(10)에 저농도 불순물을 이온주입하여 LDD(미도시)를 형성한다.
그리고, 상기 게이트 영역(A,B)을 분리 및 보호하기 위하여 스페이서막(60)을 형성한다.
상기 스페이서막(60)은 제1 산화막(63)(Oxide), 질화막(64)(Nitride) 및 제2 산화막(63)(Oxide)을 순차적으로 상기 단위 셀 전체에 대하여 증착하여 형성한다.
여기서 상기 제1 산화막(63)(Oxide)은 TEOS가 150~300Å의 두께로 형성되며, 상기 질화막(64)(Nitride)은 SiN가 100~300Å의 두께로 형성되며, 상기 제2 산화막(63)(Oxide)은 TEOS가 500~800Å의 두께로 형성된다.
그 다음, 도 5에 도시된 바와 같이, 상기와 같이 3중막 구조로 형성된 스페이서막(60)을 전면식각 방법을 사용하여 식각시키면 상기 게이트 영역(A,B)의 양측으로 스페이서 패턴(61)이 형성되고 상기 게이트 영역(A)과 게이트 영역(B) 사이에 빈 공간인 제1 갭영역(D1)이 형성되면서 상기 제1 갭영역(D1)의 반도체 기판(10) 표면은 노출되어 진다. 이때, 상기 질화막(64)이 식각정지막으로 사용되어 식각공정이 상기 질화막(64)에서 종료되도록 한다.
그리고 상기 스페이서 패턴(61)을 이온주입 마스크로 사용하여 이온주입 공정을 진행하여 반도체 기판(10)의 고농도 불순물 영역인 소오스/드레인 영역(미도시)을 형성한다.
그 다음, 상기 제2 산화막(63)을 제거한다. 상기 게이트 영역(A)과 게이트 영역(B) 사이의 제1 갭영역(D1)을 증가시켜 이후 드레인 콘택을 형성하는 공정의 공정마진을 충분히 확보하고, 제거되는 상기 제2 산화막(63)의 두께 만큼 게이트 영역(A,B) 사이의 간격을 좁혀 소자의 집적도를 증가시킬 수 있게 된다.
따라서, 상기 스페이서 패턴(61)의 가장 바깥 쪽에 위치한 제2 산화막(63)을 제거한다. 이때, 상기 스페이서 패턴(61)의 프로파일(Profile)이 바뀌어도 플래시 메모리 소자의 전체 동작에 영향을 끼치지 않게 된다.
여기서, 상기 제2 산화막(63)의 식각은 습식식각 공정을 이용하여 BHF용액으로 제거한다. 특히, 상기 제2 산화막(63)의 식각공정시 동일한 물질인 제1 산화막(63)의 외측부분도 함께 식각되어져, 도 6에 도시된 스페이서(62) 및 제2 갭영역(D2)이 형성된다.
이것은 상기 스페이서 패턴(61)을 형성한 후 콘택이 형성되어야 할 제1 갭영역(D1)이 좁기 때문에 층간 절연막(70)의 형성시 보이드가 발생할 수 있으므로, 이를 방지하기 위해 상기 스페이서 패턴(61)의 제2 질화막(64)을 제거함으로써 상기 게이트 영역(A)과 게이트 영역(B) 사이의 충분한 공간인 제2 갭영역(D2)을 확보하여 층간 절연막(70) 형성시 보이드의 발생을 미연에 제거하기 위한 것이다. 특히, 상기 제2 산화막(63)의 두께로 인해 상기 제2 산화막(63)이 제거되면 상기 제2 갭영역(D2)은 충분한 공간을 확보하게 된다.
그 다음, 도 7에 도시된 바와 같이 상기 게이트 영역의 상부로 층간 절연막(70)을 형성한다. 상기 층간 절연막(70)은 PMD(Pre Metal Dielectric)로서 PSG(Phosphorus Silicate Glass), BPSG(Boro-Phosphorus Silicate Glass) 또는 PE-TEOS가 사용된다. 이때 상기 제2 갭영역(D2)은 충분한 공간을 가지고 형성되어 상기 층간 절연막(70)의 형성시 보이드가 발생되지 않는다.
이 다음, 상기 게이트 영역(A)과 게이트 영역(B)의 사이에 콘택홀을 형성한 후 금속물질인 텅스텐(W)을 증착하여 드레인 콘택(80)을 형성한다. 이때 상기 층간 절연막(70)의 보이드가 발생되지 않았기 때문에 상기 텅스텐의 증착시 보이드에 의한 확산현상이 나타나지 않으므로 플래시 메모리 소자는 정상적인 동작을 수행할 수 있게 된다.
이상과 같이 본 발명에 따른 플래시 메모리 소자 및 그 제조방법을 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사항 범위 내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.
이상에서 설명한 바와 같이, 본 발명에 따른 플래시 메모리 소자 및 그 제조방법에 의하면, 게이트 영역의 스페이서가 ONO(Oxide-Nitride-Oxide) 구조로 형성되고 소오스/드레인 형성 후 가장 바깥 측의 Oxide가 제거되어, 상기 Oxide 제거에 의해 게이트 영역 사이에 충분한 공간이 확보된 상태로 층간절연막을 형성함으로써, 상기 층간 절연막에 보이드가 발생되는 것을 방지하여, 이로 인해 비트라인 형성을 위한 드레인 콘택 형성시 워드라인이 전기적으로 연결되는 것을 방지하여 플래시 메모리 소자의 신뢰성을 확보할 수 있을 뿐만 아니라 소자의 고집적화를 실현할 수 있다.

Claims (12)

  1. 반도체 기판 상에 터널 산화막, 플로팅 게이트, 유전체막 및 컨트롤 게이트로 구성된 게이트 영역을 형성하는 단계;
    상기 게이트 영역을 포함하는 반도체 기판 상에 제1 산화막, 질화막 및 제2 산화막을 포함하는 스페이서막을 형성하는 단계;
    상기 스페이서막을 전면식각하여 스페이서 패턴을 형성하는 단계;
    상기 스페이서 패턴의 최외각에 위치한 절연막을 제거하여 스페이서를 형성하는 단계; 및
    상기 게이트 영역 및 스페이서가 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계를 포함하는 플래시 메모리 소자의 제조방법.
  2. 제1항에 있어서,
    상기 스페이서 패턴의 최외각에 위치한 절연막인 제2 산화막의 제거는 습식식각 방법을 사용하는 것을 포함하는 플래시 메모리 소자의 제조방법.
  3. 제2항에 있어서,
    상기 습식식각 시 식각용액으로는 BHF 용액이 사용되는 것을 포함하는 플래시 메모리 소자의 제조방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 제1 산화막은 TEOS 이고, 질화막은 SiN이고, 제2 산화막은 TEOS 인 것을 포함하는 플래시 메모리 소자의 제조방법.
  6. 제1항에 있어서,
    상기 제1 산화막은 150~300Å, 질화막은 100~300Å, 제2 산화막은 500~800Å의 두께로 형성된 것을 포함하는 플래시 메모리 소자의 제조방법.
  7. 제1항에 있어서,
    상기 스페이서는 제1 산화막, 질화막으로 구성된 것을 포함하는 플래시 메모리 소자의 제조방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020060120171A 2006-11-30 2006-11-30 플래시 메모리 소자 및 그의 제조방법 KR100845720B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060120171A KR100845720B1 (ko) 2006-11-30 2006-11-30 플래시 메모리 소자 및 그의 제조방법
US11/932,273 US7858473B2 (en) 2006-11-30 2007-10-31 Flash memory device and method of manufacturing the same
CNA2007101875388A CN101192577A (zh) 2006-11-30 2007-11-21 闪存器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060120171A KR100845720B1 (ko) 2006-11-30 2006-11-30 플래시 메모리 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20080049517A KR20080049517A (ko) 2008-06-04
KR100845720B1 true KR100845720B1 (ko) 2008-07-10

Family

ID=39474712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060120171A KR100845720B1 (ko) 2006-11-30 2006-11-30 플래시 메모리 소자 및 그의 제조방법

Country Status (3)

Country Link
US (1) US7858473B2 (ko)
KR (1) KR100845720B1 (ko)
CN (1) CN101192577A (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080062022A (ko) * 2006-12-29 2008-07-03 동부일렉트로닉스 주식회사 플래쉬 기억 소자의 형성 방법
CN102117779B (zh) * 2010-01-05 2013-03-13 上海华虹Nec电子有限公司 利用选择性外延提升sonos闪存器件可靠性的方法
CN101872726B (zh) * 2010-05-28 2016-03-23 上海华虹宏力半导体制造有限公司 半导体器件的制造方法
US8399310B2 (en) 2010-10-29 2013-03-19 Freescale Semiconductor, Inc. Non-volatile memory and logic circuit process integration
KR20130068484A (ko) * 2011-12-15 2013-06-26 에스케이하이닉스 주식회사 저항성 메모리 장치 및 그 제조방법
CN103187368B (zh) * 2011-12-31 2015-06-03 中芯国际集成电路制造(上海)有限公司 嵌入式闪存中晶体管的形成方法
US8906764B2 (en) 2012-01-04 2014-12-09 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and logic integration
US8951863B2 (en) 2012-04-06 2015-02-10 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and logic integration
US9087913B2 (en) 2012-04-09 2015-07-21 Freescale Semiconductor, Inc. Integration technique using thermal oxide select gate dielectric for select gate and apartial replacement gate for logic
US9111865B2 (en) 2012-10-26 2015-08-18 Freescale Semiconductor, Inc. Method of making a logic transistor and a non-volatile memory (NVM) cell
KR102036345B1 (ko) 2012-12-10 2019-10-24 삼성전자 주식회사 반도체 소자
US9006093B2 (en) 2013-06-27 2015-04-14 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high voltage transistor integration
US9129996B2 (en) 2013-07-31 2015-09-08 Freescale Semiconductor, Inc. Non-volatile memory (NVM) cell and high-K and metal gate transistor integration
US8871598B1 (en) 2013-07-31 2014-10-28 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology
US8877585B1 (en) * 2013-08-16 2014-11-04 Freescale Semiconductor, Inc. Non-volatile memory (NVM) cell, high voltage transistor, and high-K and metal gate transistor integration
US9082837B2 (en) 2013-08-08 2015-07-14 Freescale Semiconductor, Inc. Nonvolatile memory bitcell with inlaid high k metal select gate
US9252246B2 (en) 2013-08-21 2016-02-02 Freescale Semiconductor, Inc. Integrated split gate non-volatile memory cell and logic device
US9082650B2 (en) 2013-08-21 2015-07-14 Freescale Semiconductor, Inc. Integrated split gate non-volatile memory cell and logic structure
US9275864B2 (en) 2013-08-22 2016-03-01 Freescale Semiconductor,Inc. Method to form a polysilicon nanocrystal thin film storage bitcell within a high k metal gate platform technology using a gate last process to form transistor gates
US8932925B1 (en) 2013-08-22 2015-01-13 Freescale Semiconductor, Inc. Split-gate non-volatile memory (NVM) cell and device structure integration
US9136129B2 (en) 2013-09-30 2015-09-15 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-k and metal gate integration using gate-last methodology
US9129855B2 (en) 2013-09-30 2015-09-08 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology
US8901632B1 (en) 2013-09-30 2014-12-02 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-K and metal gate integration using gate-last methodology
KR102193493B1 (ko) * 2014-02-03 2020-12-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN104835790B (zh) * 2014-02-08 2017-10-31 中芯国际集成电路制造(上海)有限公司 一种嵌入式存储器件侧墙的制备方法
US9231077B2 (en) 2014-03-03 2016-01-05 Freescale Semiconductor, Inc. Method of making a logic transistor and non-volatile memory (NVM) cell
US9472418B2 (en) 2014-03-28 2016-10-18 Freescale Semiconductor, Inc. Method for forming a split-gate device
US9112056B1 (en) 2014-03-28 2015-08-18 Freescale Semiconductor, Inc. Method for forming a split-gate device
US9257445B2 (en) 2014-05-30 2016-02-09 Freescale Semiconductor, Inc. Method of making a split gate non-volatile memory (NVM) cell and a logic transistor
US9379222B2 (en) 2014-05-30 2016-06-28 Freescale Semiconductor, Inc. Method of making a split gate non-volatile memory (NVM) cell
US9343314B2 (en) 2014-05-30 2016-05-17 Freescale Semiconductor, Inc. Split gate nanocrystal memory integration
US9929165B1 (en) * 2016-09-28 2018-03-27 Globalfoundries Singapore Pte. Ltd. Method for producing integrated circuit memory cells with less dedicated lithographic steps
CN110190058A (zh) * 2019-05-27 2019-08-30 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
US11239245B2 (en) 2019-08-30 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Etch method for opening a source line in flash memory
TWI704648B (zh) * 2019-11-20 2020-09-11 華邦電子股份有限公司 記憶體裝置的製造方法
US11183572B2 (en) 2020-04-20 2021-11-23 Taiwan Semiconductor Manufacturing Company Limited Flash memory device including a buried floating gate and a buried erase gate and methods of forming the same
KR102521722B1 (ko) * 2021-07-27 2023-04-17 주식회사 키파운드리 균일한 유전막 프로파일을 갖는 비휘발성 메모리 소자 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040101778A (ko) * 2003-05-26 2004-12-03 아남반도체 주식회사 플래쉬 메모리 및 그 제조 방법
KR20060075365A (ko) * 2004-12-28 2006-07-04 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275655A (ja) * 1993-03-24 1994-09-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2002353443A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN1591823A (zh) * 2003-08-27 2005-03-09 上海宏力半导体制造有限公司 增加集成电路构装密度的制造方法
JP4866609B2 (ja) * 2003-10-23 2012-02-01 富士通セミコンダクター株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040101778A (ko) * 2003-05-26 2004-12-03 아남반도체 주식회사 플래쉬 메모리 및 그 제조 방법
KR20060075365A (ko) * 2004-12-28 2006-07-04 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법

Also Published As

Publication number Publication date
US7858473B2 (en) 2010-12-28
US20080128785A1 (en) 2008-06-05
KR20080049517A (ko) 2008-06-04
CN101192577A (zh) 2008-06-04

Similar Documents

Publication Publication Date Title
KR100845720B1 (ko) 플래시 메모리 소자 및 그의 제조방법
KR100646085B1 (ko) 비휘발성 메모리 소자, 그 제조방법, 및 이를 이용한 반도체 소자의 제조방법
US7071061B1 (en) Method for fabricating non-volatile memory
US20070034929A1 (en) Flash memory device and method of manufacturing the same
KR100587396B1 (ko) 비휘발성 메모리 소자 및 그의 제조방법
CN100466293C (zh) 闪存器件及其制造方法
JP2004022819A (ja) 半導体装置及びその製造方法
CN100499081C (zh) Nor型闪存单元阵列的制造方法
KR100831158B1 (ko) 플래시 메모리 소자의 제조방법
US7883952B2 (en) Method of manufacturing flash memory device
US7485919B2 (en) Non-volatile memory
JP2000286349A (ja) 半導体装置およびその製造方法
US7871885B2 (en) Manufacturing method of flash memory device
US7394696B2 (en) NAND type non-volatile memory device and method of forming the same
US7851295B2 (en) Flash memory device and method of manufacturing the same
US7144777B2 (en) Non-volatile memory and manufacturing method thereof
KR101510481B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR20050014316A (ko) 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자
KR100419963B1 (ko) 플래시 메모리 소자의 공통 소오스 영역 제조방법
KR100903460B1 (ko) 갭필링층 형성단계를 갖는 메모리셀 제조방법 및 그 구조
KR100789610B1 (ko) 플래시 메모리 소자의 제조 방법
US8143160B2 (en) Method of forming a contact plug of a semiconductor device
KR100799860B1 (ko) 플래쉬 메모리 소자 및 그의 제조방법
KR100811280B1 (ko) 불휘발성 메모리 소자 및 그 제조방법
KR100976673B1 (ko) 플래시 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee