CN102117779B - 利用选择性外延提升sonos闪存器件可靠性的方法 - Google Patents

利用选择性外延提升sonos闪存器件可靠性的方法 Download PDF

Info

Publication number
CN102117779B
CN102117779B CN2010100272154A CN201010027215A CN102117779B CN 102117779 B CN102117779 B CN 102117779B CN 2010100272154 A CN2010100272154 A CN 2010100272154A CN 201010027215 A CN201010027215 A CN 201010027215A CN 102117779 B CN102117779 B CN 102117779B
Authority
CN
China
Prior art keywords
memory device
silicon
selective epitaxial
sonos
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010100272154A
Other languages
English (en)
Other versions
CN102117779A (zh
Inventor
杨欣
孙勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2010100272154A priority Critical patent/CN102117779B/zh
Publication of CN102117779A publication Critical patent/CN102117779A/zh
Application granted granted Critical
Publication of CN102117779B publication Critical patent/CN102117779B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种利用选择性外延提升SONOS闪存器件可靠性的方法，包括如下步骤：第一步，采用选择性外延工艺在硅衬底上生长外延掺杂层；第二步，在外延掺杂层上生长隧穿氧化层；第三步，在隧穿氧化层上生长氮氧化硅陷阱层，并同时用N2O对其进行原位掺杂，形成氮氧化硅混合物，作为存储电荷的介质；第四步，在氮氧化硅陷阱层上生长高温热氧化层。该方法利用选择性外延掺杂生长来代替离子注入对擦写电压进行调节，从而避免对硅表面的损伤，从而使SONOS闪存器件的可靠性寿命得到提高。

Description

利用选择性外延提升SONOS闪存器件可靠性的方法
技术领域
本发明属于半导体集成电路制造领域，涉及一种SONOS闪存器件的制造工艺方法，尤其涉及一种利用选择性外延提升SONOS闪存器件可靠性的方法。
背景技术
SONOS闪存器件(以氮化硅作为电荷存储介质的闪存器件)，因为具备良好的等比例缩小特性和抗辐照特性而成为目前主要的闪存类型之一。SONOS闪存器件在应用上也面临着许多问题。其中可靠性相关的问题主要有两个：一是Endurance(耐久)特性，就是衡量SONOS器件在多次编程/擦除之后，器件特性方面的退化。二是Data Retention(数据保持)特性，就是SONOS器件的数据保存能力。由于现有SONOS闪存器件的擦写电压的调节主要利用离子注入来完成，因此对硅表面有一定的损伤使硅与隧穿氧化层界面的缺陷增多。SONOS闪存器件由于需要对插写电压进行调节以获得最大的工艺窗口，因此通常需要对沟道进行离子注入掺杂。然而，离子注入会对硅表面产生损伤，由此使SONOS的隧穿氧化层与硅的界面生成较多的缺陷，最终直接减少了器件的可靠性寿命。同时在后续隧穿氧化层形成工艺时可能会带来离子注入掺杂的重新分布，增加器件性能的不稳定性。
发明内容
本发明要解决的技术问题是提供一种利用选择性外延提升SONOS闪存器件可靠性的方法，该方法利用选择性外延掺杂生长来代替离子注入对擦写电压进行调节，从而避免对硅表面的损伤，从而使Data Retention(数据保持)寿命得到改善。
为解决上述技术问题，本发明提供一种利用选择性外延提升SONOS闪存器件可靠性的方法，包括如下步骤：
第一步，采用选择性外延工艺在硅衬底上生长外延掺杂层；
第二步，在外延掺杂层上生长隧穿氧化层；
第三步，在隧穿氧化层上生长氮氧化硅陷阱层，并同时用N2O对其进行原位掺杂，形成氮氧化硅混合物，作为存储电荷的介质；
第四步，在氮氧化硅陷阱层上生长高温热氧化层。
和现有技术相比，本发明具有以下有益效果：本发明利用选择性外延掺杂来代替离子注入以此对Vtp(写入电压)，Vte(插除电压)进行调节，从而提升SONOS闪存器件可靠性的方法。本发明利用了选择性外延掺杂的方法来代替离子注入，采用氧化硅作为沟道区域的掩模层(沟道区表面无氧化硅覆盖)，采用掺杂的选择性外延工艺，在沟道区域进行选择性掺杂外延层的生长，之后再将氧化硅剥离，这样不仅可以使沟道里的掺杂浓度更均匀，而且还降低了隧穿氧化层与硅界面间的缺陷数量，从而使SONOS闪存器件的可靠性寿命得到提高。本发明工艺比较简单，易于集成，可以用于批量生产。
附图说明
图1是本发明中第一步完成后SONOS闪存器件的截面图；
图2是本发明中第二步完成后SONOS闪存器件的截面图；
图3是本发明中第三步完成后SONOS闪存器件的截面图；
图4是本发明中第四步完成后SONOS闪存器件的截面图。
其中，1为硅衬底，2为外延掺杂层，3为隧穿氧化层，4为氮氧化硅陷阱层，5为高温热氧化层。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明是一种利用选择性外延掺杂来代替离子注入以此对Vtp(写入电压)，Vte(插除电压)进行调节，从而提升SONOS闪存器件可靠性的方法。SONOS闪存器件由于需要对插写电压进行调节以获得最大的工艺窗口，因此通常需要对沟道进行离子注入掺杂。然而，离子注入会对硅表面产生损伤，由此使SONOS的隧穿氧化层与硅的界面生成较多的缺陷，最终直接减少了器件的可靠性寿命。同时在后续隧穿氧化层形成工艺时可能会带来离子注入掺杂的重新分布，增加器件性能的不稳定性。本发明利用了选择性外延掺杂的方法来代替离子注入，采用氧化硅作为沟道区域的掩模层(沟道区表面无氧化硅覆盖)，采用掺杂的选择性外延工艺，在沟道区域进行选择性掺杂外延层的生长，之后再将氧化硅剥离，这样不仅可以使沟道里的掺杂浓度更均匀，而且还降低了隧穿氧化层与硅界面间的缺陷数量，从而使SONOS闪存器件的可靠性寿命得到提高。
本发明方法主要的工艺流程包括如下步骤(如图1)：
第一步，如图1所示，在硅衬底1上生长外延掺杂层2，应用选择性外延工艺。该步骤具体包括：(1)在硅衬底上淀积氧化硅掩模层，该淀积工艺可以是热氧化或者是PE-CVD(等离子体化学气相淀积)，AP-CVD(常压化学气相淀积)，LP-CVD(低压化学气相淀积)等化学气相淀积工艺，该氧化硅掩模层的厚度范围为10～2000埃；(2)定义沟道区的光刻与刻蚀；(3)外延掺杂层2生长，应用选择性外延工艺，所生长的外延层为掺杂外延生长，掺杂气体及掺杂浓度根据器件需要选择；该选择性外延工艺所用到含有氯原子的硅源反应前驱气体可以是SiCl4，SiHCl3，或SiH2Cl2等，根据器件(对于外延层类型(N型或者P型)以及电阻率)需要选择掺杂气体种类及浓度(例如50ppmPH3，100ppmAsH3，20ppmBH3…)，外延生长的温度范围：700℃-1000℃，压力范围为：10-150torr；(4)氧化硅掩模层去除。该步骤采用氧化硅作为沟道区域的掩模层(沟道区表面无氧化硅覆盖)，采用掺杂的选择性外延工艺，在沟道区域进行选择性掺杂外延层的生长，之后再将氧化硅掩模层剥离，这样不仅可以使沟道里的掺杂浓度更均匀，而且还降低了隧穿氧化层与硅界面间的缺陷数量，从而使可靠性寿命得到提高。
第二步，如图2所示，在外延掺杂层2上生长隧穿氧化层3，这步工艺采用高温低压热氧化工艺，其工艺条件为：温度(650℃～900℃)，压力(1mtorr～760torr)，时间(1秒～100min)和氧气流量(50sccm～10slm)。
第三步，如图3所示，在隧穿氧化层3上生长氮氧化硅陷阱层4，并同时用N2O对其进行原位掺杂，形成氮氧化硅混合物，作为存储电荷的介质，这步工艺采用常规的低压化学气相淀积工艺，其工艺条件为：温度(650℃～900℃)，压力(1mtorr～760torr)，时间(1秒～100min)和氧气流量(1sccm～10slm)，氨气流量(1sccm～10slm)，N2O流量(1sccm～10slm)。
第四步，如图4所示，在氮氧化硅陷阱层4上生长高温热氧化层5，这步工艺采用常规的低压化学气相淀积工艺，其工艺条件为：温度(650℃～900℃)，压力(1mtorr～760torr)，时间(1秒～100min)和DCS(二氯二氢硅)流量(1sccm～10slm)，N2O流量(1sccm～10slm)。
上述结构、工艺参数需根据相应的控制和产能进行优化调整。

Claims (6)

1.一种利用选择性外延提升SONOS闪存器件可靠性的方法，其特征在于，包括如下步骤：
第一步，采用选择性外延工艺在硅衬底上生长外延掺杂层；所述选择性外延工艺为掺杂外延生长，掺杂气体及掺杂浓度根据器件需要选择；该选择性外延工艺采用含有氯原子的硅源反应前驱气体；该外延生长的温度范围为700℃-1000℃，压力范围为10-150torr；所述含有氯原子的硅源反应前驱气体是SiCl4，SiHCl3或SiH2Cl2；所述掺杂气体及掺杂浓度为50ppmPH3，100ppmAsH3或20ppmBH3；
第二步，在外延掺杂层上生长隧穿氧化层；
第三步，在隧穿氧化层上生长氮氧化硅陷阱层，并同时用N2O对其进行原位掺杂，形成氮氧化硅混合物，作为存储电荷的介质；
第四步，在氮氧化硅陷阱层上生长高温热氧化层。
2.根据权利要求1所述的利用选择性外延提升SONOS闪存器件可靠性的方法，其特征在于：第一步具体包括如下步骤：(1)在硅衬底上淀积氧化硅掩模层；(2)定义沟道区的光刻与刻蚀；(3)采用选择性外延工艺生长外延掺杂层；(4)氧化硅掩模层去除。
3.根据权利要求2所述的利用选择性外延提升SONOS闪存器件可靠性的方法，其特征在于：步骤(1)中，采用热氧化工艺或者化学气相淀积工艺，所述氧化硅掩模层的厚度范围为10～2000埃。
4.根据权利要求1所述的利用选择性外延提升SONOS闪存器件可靠性的方法，其特征在于：第二步采用高温低压热氧化工艺，其温度为650℃～900℃，压力为1mtorr～760torr，时间为1秒～100分钟，氧气流量为50sccm～10slm。
5.根据权利要求1所述的利用选择性外延提升SONOS闪存器件可靠性的方法，其特征在于：第三步采用低压化学气相淀积工艺生长氮氧化硅陷阱层，其温度为650℃～900℃，压力为1mtorr～760torr，时间为1秒～100分钟，氧气流量为1sccm～10slm，氨气流量为1sccm～10slm，N2O流量为1sccm～10slm。
6.根据权利要求1所述的利用选择性外延提升SONOS闪存器件可靠性的方法，其特征在于：第四步采用低压化学气相淀积工艺，其温度为650℃～900℃，压力为1mtorr～760torr，时间为1秒～100分钟，二氯二氢硅流量为1sccm～10slm，N2O流量为1sccm～10slm。
CN2010100272154A 2010-01-05 2010-01-05 利用选择性外延提升sonos闪存器件可靠性的方法 Active CN102117779B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010100272154A CN102117779B (zh) 2010-01-05 2010-01-05 利用选择性外延提升sonos闪存器件可靠性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010100272154A CN102117779B (zh) 2010-01-05 2010-01-05 利用选择性外延提升sonos闪存器件可靠性的方法

Publications (2)

Publication Number Publication Date
CN102117779A CN102117779A (zh) 2011-07-06
CN102117779B true CN102117779B (zh) 2013-03-13

Family

ID=44216468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010100272154A Active CN102117779B (zh) 2010-01-05 2010-01-05 利用选择性外延提升sonos闪存器件可靠性的方法

Country Status (1)

Country Link
CN (1) CN102117779B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112186069B (zh) * 2020-08-31 2022-05-17 晶澳（扬州）太阳能科技有限公司 一种均匀的超薄遂穿氧化层的制备方法及电池
CN112490119A (zh) * 2020-12-21 2021-03-12 上海华力微电子有限公司 一种改善隧穿氧化层可靠性的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1674257A (zh) * 2004-03-26 2005-09-28 力晶半导体股份有限公司 快闪存储器结构及其制作方法
CN1822375A (zh) * 2004-12-30 2006-08-23 东部亚南半导体株式会社 Cmos图像传感器及其制造方法
CN101132007A (zh) * 2006-08-23 2008-02-27 东部高科股份有限公司 闪存器件及其制造方法
CN101192577A (zh) * 2006-11-30 2008-06-04 东部高科股份有限公司 闪存器件及其制造方法
CN101330013A (zh) * 2007-06-21 2008-12-24 中芯国际集成电路制造(上海)有限公司 隧穿氧化层的制作方法及快闪存储器的制作方法
CN101436545A (zh) * 2007-11-16 2009-05-20 东部高科股份有限公司 制造闪速单元的方法
CN101452964A (zh) * 2005-08-04 2009-06-10 旺宏电子股份有限公司 有着一ono上介电层的非易失性存储器半导体元件
CN101471384A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 非易失性存储器件及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1674257A (zh) * 2004-03-26 2005-09-28 力晶半导体股份有限公司 快闪存储器结构及其制作方法
CN1822375A (zh) * 2004-12-30 2006-08-23 东部亚南半导体株式会社 Cmos图像传感器及其制造方法
CN101452964A (zh) * 2005-08-04 2009-06-10 旺宏电子股份有限公司 有着一ono上介电层的非易失性存储器半导体元件
CN101132007A (zh) * 2006-08-23 2008-02-27 东部高科股份有限公司 闪存器件及其制造方法
CN101192577A (zh) * 2006-11-30 2008-06-04 东部高科股份有限公司 闪存器件及其制造方法
CN101330013A (zh) * 2007-06-21 2008-12-24 中芯国际集成电路制造(上海)有限公司 隧穿氧化层的制作方法及快闪存储器的制作方法
CN101436545A (zh) * 2007-11-16 2009-05-20 东部高科股份有限公司 制造闪速单元的方法
CN101471384A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 非易失性存储器件及其制造方法

Also Published As

Publication number Publication date
CN102117779A (zh) 2011-07-06

Similar Documents

Publication Publication Date Title
US11557474B2 (en) Methods for selective deposition utilizing n-type dopants and/or alternative dopants to achieve high dopant incorporation
CN102931083B (zh) 半导体器件及其制造方法
CN100383933C (zh) 快闪内存的穿隧氮氧化物
CN100565803C (zh) 用于制造半导体器件的方法以及外延生长装置
TWI455251B (zh) 製造非揮發性電荷擷取記憶體裝置之單一晶圓程序
CN104254921A (zh) 具有分离氮化物存储层的sonos堆栈
CN104321878A (zh) 具有多个氮氧化物层的氧化物氮化物氧化物堆栈
KR102482578B1 (ko) 에피택셜 웨이퍼의 제조방법
CN102117779B (zh) 利用选择性外延提升sonos闪存器件可靠性的方法
CN105529268A (zh) 晶体管及其形成方法
US20140209995A1 (en) Non-Volatile Memory Cells Having Carbon Impurities and Related Manufacturing Methods
CN101930914A (zh) Sonos中氧化硅-氮氧化硅-氧化硅层的制造方法
US8373233B2 (en) Highly N-type and P-type co-doping silicon for strain silicon application
CN102760737A (zh) 浮栅型eeprom器件及其制造方法
US8102052B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
US9646830B2 (en) Semiconductor structure and fabrication method thereof
CN101364538A (zh) 栅层形成方法
CN103187269B (zh) 晶体管的形成方法
CN101859699A (zh) 多晶硅淀积工艺
CN102376555B (zh) On膜氧化作为隧穿电介质提升sonos可靠性的方法
TWI594327B (zh) 用於製造非揮發性電荷捕獲記憶體元件之基氧化方法
KR20090017074A (ko) 에피층 성장방법
CN111599814B (zh) 分栅快闪存储器及其形成方法
CN101930910B (zh) 修复离子注入后氧化推进形成的衬底高低差的方法
KR20080057065A (ko) 전자 소자용 ＧａＮ 웨이퍼 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.