TWI455251B - 製造非揮發性電荷擷取記憶體裝置之單一晶圓程序 - Google Patents

製造非揮發性電荷擷取記憶體裝置之單一晶圓程序 Download PDF

Info

Publication number
TWI455251B
TWI455251B TW096136689A TW96136689A TWI455251B TW I455251 B TWI455251 B TW I455251B TW 096136689 A TW096136689 A TW 096136689A TW 96136689 A TW96136689 A TW 96136689A TW I455251 B TWI455251 B TW I455251B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
processing chamber
degrees celsius
charge extraction
substrate
Prior art date
Application number
TW096136689A
Other languages
English (en)
Other versions
TW200847344A (en
Inventor
Krishnaswamy Ramkumar
Sagy Levy
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of TW200847344A publication Critical patent/TW200847344A/zh
Application granted granted Critical
Publication of TWI455251B publication Critical patent/TWI455251B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/954—Making oxide-nitride-oxide device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

製造非揮發性電荷擷取記憶體裝置之單一晶圓程序
本發明屬於半導體裝置領域。
在過去數十年中，積體電路中特徵之定標已成為日益成長之半導體工業的驅動力。定標為愈來愈小之特徵使得可增加半導體晶片之有限面積上之功能單元的密度。舉例而言，縮小電晶體尺寸允許增加併入晶片上之記憶體裝置的數目，從而製造具有增加容量之產品。然而，追求不斷增大之容量並非不存在問題。最佳化每一裝置之效能的必要性變得愈發顯著。
非揮發性半導體記憶體通常使用堆疊浮閘型場效電晶體。在該等電晶體中，藉由使控制閘極偏壓並使於其上形成待程式化記憶體單元之基板的主體區域接地而將電子注入該記憶體單元之浮置閘極中。使用氧化物－氮化物－氧化物(ONO)堆疊作為如半導體－氧化物－氮化物－氧化物－半導體(SONOS)電晶體中之電荷儲存層或作為如分離閘極快閃電晶體中之浮置閘極與控制閘極之間之隔離層。圖1說明一習知非揮發性電荷擷取記憶體裝置之橫截面圖。
參照圖1，半導體裝置100包括一包括一形成於一矽基板102上之習知ONO部分106之SONOS閘極堆疊104。半導體裝置100進一步包括位於SONOS閘極堆疊104任一側上之源極及汲極區域110以界定一通道區域112。SONOS閘極堆疊104包括一形成於ONO部分106上方且與其接觸之多晶矽閘極層108。多晶矽閘極層108係由ONO部分106而與矽基板102電隔離。ONO部分106通常包括一穿隧氧化物層106A、一氮化物或氮氧化物電荷擷取層106B及一覆蓋氮化物或氮氧化物層106B之頂部氧化物層106C。
習知SONOS電晶體之一個問題為在試圖定標該等裝置時所獲得之劣質穿隧氧化物層106A。慣常使用分批處理設備來使穿隧氧化物層106A生長。該製程可能足以用於相對較厚之穿隧氧化物層。然而，試圖以分批處理設備來使較薄之穿隧氧化物層106A生長(亦即定標穿隧氧化物層106A)已產生具有不可接受低品質及/或不良厚度均一性之穿隧氧化物層。圖2說明一分批處理工具之習知氧化腔室的橫截面圖。
參照圖2，一分批氧化腔室200包括一載體裝置204以固持複數個半導體晶圓202。在使穿隧氧化物層於該複數個半導體晶圓202之每一者上生長之過程中，晶圓間及晶圓內穿隧氧化物生長變異皆可發生。因為該複數個半導體晶圓202之每一晶圓之相對排列關於分批氧化腔室200之座標而變化，故可產生該等變異。另外，用以加熱分批氧化腔室200中之該複數個半導體晶圓202之長溫度上升時間及穩定時間可減少該複數個半導體晶圓202之熱預算。此外，分批氧化腔室200通常受限於攝氏800度或更低之處理溫度。
本文描述製造非揮發性電荷擷取記憶體裝置之方法。在以下描述中，闡明諸如規定尺寸之諸多特定細節以便提供對本發明之全面理解。熟習此項技術者將顯而易見，本發明可在無該等特定細節之情況下加以實施。在其他情況下，未詳細描述諸如圖案化步驟或濕式化學清潔之熟知處理步驟，以免不必要地混淆本發明。另外，應理解圖式中所示之各個實施例為說明性表示且未必按比例繪製。
本文揭示一種製造非揮發性電荷擷取記憶體裝置之方法。在一實施例中，在一單一晶圓叢集工具之第一處理腔室中於一基板上形成一穿隧介電層。接著可在該單一晶圓叢集工具之第二處理腔室中於該穿隧介電層上形成一電荷擷取層。在一實施例中，接著在該單一晶圓叢集工具之第三處理腔室中於該電荷擷取層上形成一頂部介電層。在一替代實施例中，該頂部介電層係在該單一晶圓叢集工具之第二處理腔室中形成於該電荷擷取層上。
一般而言，可在不使裝置效能降級之情況下，將一包括一在一單一晶圓氧化腔室中形成於一基板上之穿隧介電層之非揮發性電荷擷取記憶體裝置定標至更小尺寸。根據本發明之一實施例，在高於習知分批處理腔室中可達成溫度之溫度下，在一單一晶圓氧化腔室中於一基板上形成一穿隧介電層。因此，所得穿隧介電層甚至在厚度減小時仍可具有極高品質。在一實施例中，與在分批處理腔室中形成之穿隧介電層相比，在單一晶圓氧化腔室中形成於一基板上之穿隧介電層密度更高且每立方公分包含實質上更少之氫原子。相較於分批處理腔室而言，一穿隧介電層形成於其上之基板在單一晶圓氧化腔室中可暴露於較低溫度上升速率及較短穩定時間。因此，根據本發明之一實施例，藉由使用單一晶圓氧化腔室而減小對基板熱預算之影響。於單一晶圓氧化腔室中所形成之穿隧介電層可較不易受其上生長該穿隧介電層之基板中之晶面取向差的影響。在一實施例中，藉由在一單一晶圓氧化腔室中形成穿隧介電層顯著地減小由差異性晶面氧化速率所引起之角效應。藉由在一單一晶圓叢集工具中形成氧化物－氮化物－氧化物(ONO)堆疊之所有層可減少個別層之間之界面損壞。因此，根據本發明之一實施例，在一單一晶圓叢集工具中單程地製造ONO堆疊，以便保持該ONO堆疊中各層之間之原始界面。
可在一單一晶圓叢集工具中製造非揮發性電荷擷取記憶體裝置之一部分。圖3說明根據本發明之一實施例之一單一晶圓叢集工具中之處理腔室的排列。參照圖3，一單一晶圓叢集工具300中之處理腔室的排列包括一轉移腔室302、一第一處理腔室304、一第二處理腔室306及一第三處理腔室308。在一實施例中，轉移腔室302係用於接收來自外部環境之晶圓以用於引入單一晶圓叢集工具300中。在一實施例中，處理腔室302、304及306之每一者均係以可使晶圓在該等腔室與轉移腔室302之間來回穿過之方式排列，如圖3中之雙頭箭頭所描繪。根據本發明之另一實施例，雖然未展示，但單一晶圓叢集工具300仍可經組態以使晶圓可直接在處理腔室302、304及306之間轉移。
單一晶圓叢集工具300可為在處理腔室304、306及308中以及在該等處理腔室與轉移腔室302之間排除外部環境之任何叢集工具。因此，根據本發明之一實施例，一旦晶圓進入處理腔室302中，該晶圓便在其移動進入處理腔室304、306及308中並在該等處理腔室與轉移腔室302之間移動時得到保護以免受外部環境影響。該單一晶圓叢集工具之一實例為可購自位於Santa Clara,CA之Applied Materials,Inc.之Centura平臺。在一實施例中，一旦轉移腔室302已接收晶圓，則於單一晶圓叢集工具300中維持小於大約100毫托之真空。
處理腔室302、304及306可包括(但不限於)單一晶圓氧化腔室、單一晶圓低壓化學氣相沈積腔室或其組合。舉例而言，根據本發明之一實施例，第一處理腔室304為一單一晶圓氧化腔室，第二處理腔室306為一單一晶圓低壓化學氣相沈積腔室，且第三處理腔室308為一單一晶圓低壓化學氣相沈積腔室。單一晶圓氧化腔室之一實例為來自Applied Materials,Inc.之In－Situ Steam Generation(ISSG)腔室。單一晶圓低壓化學氣相沈積腔室之實例包括來自Applied Materials,Inc.之SiNgenTM 腔室及OXYgenTM 腔室。代替加熱整個處理腔室來加熱晶圓(此為典型分批處理腔室之情況)，可加熱用於運載單一晶圓之夾盤來加熱晶圓。根據本發明之一實施例，使用夾盤來將晶圓加熱至所需處理溫度。因此，可實現相對較短之溫度上升時間及穩定時間。
可在一單一晶圓叢集工具中製造非揮發性電荷擷取記憶體裝置之一部分。圖4描繪表示根據本發明之一實施例之一種製造非揮發性電荷擷取記憶體裝置之方法中之一系列操作的流程圖400。圖5A說明根據本發明之一實施例之對應於流程圖400之操作402之基板的橫截面圖。
參照流程圖400之操作402及對應之圖5A，於一單一晶圓叢集工具中提供一基板500。在一實施例中，於一諸如結合圖3所述之轉移腔室302之轉移腔室中提供基板500。
基板500可包含適用於半導體裝置製造之任何材料。在一實施例中，基板500為一包含可包括(但不限於)矽、鍺、矽－鍺或III－V化合物半導體材料之材料之單晶的塊狀基板。在另一實施例中，基板500包括一具有一頂部磊晶層之塊狀層。在一特定實施例中，該塊狀層包含可包括(但不限於)矽、鍺、矽－鍺、III－V化合物半導體材料及石英之材料之單晶，而該頂部磊晶層包含一可包括(但不限於)矽、鍺、矽－鍺及III－V化合物半導體材料之單晶層。在另一實施例中，基板500包括一在一位於一下部塊狀層上方之中間絕緣體層上的頂部磊晶層。該頂部磊晶層包含一可包括(但不限於)矽(亦即以形成一絕緣體上覆矽(SOI)半導體基板)、鍺、矽－鍺及III－V化合物半導體材料之單晶層。該絕緣體層包含可包括(但不限於)二氧化矽、氮化矽及氮氧化矽之材料。該下部塊狀層包含可包括(但不限於)矽、鍺、矽－鍺、III－V化合物半導體材料及石英之單晶。基板500可進一步包括摻雜物雜質原子。
圖5B說明根據本發明之一實施例之一對應於流程圖400之操作404、具有一穿隧介電層形成於其上之基板的橫截面圖。參照流程圖400之操作404及對應之圖5B，在一單一晶圓叢集工具之第一處理腔室中於基板500上形成一穿隧介電層502。
穿隧介電層502可為任何材料且具有適合於允許電荷載流子在施加閘極偏壓下穿隧進入電荷擷取層同時在未使裝置偏壓時維持一合適漏電障壁之任何厚度。根據本發明之一實施例，藉由熱氧化處理來形成穿隧介電層502，其中消耗矽晶圓之上表面以形成穿隧介電層502。在一實施例中，穿隧介電層502包含諸如(但不限於)二氧化矽、氮氧化矽或其組合之材料。在一實施例中，在一諸如結合圖3所述之單一晶圓氧化腔室之單一晶圓氧化腔室中於基板500上形成穿隧介電層502。在一特定實施例中，該第一處理腔室為一單一晶圓氧化腔室且穿隧介電層502係在大約攝氏950度至攝氏1100度範圍內之溫度下形成。在另一特定實施例中，該第一處理腔室為一單一晶圓氧化腔室且穿隧介電層502係藉由一使用氧氣(O2 )及氫氣(H2 )之自由基氧化處理在大約攝氏1000度至攝氏1100度範圍內之溫度下形成。在一實施例中，穿隧介電層502經形成為大約1至10奈米範圍內之厚度。在一特定實施例中，穿隧介電層502經形成為大約1.5至2.5奈米範圍內之厚度。根據本發明之一實施例，穿隧介電層502經形成為一高密度、低氫含量薄膜。
在形成穿隧介電層502之後，但在任何進一步處理之前，穿隧介電層502可經受氮化處理。在一實施例中，於第一處理腔室中發生氮化。根據本發明之一實施例，在形成穿隧介電層502之後且在形成電荷擷取層之前，於第一處理腔室中使基板500退火，其中退火包括在包括氮氣之氣氛中在大約攝氏900度至攝氏1100度範圍內之溫度下，將基板500加熱大約30秒鐘至60秒鐘範圍內之持續時間。在一實施例中，包括氮氣之氣氛包含諸如(但不限於)氮氣(N2 )、氧化亞氮(N2 O)、二氧化氮(NO2 )、氧化氮(NO)及氨氣(NH3 )之氣體。在另一實施例中，於一獨立處理腔室中發生氮化。或者，可省略此氮化步驟。
圖5C說明根據本發明之一實施例之一對應於流程圖400之操作406、具有一電荷擷取層形成於其上之基板的橫截面圖。參照流程圖400之操作406及對應之圖5C，在一單一晶圓叢集工具之第二處理腔室中於穿隧介電層502上形成一電荷擷取層504。
電荷擷取層504可包含任何材料且具有適合於儲存電荷且因此改變閘極堆疊之臨限電壓的任何厚度。根據本發明之一實施例，電荷擷取層504係藉由化學氣相沈積製程而形成且包含諸如(但不限於)氮化矽、氮氧化矽及其可變化學計量之材料。在一實施例中，電荷擷取層504係在一諸如結合圖3所述之SiNgenTM 單一晶圓低壓化學氣相沈積腔室之單一晶圓低壓化學氣相沈積腔室中形成於穿隧介電層502上。在一特定實施例中，第二處理腔室為一單一晶圓低壓化學氣相沈積腔室且電荷擷取層504係在低於用以形成穿隧介電層502之溫度的溫度下形成。在另一特定實施例中，第二處理腔室為一單一晶圓低壓化學氣相沈積腔室且電荷擷取層504係在大約攝氏700度至攝氏850度範圍內之溫度下形成。在另一特定實施例中，第二處理腔室為一單一晶圓低壓化學氣相沈積腔室，且電荷擷取層504係在大約攝氏750度至攝氏780度範圍內之溫度下形成且具有經改良之電荷保留容量。在一特定實施例中，第二處理腔室為一單一晶圓低壓化學氣相沈積腔室，且電荷擷取層504係藉由使用諸如(但不限於)二氯矽烷(H2 SiCl2 )、雙－(第三丁基胺基)矽烷(BTBAS)、氨氣(NH3 )及氧化亞氮(N2 O)之氣體而形成。在一實施例中，電荷擷取層504經形成為大約8至10奈米範圍內之厚度。
或者，電荷擷取層504可包括多個組合物區域。舉例而言，根據本發明之一實施例，電荷擷取層504包括一富氧部分及一富矽部分，且係藉由在第二處理腔室中由第一氣體組合物使一富氧氮氧化物薄膜沈積及接著在第二處理腔室中由第二氣體組合物使一富矽氮氧化物薄膜沈積而形成。在一實施例中，電荷擷取層504係藉由改變氨氣(NH3 )之流動速率並引入氧化亞氮(N2 O)及二氯矽烷(SiH2 Cl2 )以提供所要氣體比率以首先得到一富氧氮氧化物薄膜且接著得到一富矽氮氧化物薄膜而形成。在一特定實施例中，富氧氮氧化物薄膜係藉由引入一包括N2 O、NH3 及SiH2 Cl2 之處理氣體同時使腔室維持約5毫托(mT)至約500毫托之壓力，且使基板維持約700℃至約850℃及更佳至少約780℃之溫度歷時約2.5分鐘至約20分鐘之時期而形成。在另一實施例中，處理氣體可包括以約8：1至約1：8之比率混合之N2 O與NH3 及以約1：7至約7：1之比率混合之SiH2 Cl2 與NH3 之氣體混合物，且可以約5至約200標準立方公分/分鐘(sccm)之流動速率引入。在另一特定實施例中，富矽氮氧化物薄膜係藉由引入一包括N2 O、NH3 及SiH2 Cl2 之處理氣體同時使腔室維持約5毫托(mT)至約500毫托之壓力，且使基板維持約700℃至約850℃及更佳至少約780℃之溫度歷時約2.5分鐘至約20分鐘之時期而形成。在另一實施例中，處理氣體可包括以約8：1至約1：8之比率混合之N2 O與NH3 及以約1：7至約7：1之比率混合之SiH2 Cl2 與NH3 之氣體混合物，且可以約5至約200 sccm之流動速率引入。
此外，在形成具有多個組合物區域之電荷擷取層504之過程中，可在沈積富氧氮氧化物薄膜與沈積富矽氮氧化物薄膜之間進行一退火步驟。在一實施例中，因為該富氧氮氧化物薄膜維持於單一晶圓工具內之環境中且因此保持原始表面，故此退火步驟係可能的。在一實施例中，電荷擷取層504係藉由首先在第二處理腔室中沈積一富氧氮氧化物薄膜，接著在第一處理腔室中使該富氧氮氧化物薄膜退火且最後在第二處理腔室中沈積一富矽氮氧化物薄膜而形成。在第二處理腔室為一維持於諸如第一處理腔室中所維持之最佳溫度的非最佳退火步驟溫度下之單一晶圓低壓化學氣相沈積腔室的情況下，可使用此步驟次序。在一特定實施例中，退火包括在包括氮氣之氣氛中於大約攝氏900度至攝氏1100度範圍內之溫度下加熱大約30秒鐘至60秒鐘範圍內之持續時間。在一特定實施例中，包括氮氣之氣氛包含諸如(但不限於)氮氣(N2 )、氧化亞氮(N2 O)、二氧化氮(NO2 )、氧化氮(NO)及氨氣(NH3 )之氣體。
圖5D說明根據本發明之一實施例之一對應於流程圖400之操作408、具有一頂部介電層形成於其上之基板的橫截面圖。參照流程圖400之操作408及對應之圖5D，在一單一晶圓叢集工具之第三處理腔室中於電荷擷取層504上形成一頂部介電層506。
頂部介電層506可包含任何材料且具有適合於維持一電荷洩漏障壁而不會顯著減小閘極堆疊之電容的任何厚度。根據本發明之一實施例，頂部介電層506係藉由化學氣相沈積製程而形成且包含諸如(但不限於)二氮化矽、氮氧化矽及其組合之材料。在一實施例中，電荷擷取層504係在一諸如結合圖3所述之OXYgenTM 單一晶圓低壓化學氣相沈積腔室之單一晶圓低壓化學氣相沈積腔室中形成於穿隧介電層502上。在一特定實施例中，第三處理腔室為一單一晶圓低壓化學氣相沈積腔室且頂部介電層506係在大約攝氏800度至攝氏850度範圍內之溫度下形成。在一特定實施例中，第三處理腔室為一單一晶圓低壓化學氣相沈積腔室且頂部介電層506係藉由使用諸如(但不限於)二氯矽烷(H2 SiCl2 )及氧化亞氮(N2 O)之氣體而形成。在一實施例中，頂部介電層506具有大約4至5奈米範圍內之厚度。
因此，根據本發明之一實施例，在一單一晶圓叢集工具中單程地形成一包括穿隧介電層502、電荷擷取層504及頂部介電層506之ONO堆疊。藉由在該單一晶圓叢集工具中單程地製造該ONO堆疊，可保持穿隧介電層502與電荷擷取層504之間及電荷擷取層504與頂部介電層506之間之原始界面。在一實施例中，穿隧介電層502、電荷擷取層504及頂部介電層506係在不破壞該單一晶圓叢集工具中之真空的情況下形成。在一實施例中，每一層係在不同溫度下形成以調適薄膜特性而不會引發顯著之上升時間損失。另外，如與在分批處理工具中製造相反，藉由在一單一晶圓叢集工具中製造該ONO堆疊可最佳化該ONO堆疊之總體均一性。舉例而言，根據本發明之一實施例，與在分批處理工具中製造相反，藉由在一單一晶圓叢集工具中製造該ONO堆疊，可將穿越一單一晶圓之該ONO堆疊之厚度的可變性減小多達大約30%。在一例示性實施例中，1σ係大約在穿隧介電層502厚度之1至2%範圍內。
參照流程圖400之操作410，在形成頂部介電層506之後但在自該單一晶圓叢集工具中移除基板500之前，該ONO堆疊可進一步在第一處理腔室中經受氮化處理。根據本發明之一實施例，在第三處理腔室中形成頂部介電層506之後，在第一處理腔室中使基板500退火，其中該退火包括在包括氮氣之氣氛中，在大約攝氏900度至攝氏1100度範圍內之溫度下將基板500加熱大約30秒鐘至60秒鐘範圍內之持續時間。在一實施例中，包括氮氣之氣氛包含諸如(但不限於)氮氣(N2 )、氧化亞氮(N2 O)、二氧化氮(NO2 )、氧化氮(NO)及氨氣(NH3 )之氣體。或者，可省略此氮化步驟(亦即流程圖400之操作410)且可自該單一晶圓叢集工具卸載該晶圓。
在製造包括穿隧介電層502、電荷擷取層504及頂部介電層506之ONO堆疊之後，可製造一非揮發性電荷擷取記憶體裝置以包括該ONO堆疊之一圖案化部分。圖5E說明根據本發明之一實施例之一非揮發性電荷擷取記憶體裝置的橫截面圖。
參照圖5E，一非揮發性電荷擷取記憶體裝置包括形成於一基板500上之該ONO堆疊的一圖案化部分。該ONO堆疊包括穿隧介電層502、電荷擷取層504及頂部介電層506。一閘極層508安置於頂部介電層506上。該非揮發性電荷擷取記憶體裝置進一步包括位於該ONO堆疊任一側上之基板500中之源極及汲極區域512，其在該ONO堆疊下方之基板500中界定一通道區域514。一對介電隔片510隔離穿隧介電層502、電荷擷取層504、頂部介電層506及閘極層508之側壁。在一特定實施例中，通道區域514為P型摻雜，且在一替代實施例中，通道區域514為N型摻雜。
根據本發明之一實施例，該非揮發性電荷擷取記憶體裝置為一SONOS型裝置，其中電荷擷取層504為一絕緣層。按照慣例，SONOS代表"半導體－氧化物－氮化物－氧化物－半導體"，其中第一個"半導體"係指通道區域材料，第一個"氧化物"係指穿隧介電層，"氮化物"係指電荷擷取介電層，第二個"氧化物"係指頂部介電層(亦稱為阻擋介電層)且第二個"半導體"係指閘極層。然而，如本文所述，SONOS型裝置並不限於該等特定材料。
閘極層508可包含適用於在操作SONOS型電晶體期間調適偏壓之任何導體或半導體材料。根據本發明之一實施例，閘極層508係藉由化學氣相沈積製程而形成，且包含摻雜型多晶矽。在另一實施例中，閘極層508係藉由物理氣相沈積而形成，且包含可包括(但不限於)金屬氮化物、金屬碳化物、金屬矽化物、鉿、鋯、鈦、鉭、鋁、釕、鈀、鉑、鈷及鎳之含金屬材料。
基板500中之源極及汲極區域512可為具有與通道區域514相反導電性之任何區域。舉例而言，根據本發明之一實施例，源極及汲極區域512為N型摻雜區域而通道區域514為一P型摻雜區域。在一實施例中，基板500且因此通道區域514包含具有1×1015 至1×1019 個原子/立方公分範圍內之硼濃度的硼摻雜單晶矽。源極及汲極區域512包含具有5×1016 至5×1019 個原子/立方公分範圍內之N型摻雜物濃度的磷摻雜或砷摻雜區域。在一特定實施例中，源極及汲極區域512在基板500中具有80至200奈米範圍內之深度。根據本發明之一替代實施例，源極及汲極區域512為P型摻雜區域而通道區域514為一N型摻雜區域。
在本發明之另一實施例中，可在一僅使用兩個處理腔室之單一晶圓叢集工具中製造一非揮發性電荷擷取記憶體裝置之一部分。圖6描繪表示根據本發明之一實施例之一種製造非揮發性電荷擷取記憶體裝置之方法中之一系列操作的流程圖600。
參照流程圖600，操作602、604、606及610分別對應於上文結合流程圖400所述之操作402、404、406及410。然而，根據本發明之一實施例，操作608包括在與操作606中用以形成電荷擷取層之處理腔室相同之處理腔室中形成一頂部介電層。因此，在一實施例中，在第一處理腔室中於一基板上形成一穿隧介電層，在第二處理腔室中於該穿隧介電層上形成一電荷擷取層且在該第二處理腔室中於該電荷擷取層上形成一頂部介電層。在一特定實施例中，該第一處理腔室為一單一晶圓氧化腔室且該第二處理腔室為一單一晶圓低壓化學氣相沈積腔室。
在一單一晶圓氧化腔室中藉由氧化一基板之上表面而形成之穿隧介電層可較不易受其上生長該穿隧介電層之基板中之晶面取向差的影響。根據本發明之一實施例，藉由在一單一晶圓氧化腔室中形成穿隧介電層而使由差異性晶面氧化速率所引起之角效應顯著減小。圖7A說明根據本發明之一實施例之一包括第一及第二暴露晶面之基板的橫截面圖。
參照圖7A，基板700具有形成於其上之隔離區域702。基板700之暴露部分延伸超出隔離區域702之上表面。基板700可包含結合圖5A中之基板500所述之任何材料且具有結合圖5A中之基板500所述之任何特性。隔離區域702可包含就與基板700黏著而言可相容之任何絕緣材料。根據本發明之一實施例，基板700之暴露部分具有一第一暴露晶面704及一第二暴露晶面706。在一實施例中，第一暴露晶面704之晶體取向不同於第二暴露晶面706之晶體取向。在一特定實施例中，第一暴露晶面704具有<100>取向且第二暴露晶面706具有<110>取向。
可在包括氧氣之氣氛中，在一單一晶圓氧化腔室中加熱基板700以藉由消耗基板700之上表面而形成一穿隧介電層。圖7B說明根據本發明之一實施例包括第一及第二晶面(分別為704及706)且具有一形成於其上之穿隧介電層708之基板700的橫截面圖。在一實施例中，如圖7B中所描繪，在第一暴露晶面704上形成穿隧介電層708之第一部分708A且在第二暴露晶面706上形成穿隧介電層708之第二部分708B。在一實施例中，儘管第一暴露晶面704與第二暴露晶面706之晶面取向不同，但穿隧介電層708之第一部分708A之厚度T1大致上等於穿隧介電層708之第二部分708B之厚度T2。在一特定實施例中，基板700之加熱係在大約攝氏950度至攝氏1100度範圍內之溫度下進行。在一實施例中，在形成穿隧介電層708之後，在包括氮氣之氣氛中，在大約攝氏900度至攝氏1100度範圍內之溫度下，於單一晶圓氧化腔室中使基板700退火歷時大約30秒鐘至60秒鐘之持續時間。
因此，已揭示一種製造非揮發性電荷擷取記憶體裝置之方法。可在一單一晶圓叢集工具之第一處理腔室中於一基板上形成一穿隧介電層。在一實施例中，在該單一晶圓叢集工具之第二處理腔室中於該穿隧介電層上形成一電荷擷取層。接著可在該單一晶圓叢集工具之第二處理腔室或第三處理腔室中於該電荷擷取層上形成一頂部介電層。
100．．．半導體裝置
102．．．矽基板
104．．．SONOS閘極堆疊
106．．．ONO部分
106．．．A穿隧氧化物層
106．．．B氮化物或氮氧化物電荷擷取層
106．．．C頂部氧化物層
108．．．多晶矽閘極層
110．．．源極及汲極區域
112．．．通道區域
200．．．分批氧化腔室
202．．．半導體晶圓
204．．．載體裝置
300．．．單一晶圓叢集工具
302．．．轉移腔室
304．．．第一處理腔室
306．．．第二處理腔室
308．．．第三處理腔室
500．．．基板
502．．．穿隧介電層
504．．．電荷擷取層
506．．．頂部介電層
508．．．閘極層
510．．．介電隔片
512．．．源極及汲極區域
514．．．通道區域
700．．．基板
702．．．隔離區域
704．．．第一暴露晶面
706．．．第二暴露晶面
708．．．穿隧介電層
708A．．．穿隧介電層708之第一部分
708B．．．穿隧介電層708之第二部分
T1．．．穿隧介電層708之第一部分708A之厚度
T2．．．穿隧介電層708之第二部分708B之厚度
圖1說明一習知非揮發性電荷擷取記憶體裝置之橫截面圖。
圖2說明一分批處理工具之習知氧化腔室之橫截面圖。
圖3說明根據本發明之一實施例之一單一晶圓叢集工具中之處理腔室的排列。
圖4描繪表示根據本發明之一實施例之一種製造非揮發性電荷擷取記憶體裝置之方法中之一系列操作的流程圖400。
圖5A說明根據本發明之一實施例之一對應於流程圖400之操作402之基板的橫截面圖。
圖5B說明根據本發明之一實施例之一對應於流程圖400之操作404、具有一穿隧介電層形成於其上之基板的橫截面圖。
圖5C說明根據本發明之一實施例之一對應於流程圖400之操作406、具有一電荷擷取層形成於其上之基板的橫截面圖。
圖5D說明根據本發明之一實施例之一對應於流程圖400之操作408、具有一頂部介電層形成於其上之基板的橫截面圖。
圖5E說明根據本發明之一實施例之一非揮發性電荷擷取記憶體裝置的橫截面圖。
圖6描繪表示根據本發明之一實施例之一種製造非揮發性電荷擷取記憶體裝置之方法中之一系列操作的流程圖600。
圖7A說明根據本發明之一實施例之一包括第一及第二暴露晶面之基板的橫截面圖。
圖7B說明根據本發明之一實施例之包括第一及第二晶面且具有一穿隧介電層形成於其上之基板的橫截面圖。
(無元件符號說明)

Claims (19)

  1. 一種製造一非揮發性電荷擷取記憶體裝置之方法，其包含：在一單一晶圓叢集工具之一第一處理腔室中於一基板上形成一穿隧介電層；在該單一晶圓叢集工具之一第二處理腔室中於該穿隧介電層上形成一電荷擷取層，其中形成該電荷擷取層包含：在該第二處理腔室中藉由一第一氣體組合物使一富氧氮氧化物薄膜沈積；及接著，在該第二處理腔室中藉由一第二氣體組合物使一富矽氮氧化物薄膜沈積；及在該單一晶圓叢集工具之一第三處理腔室中於該電荷擷取層上形成一頂部介電層。
  2. 如請求項1之方法，其中該第一處理腔室為一氧化腔室，且其中該穿隧介電層係在大約攝氏950度至攝氏1100度範圍內之溫度下形成。
  3. 如請求項2之方法，其中該第二處理腔室為一低壓化學氣相沈積腔室，其中該電荷擷取層係在大約攝氏700度至攝氏850度範圍內之溫度下形成，其中該第三處理腔室為一低壓化學氣相沈積腔室，且其中該頂部介電層係在大約攝氏800度至攝氏850度範圍內之溫度下形成。
  4. 如請求項1之方法，其進一步包含：在形成該穿隧介電層之後且在形成該電荷擷取層之前，在該第一處理腔室中使該基板退火，其中該退火包含在一包含氮氣之氣氛中，在大約攝氏900度至攝氏1100度範圍內之溫度下將該基板加熱大約30秒鐘至60秒鐘範圍內之持續時間。
  5. 如請求項4之方法，其進一步包含：在形成該頂部介電層之後，在該第一處理腔室中使該基板退火，其中該退火包含在一包含氮氣之氣氛中，在大約攝氏900度至攝氏1100度範圍內之溫度下將該基板加熱大約30秒鐘至60秒鐘範圍內之持續時間。
  6. 如請求項1之方法，其中該穿隧介電層、該電荷擷取層及該頂部介電層係在不破壞該單一晶圓叢集工具中之真空的情況下形成。
  7. 如請求項3之方法，其中該電荷擷取層包含一選自由氮化矽及氮氧化矽組成之群之材料。
  8. 如請求項3之方法，其中該頂部介電層包含一選自由二氧化矽及氮氧化矽組成之群之材料。
  9. 一種製造一非揮發性電荷擷取記憶體裝置之方法，其包含：在一單一晶圓叢集工具之一第一處理腔室中於一基板上形成一穿隧介電層； 在該單一晶圓叢集工具之一第二處理腔室中於該穿隧介電層上形成一電荷擷取層，其中形成該電荷擷取層包含：在該第二處理腔室中藉由一第一氣體組合物使一富氧氮氧化物薄膜沈積；及接著，在該第二處理腔室中藉由一第二氣體組合物使一富矽氮氧化物薄膜沈積；及在該單一晶圓叢集工具之該第二處理腔室中於該電荷擷取層上形成一頂部介電層。
  10. 如請求項9之方法，其中該第一處理腔室為一氧化腔室，且其中該穿隧介電層係在大約攝氏950度至攝氏1100度範圍內之溫度下形成。
  11. 如請求項10之方法，其中該第二處理腔室為一低壓化學氣相沈積腔室，其中該電荷擷取層係在大約攝氏700度至攝氏850度範圍內之溫度下形成，且其中該頂部介電層係在大約攝氏800度至攝氏850度範圍內之溫度下形成。
  12. 如請求項9之方法，其進一步包含：在形成該穿隧介電層之後且在形成該電荷擷取層之前，在該第一處理腔室中使該基板退火，其中該退火包含在一包含氮氣之氣氛中，在大約攝氏900度至攝氏1100度範圍內之溫度下將該基板加熱大約30秒鐘至60秒鐘範圍內之持續時間。
  13. 如請求項12之方法，其進一步包含：在形成該頂部介電層之後，在該第一處理腔室中使該基板退火，其中該退火包含在一包含氮氣之氣氛中，在大約攝氏900度至攝氏1100度範圍內之溫度下將該基板加熱大約30秒鐘至60秒鐘範圍內之持續時間。
  14. 如請求項9之方法，其中該穿隧介電層、該電荷擷取層及該頂部介電層係在不破壞該單一晶圓叢集工具中之真空的情況下形成。
  15. 如請求項11之方法，其中該電荷擷取層包含一選自由氮化矽及氮氧化矽組成之群之材料。
  16. 如請求項11之方法，其中該頂部介電層包含一選自由二氧化矽及氮氧化矽組成之群之材料。
  17. 一種製造一非揮發性電荷擷取記憶體裝置之方法，其包含：在一單一晶圓叢集工具之一第一處理腔室中於一基板上形成一穿隧介電層；於該穿隧介電層上形成一電荷擷取層，其中形成該電荷擷取層包含：在該單一晶圓叢集工具之一第二處理腔室中由一第一氣體組合物使一富氧氮氧化物薄膜沈積；使該富氧氮氧化物薄膜退火；及在該第二處理腔室中由一第二氣體組合物使一 富矽氮氧化物薄膜沈積；及在該單一晶圓叢集工具之一第三處理腔室中於該電荷擷取層上形成一頂部介電層。
  18. 如請求項17之方法，其中使該富氧氮氧化物薄膜退火係在該第一處理腔室中進行。
  19. 如請求項18之方法，其中該退火包含在一包含氮氣之氣氛中，在大約攝氏900度至攝氏1100度範圍內之溫度下將該基板加熱大約30秒鐘至60秒鐘範圍內之持續時間。
TW096136689A 2007-05-25 2007-09-29 製造非揮發性電荷擷取記憶體裝置之單一晶圓程序 TWI455251B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US94012807P 2007-05-25 2007-05-25
US11/904,513 US7670963B2 (en) 2007-05-25 2007-09-26 Single-wafer process for fabricating a nonvolatile charge trap memory device

Publications (2)

Publication Number Publication Date
TW200847344A TW200847344A (en) 2008-12-01
TWI455251B true TWI455251B (zh) 2014-10-01

Family

ID=40072821

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096136689A TWI455251B (zh) 2007-05-25 2007-09-29 製造非揮發性電荷擷取記憶體裝置之單一晶圓程序

Country Status (4)

Country Link
US (1) US7670963B2 (zh)
CN (1) CN101548385B (zh)
TW (1) TWI455251B (zh)
WO (1) WO2008147388A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8871595B2 (en) 2007-05-25 2014-10-28 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9299568B2 (en) 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8614124B2 (en) 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8063434B1 (en) 2007-05-25 2011-11-22 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US20090152621A1 (en) 2007-12-12 2009-06-18 Igor Polishchuk Nonvolatile charge trap memory device having a high dielectric constant blocking region
US9431549B2 (en) 2007-12-12 2016-08-30 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
CN101859702B (zh) * 2009-04-10 2016-12-07 赛普拉斯半导体公司 含多层氧氮化物层的氧化物-氮化物-氧化物堆栈
US9102522B2 (en) 2009-04-24 2015-08-11 Cypress Semiconductor Corporation Method of ONO integration into logic CMOS flow
US8071453B1 (en) 2009-04-24 2011-12-06 Cypress Semiconductor Corporation Method of ONO integration into MOS flow
US8076250B1 (en) 2010-10-06 2011-12-13 Applied Materials, Inc. PECVD oxide-nitride and oxide-silicon stacks for 3D memory application
CN103066023A (zh) * 2011-10-21 2013-04-24 上海华虹Nec电子有限公司 一种改善sonos存储器可靠性性能的方法
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
WO2013148196A1 (en) * 2012-03-29 2013-10-03 Cypress Semiconductor Corporation Method of ono integration into logic cmos flow
CN109585453A (zh) * 2012-07-01 2019-04-05 赛普拉斯半导体公司 具有多个电荷存储层的存储器晶体管
US9331184B2 (en) 2013-06-11 2016-05-03 United Microelectronics Corp. Sonos device and method for fabricating the same
US20200411633A1 (en) * 2019-06-26 2020-12-31 Texas Instruments Incorporated Integrated circuits including composite dielectric layer
WO2021142602A1 (en) * 2020-01-14 2021-07-22 Yangtze Memory Technologies Co., Ltd. Channel structure having tunneling layer with adjusted nitrogen weight percent and methods for forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818558B1 (en) * 2001-07-31 2004-11-16 Cypress Semiconductor Corporation Method of manufacturing a dielectric layer for a silicon-oxide-nitride-oxide-silicon (SONOS) type devices
US7033957B1 (en) * 2003-02-05 2006-04-25 Fasl, Llc ONO fabrication process for increasing oxygen content at bottom oxide-substrate interface in flash memory devices
TW200703671A (en) * 2005-07-14 2007-01-16 Micron Technology Inc High density NAND non-volatile memory device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799252A (ja) 1993-06-22 1995-04-11 Sharp Corp 強誘電体膜の製造方法及びそれを用いた半導体装置
TW276353B (zh) 1993-07-15 1996-05-21 Hitachi Seisakusyo Kk
US6207005B1 (en) * 1997-07-29 2001-03-27 Silicon Genesis Corporation Cluster tool apparatus using plasma immersion ion implantation
TW385544B (en) 1998-03-02 2000-03-21 Samsung Electronics Co Ltd Apparatus for manufacturing semiconductor device, and method of manufacturing capacitor of semiconductor device thereby
US7494927B2 (en) * 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
US6444521B1 (en) * 2000-11-09 2002-09-03 Macronix International Co., Ltd. Method to improve nitride floating gate charge trapping for NROM flash memory device
US7115469B1 (en) * 2001-12-17 2006-10-03 Spansion, Llc Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process
US20030124873A1 (en) * 2001-12-28 2003-07-03 Guangcai Xing Method of annealing an oxide film
US6939403B2 (en) 2002-11-19 2005-09-06 Blue29, Llc Spatially-arranged chemical processing station
US6746968B1 (en) * 2003-02-12 2004-06-08 Macronix International Co., Ltd. Method of reducing charge loss for nonvolatile memory
US6794764B1 (en) 2003-03-05 2004-09-21 Advanced Micro Devices, Inc. Charge-trapping memory arrays resistant to damage from contact hole information

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818558B1 (en) * 2001-07-31 2004-11-16 Cypress Semiconductor Corporation Method of manufacturing a dielectric layer for a silicon-oxide-nitride-oxide-silicon (SONOS) type devices
US7033957B1 (en) * 2003-02-05 2006-04-25 Fasl, Llc ONO fabrication process for increasing oxygen content at bottom oxide-substrate interface in flash memory devices
TW200703671A (en) * 2005-07-14 2007-01-16 Micron Technology Inc High density NAND non-volatile memory device

Also Published As

Publication number Publication date
TW200847344A (en) 2008-12-01
WO2008147388A1 (en) 2008-12-04
CN101548385B (zh) 2013-03-27
US20080293254A1 (en) 2008-11-27
US7670963B2 (en) 2010-03-02
CN101548385A (zh) 2009-09-30

Similar Documents

Publication Publication Date Title
TWI455251B (zh) 製造非揮發性電荷擷取記憶體裝置之單一晶圓程序
US8318608B2 (en) Method of fabricating a nonvolatile charge trap memory device
US10593812B2 (en) Radical oxidation process for fabricating a nonvolatile charge trap memory device
US11056565B2 (en) Flash memory device and method
US9553175B2 (en) SONOS type stacks for nonvolatile charge trap memory devices and methods to form the same
US20080290400A1 (en) SONOS ONO stack scaling
KR20160141705A (ko) Cmos 프로세스 흐름을 이용하여 전하-트랩핑 게이트 스택을 제조하는 방법
US20030155582A1 (en) Gate dielectric structures for integrated circuits and methods for making and using such gate dielectric structures
JP2015516678A (ja) 多層酸窒化物層を有する酸化物−窒化物−酸化物積層体
US9048307B2 (en) Method of manufacturing a semiconductor device having sequentially stacked high-k dielectric layers
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
TWI594327B (zh) 用於製造非揮發性電荷捕獲記憶體元件之基氧化方法
US9406519B2 (en) Memory device structure and method
CN1209811C (zh) 一种降低快闪存储器随机位故障的方法
US8324050B2 (en) Method of manufacturing flash memory device
KR101038398B1 (ko) 반도체 소자의 플로팅 게이트막 형성방법
KR20090000337A (ko) 플래시 메모리 소자의 제조 방법