CN101548385A - 非易失性电荷俘获存储器件的单晶硅制造工艺 - Google Patents

非易失性电荷俘获存储器件的单晶硅制造工艺 Download PDF

Info

Publication number
CN101548385A
CN101548385A CNA200780037848XA CN200780037848A CN101548385A CN 101548385 A CN101548385 A CN 101548385A CN A200780037848X A CNA200780037848X A CN A200780037848XA CN 200780037848 A CN200780037848 A CN 200780037848A CN 101548385 A CN101548385 A CN 101548385A
Authority
CN
China
Prior art keywords
process cavity
layer
electric charge
substrate
charge capture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200780037848XA
Other languages
English (en)
Other versions
CN101548385B (zh
Inventor
克里希纳斯瓦米·库马尔
赛格·利维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN101548385A publication Critical patent/CN101548385A/zh
Application granted granted Critical
Publication of CN101548385B publication Critical patent/CN101548385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/954—Making oxide-nitride-oxide device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种制造非易失性电荷俘获存储器件的方法。该方法包括首先在单晶片群组设备的第一工艺腔体形成衬底上的隧道介质层，然后在单晶片群组设备的第二工艺腔体形成隧道介质层上的电荷俘获层。然后，在单晶片群组设备的第二或第三工艺腔体形成电荷俘获层上的顶端介质层。

Description

非易失性电荷俘获存储器件的单晶硅制造工艺
文献参考
本申请主张于2007年5月25日申请的申请号为60/940,128的美国临时专利申请的优先权，在此作为全文参考。
技术领域
本发明属于半导体器件领域。
背景技术
在过去的几十年来，集成电路尺寸缩放的特征已成为日益增长的半导体产业的推动力。在有限的半导体芯片空间上把尺寸缩到越来越小以增加功能单元密度。例如，缩小晶体管的尺寸可以在一个芯片上集成更多的存储器件，从而增加所制造的产品容量。然而，使容量越来越大的驱动力并非没有任何问题。必须优化每一个器件的性能变得越来越重要。
非易失性半导体存储器通常使用堆栈浮栅型场效应晶体管。在这种晶体管中，通过对控制栅施加偏压，及在其上形成存储单元的衬底的体区接地，注入电子进存储单元浮栅从而编程存储单元。一个氧化物-氮化物-氧化物(ONO)堆栈被用作在半导体-氧化物-氮化物-氧化物-半导体(SONOS)晶体管的电荷存储层，或被用作在裂栅闪存晶体管上浮栅和控制栅之间的隔离层。图1显示了传统非易失性电荷俘获存储器件的剖面图。
参考图1，半导体器件100包括一个包含在硅衬底102之上形成的传统ONO部分106的SONOS栅堆栈104。半导体器件100进一步包含源漏极区域110，该区域在SONOS栅堆栈104的两边以定义沟道区域112。SONOS栅堆栈104包括一个形成在ONO部分106上并与之相连的多晶硅栅层108。多晶硅栅层108通过ONO部分106与硅衬底102电隔离。ONO部分106典型的包括一个隧穿氧化层106A，氮化物或氧氮化物的电荷俘获层106B，以及覆盖在氮化物或氧氮化物层106B上的顶端氧化层106C。
传统SONOS晶体管的一个问题是当设法缩小该器件时隧穿氧化层106A的低质量。批处理设备通常被用来增长隧穿氧化层106A。这样一个过程可能对相对厚的隧穿氧化层是充分的。然而，企图将隧穿氧化层106A变薄，即缩小隧穿氧化层106A，批处理设备已造成隧穿氧化层的令人无法接受的低质量和/或糟糕的厚度无差异性。图2显示了一个批处理机台常规氧化腔体的剖面图。
参考图2，一个批氧化腔体200包括一个携有多片半导体硅片202的载体器件204。在任一多片半导体硅片202上的遂穿氧化层生长过程中，晶圆之间和晶圆之内遂穿氧化膜成长会发生变化。这些变化的产生是由于多片半导体硅片202的每一层晶圆的相对排列位置会随批氧化物腔体200的同等物而变化。此外，采用较长的温度上升时间和稳定时间来加热在批氧化腔体200内的多片半导体硅片202，以此减小多片半导体硅片202的热耗。另外，批氧化腔体200的工艺温度通常限制在800摄氏度或更低。
附图说明
图1显示了传统非易失性电荷俘获存储器件的剖面图。
图2显示了批处理工具的传统氧化腔体的剖面图。
图3根据本发明实施例，显示了一个单晶片群组设备中的工艺腔体排列。
图4根据本发明实施例，描述了制造非易失性电荷俘获存储器件方法的一系列操作的流程图400。
图5A根据本发明实施例，显示了衬底剖面图，与流程图400的操作步骤402相对应。
图5B根据本发明实施例，显示了上面有形成隧穿介质层的衬底剖面图，与流程图400的操作步骤404相对应。
图5C根据本发明实施例，显示了上面有形成电荷俘获层的衬底剖面图，与流程图400的操作步骤406相对应。
图5D根据本发明实施例，显示了上面有形成顶端介质层的衬底剖面图，与流程图400的操作步骤408相对应。
图5E根据本发明实施例，显示了非易失性电荷俘获存储器件的剖面图。
图6根据本发明实施例，描述阐明了制造非易失性电荷俘获存储器件的一系列操作方法的流程图600。
图7A根据本发明实施例，显示了包含第一层和第二层露出晶面的衬底层剖面图。
图7B根据本发明实施例，显示了衬底层剖面图，该衬底层包含第一和第二晶面以及在其上形成的隧穿介质层。
详细描述
在此详述制造非易失性电荷俘获存储器件的方法。在接下来的描述中，将详细的解释大量的特定细节，如特定的尺寸，以使充分全面的理解本发明。显然对于本领域技术人员而言本发明在没有这些特定细节的情况下可以实施。在其他情况下，公知的工艺步骤，如图案化步骤或湿法化学清除步骤，也没有详细描述以免对本发明产生不必要的晦解。此外，可以理解的是，图示的不同实施例是举例说明但没有必要缩小范围。
这次介绍制造非易失性电荷俘获存储器件的方法。在一个实施例中，遂穿介质层形成在单晶片群组设备的第一工艺腔体的衬底上。电荷俘获层可能随后形成在单晶片群组设备的第二工艺腔体的遂穿介质层上。在一个实施例中，顶端介质层随后形成在单晶片群组设备的第三工艺腔体的电荷俘获层上。在一个可选择实施例中，顶端介质层形成在单晶片群组设备的第二工艺腔体的电荷俘获层上。
通常，非易失性电荷俘获存储器件包括形成在单晶片氧化腔体衬底上的遂穿介质层。这样既缩小了器件尺寸又没有影响器件性能。根据本发明的一个实施例，遂穿介质层形成在单晶片氧化腔体衬底上的温度高于传统的批处理腔体可以达到的温度。因此，由此形成的遂穿介质层具有非常高的质量，甚至减小了厚度。在一个实施例中，遂穿介质层密集的形成在单晶片氧化腔体衬底，与批处理腔体形成的遂穿介质层相比，大幅度的减小了氢atoms/cm3。遂穿介质层所在的衬底在单晶片氧化腔体中与在批处理腔体中相比可能显露出更短的温度上升率和稳定时间。因此，根据本发明的一个实施例，单晶片氧化腔体的利用减弱了衬底热耗的影响。单晶片氧化腔体上形成的遂穿介质层与已经生成的衬底相比不易受晶向差异性的影响。在一个实施例中，晶面氧化差异率产生的锐角效应由于在单晶片氧化腔体上的遂穿介质层的形成而大大降低。通过形成单晶片群组设备的氧化物-氮化物-氧化物(ONO)堆栈上的所有的层，各个层之间的接触面损耗将得以降低。因此，根据本发明的一个实施例，在单晶片群组设备中单向制造ONO堆栈以保存ONO堆栈中各层之间的原始接触面。
一部分非易失性电荷俘获存储器件可能在单晶片群组设备中制造。图3根据本发明实施例，显示了一个单晶片群组设备中的腔体安排工艺过程。如图3所示，一个单晶片群组设备300的工艺腔体排列包括一个转换腔体302，一个第一工艺腔体304，一个第二工艺腔体306和一个第三工艺腔体308。在一个实施例中，转换腔体302是为接受一个外部环境的晶圆来引入单晶片群组设备300。在一个实施例中，任何一个工艺腔体302，304和306的安排是为了使晶圆可以在这些腔体和转换腔体302之间传来传去，如图3双箭头所示。根据本发明另外一个实施例，尽管在图中未被显示，设定单晶片群组设备300使得晶圆可以在这些工艺腔体302、304和306之间被直接传递。
单晶片群组设备300在排除工艺腔体304，306和308以及转换腔体302之间的外部环境情况下可以是任何群组设备。因此，根据本发明的一个具体实施例，一旦晶圆进入工艺腔体302，当其移入工艺腔体304，306和308以及转换腔体302之内或之间的时候就被保护，与外部环境隔离。以美国加州圣克拉拉应用材料公司Applied Materials，Inc.的单晶片群组设备平台为例。在一个实施例中，一旦转换腔体302接受晶圆，小于大约100mTorr的空间被保存在单晶片群组设备300中。
工艺腔体302，304和306包括但不局限于，单晶片氧化腔体，单晶片低压化学气相沉积腔体，或两者兼而有之。例如：根据本发明的一个实施例，第一工艺腔体304是单晶片氧化腔体，第二工艺腔体306是一个单晶片低压化学气相沉积腔体，第三工艺腔体308是一个单晶片低压化学气相沉积腔体。以Applied Materials，Inc.公司的单晶片氧化腔体In-SituSteam Generation(ISSG)为例。作为例子的单晶片低压化学气相沉积腔体包含一个Applied Materials，Inc.公司的SiNgenTM腔体和一个OXYgenTM腔体。利用底盘承载加热的单晶硅来加热晶圆取代了传统批处理用加热整个腔体来加热晶圆。根据本发明的一个实施例，应用底盘加热晶圆以达到需要的工艺温度。因而，相关的较短的温度上升时间和稳定时间是可达到的。
一部分非易失性电荷俘获存储器件可能在单晶片群组设备中制造。图4根据本发明实施例，描述了制造非易失性电荷俘获存储器件方法的一系列操作的流程图400。图5A根据本发明实施例，显示了衬底剖面图，相对应流程图400的操作步骤402。
参考对应于图5A流程图400的操作步骤402，衬底层500在一个单晶片群组设备中。在一个实施例中，衬底层500在一个转换腔体中，如图3所示的转换腔体302。
衬垫层500可以由任何适用于半导体器件制造的材料所组成。在一个实施例中，衬底层500是由一些单晶材料组成的体衬底，单晶材料可能包括但不局限于硅，锗，硅锗或III-V复合半导体材料。在另一个实施例中，衬底层500包括一些有顶层外延层的体衬层。在一个特定的实施例中，体衬层由单晶材料组成，该单晶材料可能包括，但不仅限于，硅，锗，硅锗，一个III-V复合半导体材料和石英，而顶端外延层是由一个单晶硅衬垫层组成，其中可能包括，但不仅限于，硅，锗，硅锗和III-V复合半导体材料。在另一个实施例中，衬底层500包括在一个底端体衬层上的中间绝缘层上的顶端外延层，该顶端外延层由一个单晶硅衬垫层组成，可能包括但不局限于硅(如形成绝缘硅(SOI)半导体衬底)，锗，硅锗和III-V复合半导体材料。绝缘层由一些材料组成，该材料可能包括但不局限于，二氧化硅，氮化硅和氮氧化硅。底端体衬层由单晶硅组成，其可能包括但不局限于：硅，锗，硅锗，一个III-V复合半导体材料和石英。衬底层500可能进一步包括掺杂杂质原子。
图5B根据本发明实施例，显示了上面有形成隧穿介质层的衬底剖面图，对应于流程图400的操作步骤404。根据图5B相应的流程图400的操作步骤404，遂穿介质层502形成在单晶片群组设备第一工艺腔体的衬底500上。
遂穿介质层502可以是厚度合适的任何材料，在器件没有偏压时应用栅偏压作为防泄漏屏障的情况下，可以使电荷载体遂穿电荷俘获层。根据本发明的一个实施例，遂穿介质层502由热能氧化工艺形成，其中硅片顶层表面被消耗以形成隧穿介质层502。在一个实施例中，遂穿介质层502由一些材料组成，例如，但不仅限于，二氧化硅，氮氧化硅，或两者兼而有之。在一个实施例中，遂穿介质层502形成在单晶片群组设备的衬底500上，如图3所示的单晶片氧化腔体。在一个特定实施例中，第一工艺腔体是一个单晶片氧化腔体，以及遂穿介质层502形成的温度范围大约在950-1100摄氏度。在另一个特定的实施例中，第一工艺腔体是一个单晶片氧化腔体，遂穿介质层502由彻底氧化过程形成，其使用了氧气(O2)和氢气(H2)，温度范围大约在1000-1100摄氏度。在一个实施例中，遂穿介质层502形成的厚度范围大约在1-10nm。在一个特别的实施例，遂穿介质层502形成的厚度范围大约在1.5-2.5nm。根据本发明另一实施例，遂穿介质层502形成为一种高密度，低氢含量薄膜。
在形成遂穿介质层502之后，但是在任何进一步工艺之前，遂穿介质层502可能受氮化工艺影响。在一个实施例中，氮化过程发生在第一工艺腔体。根据本发明另一实施例，在形成遂穿介质层502之后电荷俘获层形成之前，衬底500在第一工艺腔体退火，其中退火包括加热衬底500，采用的气体包括氮气，温度范围大约为900-1100摄氏度，持续时间大约为30-60秒。在一个实施例中，气体包括由下列气体组成的氮，其包括但不仅限于，氮气(N2)，一氧化二氮(N2O)，二氧化氮(NO2)，一氧化氮(NO)和氨(NH3)。在另一个实施例中，氮化过程发生在单独的工艺腔体，这一步氮化可选择跳过。
图5C根据本发明实施例，显示了上面有形成电荷俘获层的衬底剖面图，相对应于流程图400的操作步骤406。根据图5C对应的流程图400的操作步骤406，电荷俘获层504形成在单晶片群组设备的第二工艺腔体的遂穿介质层502上。
电荷俘获层504可能由厚度合适储存电荷的任何材料组成。因此，改变了栅堆栈的阈值电压。根据本发明的一个实施例，电荷俘获层504由化学气相沉积工艺形成，由以下材料组成，例如但不仅限于，氮化硅，氮氧化硅，和其他可变化学量。在一个实施例中，电荷俘获层504形成在一个单晶片低压化学气相沉积腔体的遂穿介质层502上，如图3所示的SiNgenTM单晶片低压化学气相沉积腔体。在一个特定实施例中，第二工艺腔体是一个单晶片低压化学气相沉积腔体，电荷俘获层504形成的温度低于遂穿介质层502形成的温度。在另一个特定实施例中，第二工艺腔体是一个单晶片低压化学气相沉积腔体，电荷俘获层504形成的温度范围大约为700-850摄氏度。在另一个特定实施例中，第二工艺腔体是一个单晶片低压化学气相沉积腔体，电荷俘获层504形成的温度范围大约为750-780摄氏度，提高了电荷承载容量。在一个特定实施例中，第二工艺腔体是一个单晶片低压化学气相沉积腔体，形成电荷俘获层504采用的气体包括，但不仅限于，氯硅烷(H2SiCl2)，双叔丁基氨基硅烷(BTBAS)，氨(NH3)和一氧化二氮(N2O)。在一个实施例中，电荷俘获层504形成的厚度范围约为8-10nm。
可选择地，电荷俘获层504可能包括多个组成区域。例如，根据本发明的一个实施例，电荷俘获层504包括一部分富氧和一部分富硅，它的形成先由第二工艺腔体的第一组成气体沉积一个富氧氧氮化物薄膜，随后，由第二工艺腔体的第二组成气体沉积一个富硅氧氮化物薄膜。在一个实施例中，形成电荷俘获层504通过调节氨气(NH3)的流量比率，并引入一氧化二氮(N2O)和氯硅烷(SiH2Cl2)为先后产生的富氧氧氮化物薄膜和富硅氧氮化物薄膜提供合适的气体比率。在一个特定的实施例中，富氧氧氮化物薄膜的形成通过引入包括N2O，NH3和SiH2Cl2工艺气体，保持腔体压强在5(mT)-500mT，以及保持衬底温度范围在700℃-850℃，最好至少在780℃，持续时间在2.5-20分钟。在一个进一步的实施例中，此工艺气体包括一些混合气体，N2O和NH3的混合比率在8:1-1:8，SiH2Cl2和NH3的混合比率在1:7-7:1，被引入的工艺气体的流速约为5-200立方厘米/每分钟的标准(sccm)。在另一个特定实施例中，形成富硅氧氮化物薄膜引入的工艺气体包括N2O，NH3和SiH2Cl2，保持腔体压力范围在5(mT)-500mT，保持衬底温度范围在700℃-850℃，最好在780℃以上，持续时间约为2.5-20分钟。在一个进一步的实施例中，可以包括混合气体，其中N2O和NH3混合比率为8:1-1:8，SiH2Cl2和NH3混合比率为1:7-7:1，引入的流速约在5-20sccm。
另外，形成电荷俘获层504可能包括多个组成区域。退火步骤可以在沉积富氧氧氮化物薄膜和富硅氧氮化物薄膜之间执行。在一个实施例中，退火步骤是可行的因为富氧氧氮化物薄膜保持在单晶硅工具环境中，因而保存了原始的表层。在一个实施例中，形成电荷俘获层504是通过首先在第二工艺腔体中沉积富氧氧氮化物薄膜，然后在第一工艺腔体中退火富氧氧氮化物薄膜，最后，在第二工艺腔体中沉积富硅氧氮化物薄膜。这个步骤顺序被用在第二工艺腔体是单晶片低压化学气相沉积腔体，该腔体保持在非最佳温度条件下，如当最佳温度保持在第一工艺腔体时。在一个特定实施例中，退火包括加热在含氮气体中，温度范围大约为900-1100摄氏度，持续时间范围约为30-60秒。在一个特定实施例中，含氮气体由下列气体组成但不仅限于，氮气(N2)，一氧化二氮(N2O)，二氧化氮(NO2)，一氧化氮(NO)和氨(NH3)。
图5D根据本发明实施例，显示了上面有形成顶端介质层的衬底剖面图，相对于流程图400的操作步骤408。根据图5D相应的流程图400的操作步骤408，顶端介质层506形成在单晶片群组设备第三工艺腔体的电荷俘获层504上。
顶端介质层506可能由厚度适合的任何材料组成，该厚度适合不大量减小栅堆栈容量的情况下防止电荷泄漏。根据本发明的一个实施例，顶端介质层506由化学气相沉积工艺形成，由下列材料组成，例如但不局限于，二氧化硅，氮氧化硅，或其组合。在一个实施例中，电荷俘获层504形成在单晶片低压化学气相沉积腔体(如图三所示的OXYgenTM单晶片低压化学气相沉积腔体)的遂穿介质层502上。在一个特定实施例中，第三工艺腔体是单晶片低压化学气相沉积腔体，顶端介质层506形成的温度范围约为800-850摄氏度，在一个特定实施例中，第三工艺腔体是单晶片低压化学气相沉积腔体，顶端介质层506的形成采用下列气体，例如但不局限于，氯硅烷(H2SiCl2)和一氧化二氮(N2O)。在一个实施例中，顶端介质层506的厚度范围约为4-5nm。
因此，根据本发明的一个实施例，包括遂穿介质层502、电荷俘获层504和顶端介质层506的ONO堆栈在单晶片群组设备上单向形成。通过在单晶片群组设备上单向制造ONO堆栈，将保存遂穿介质层502和电荷俘获层504之间以及电荷俘获层504和顶端介质层506之间的原始接触面。在一个实施例中，遂穿介质层502，电荷俘获层504和顶端介质层506在没有打破单晶片群组设备真空状态的情况下形成。在一个实施例中，每一层形成在不同的温度下以调整薄膜性质以免大量上升时间损失。而且，在单晶片群组设备中制造ONO堆栈而不是在批处理设备中制造，可以使ONO堆栈的整体无差异最优化。例如，根据本发明的一个实施例，在单晶片群组设备中制造ONO堆栈而不是在批处理设备中制造，覆盖单晶片的ONO堆栈的厚度差异性减少了大约30％。在一个极佳的实施例中，1σ是遂穿介质层502厚度约1-2％。
根据流程图400的操作步骤410，在形成顶端介质层506之后，但是先于从单晶片群组设备移除衬底500，ONO堆栈可能进一步受第一工艺腔体的氮化过程影响。根据本发明的一个实施例，在第三工艺腔体形成顶端介质层506之后，衬底500在第一工艺腔体退火，其中退火包括加热衬底500在一个含氮气体中，温度范围约为900-1100摄氏度，持续时间约为30-60秒。在一个实施例中，含氮气体由下列气体组成，例如但不局限于，氮气(N2)，一氧化二氮(N2O)，二氧化氮(NO2)，一氧化氮(NO)和氨(NH3)。可选择地，这个氮化步骤，如流程图400的操作步骤410可以跳过，晶圆也可以从单晶片群组设备卸下。
在包括遂穿介质层502，电荷俘获层504和顶端介质层506的ONO堆栈的制造上，制造非易失性电荷俘获存储器件可能包括图案化的部分ONO堆栈。图5E根据本发明实施例，显示了非易失性电荷俘获存储器件的剖面图。
根据图5E，非易失性电荷俘获存储器件包括形成在衬底500上的图案化的部分ONO堆栈。ONO堆栈包括遂穿介质层502，电荷俘获层504和顶端介质层506。栅衬垫层508沉积在顶端介质层506上。非易失性电荷俘获存储器件进一步包括ONO堆栈两边的衬底500上的源漏区域，以此定义ONO堆栈下面衬底500的沟道区域514。一对介质侧墙510隔离了遂穿介质层502和电荷俘获层504和顶端介质层506和栅衬垫层508的侧壁。在一个特定的实施例中，沟道区域514是P-型掺杂，在一个可选择的实施例中，沟道区域514是N-型掺杂。
根据本发明的一个实施例，非易失性电荷俘获存储器件是SONOS型器件，其中电荷俘获层504是绝缘层。按照惯例，SONOS全称为“半导体-氧化物-氮化物-氧化物-半导体”，其中第一个“半导体”是指沟道区域材料，第一个“氧化物”是指遂穿介质层，“氮化物”是指电荷俘获介质层，第二个“氧化物”是指顶端介质层(也可作绝缘介质层)，第二个“半导体”是指栅衬垫层。然而，一个SONOS型器件，并不局限与在此所述的这些材料。
栅衬垫层508可能由任何适应SONOS型晶体管偏压的导体或半导体材料组成。根据本发明的一个实施例，栅衬垫层508通过化学气相沉积工艺形成，并由掺杂的多晶硅组成。在另一个实施例中，栅衬垫层508通过物理气相沉积形成，由金属材料组成，其可能包括但不局限于，金属氮化物，金属碳化物，金属硅化物，铪，锆，钛，钽，铝，钌，钯，铂，钴和镍。
衬底500上的源漏区域512可以是和沟道区域514有相对电导率的任何区域。例如，根据本发明的一个实施例，源漏区域512是N型掺杂区域而沟道区域514是P型掺杂区域。在一个实施例中，衬底500和此处的沟道区域514由硼掺单晶硅组成，其硼浓度为1 x 1015-1 x 1019atoms/cm3。源漏区域512由磷或砷掺区域组成，其N型掺杂浓度范围为5 x 1016-5 x1019atoms/cm3。在一个特定实施例中，源漏区域512在衬底500的深度范围为80-200nm。根据本发明的一个可选择实施例，源漏区域512是P型掺杂区域而沟道区域514是N型掺杂区域。
在本发明的另一个实施例中，部分非易失性电荷俘获存储器件可能用只有两个工艺腔体的单晶片群组设备制造。图6根据本发明实施例，描述了流程图600，其代表制造非易失性电荷俘获存储器件的一系列操作方法。
参考流程图600，操作步骤602，604，606和610分别对应操作步骤402，404，406和410，如流程图400所示。然而，根据本发明的一个实施例，操作步骤608包括在和操作步骤606中形成电荷俘获层一样的工艺腔体内形成顶端介质层。因此，在一个实施例中，遂穿介质层形成在第一工艺腔体的衬底上，电荷俘获层形成在第二工艺腔体的遂穿介质层上，顶端介质层形成在第二工艺腔体的电荷俘获层上。在一个特定实施例中，第一工艺腔体是一个单晶片氧化腔体，第二工艺腔体是一个单晶片低压化学气相沉积腔体。
通过氧化单晶片群组设备中的衬底顶面形成遂穿介质层，该遂穿介质层可以使得在已经生长的衬底上的晶向差异较小。根据本发明的一个实施例，在单晶片氧化腔体上的遂穿介质层的形成大大降低了晶面氧化差异率引起的锐角效应。图7A根据本发明实施例，显示了包含第一层和第二层露出晶面的衬底剖面图。
参考图7A，衬底700上形成绝缘区域702。衬底700的露出部分延伸至绝缘区域702顶层上方。衬底700可以由图5A所示的适合衬底500性质的任何材料组成。绝缘区域702可以由与衬底700兼容的任何绝缘材料组成。根据本发明的一个实施例，衬底700的露出部分有第一层露出晶面704和第二层露出晶面706。在一个实施例中，第一层露出晶面704和第二层露出晶面706的晶向有差异。在一个特定实施例中，第一层露出晶面704的晶向是100而第二层露出晶面706的晶向是110。
衬底700可能采用含氧气体在单晶片氧化腔体中被加热，以通过消耗衬底700的顶面来形成遂穿介质层。图7B根据本发明实施例，显示了衬底700的剖面图，该衬底700包含第一和第二晶面704和706以及其上形成的隧穿介质层708。在一个实施例中，遂穿介质层708的第一部分708A形成在第一层露出晶面704上，遂穿介质层708的第二部分708B形成在第二层露出晶面706上，参见图7B。在一个实施例中，遂穿介质层708的第一部分708A的厚度T1约等于遂穿介质层708的第二部分708B的厚度T2，尽管如此，第一层露出晶面704和第二层露出晶面706的晶向有差异。在一个特定实施例中，加热衬底700的温度范围大约在950-1100摄氏度。在一个实施例中，在形成遂穿介质层708之后，采用含氮气体在单晶片氧化腔体中退火衬底700，其温度范围约为900-1100摄氏度，持续时间约为30-60秒。
因此，制造非易失性电荷俘获存储器件方法已经介绍。遂穿介质层可能形成在单晶片群组设备的第一工艺腔体的衬底上。在一个实施例中，电荷俘获层形成在单晶片群组设备第二工艺腔体的遂穿介质层上。之后，顶端介质层可能形成在单晶片群组设备的第二工艺腔体或第三工艺腔体的电荷俘获层上。

Claims (20)

1.一种制造非易失性电荷俘获器件的方法，其特征在于，包含：
在单晶片群组设备的第一工艺腔体形成衬底上的遂穿介质层；
在单晶片群组设备的第二工艺腔体形成遂穿介质层上的电荷俘获层；
以及在单晶片群组设备的第三工艺腔体形成电荷俘获层上的顶端介质层。
2.如权利要求1所述的方法，其特征在于，所述第一工艺腔体是一个氧化腔体，所述遂穿介质层形成的温度范围大约为950-1100摄氏度。
3.如权利要求2所述的方法，其特征在于，所述第二工艺腔体是一个低压化学气相沉积腔体，所述电荷俘获层形成的温度范围大约为700-850摄氏度，所述第三工艺腔体是一个低压化学气相沉积腔体，所述顶端介质层形成的温度范围约为800-850摄氏度。
4.如权利要求1所述的方法，其特征在于，所述形成电荷俘获层包含：
采用第二工艺腔体的第一组合气体沉积一个富氧氧氮化物薄膜；
随后，用第二工艺腔体的第二组合气体沉积一个富硅氧氮化物薄膜。
5.如权利要求1所述的方法，其特征在于，进一步包含：
在形成遂穿介质层之后电荷俘获层形成之前，在第一工艺腔体衬底退火，其中退火包含采用包含氮的气体加热衬底，其温度范围大约在900-1100摄氏度，持续时间范围为30秒-60秒。
6.如权利要求5所述的方法，其特征在于，进一步包含：
在形成顶端介质层之后，对第一工艺腔体的衬底进行退火，其中退火包含采用包含氮的气体加热衬底，其温度范围大约在900-1100摄氏度，持续时间范围为30秒-60秒。
7.如权利要求1所述的方法，其特征在于，所述遂穿介质层、电荷俘获层和顶端介质层在没有破坏单晶片群组设备真空状态的情况下形成。
8.如权利要求3方法，其特征在于，所述电荷俘获层包含一种材料，该材料选自氮化硅和氮氧化硅的组合。
9.如权利要求3方法，其特征在于，所述顶端介质层包含一种材料，该材料选自二氧化硅和氮氧化硅的组合。
10.一种制造非易失性电荷俘获存储器件的方法，其特征在于，包含：
在单晶片群组设备的第一工艺腔体形成衬底上的遂穿介质层；
在单晶片群组设备的第二工艺腔体形成遂穿介质层上的电荷俘获层；
以及在单晶片群组设备的第二工艺腔体形成电荷俘获层上的顶端介质层。
11.如权利要求10所述的方法，其特征在于，所述第一工艺腔体是一个氧化腔体，所述隧穿介质层形成的温度范围大约在950-1100摄氏度。
12.如权利要求11所述的方法，其特征在于，所述第二工艺腔体是一个低压化学气相沉积腔体，所述电荷俘获层形成在温度范围大约为700-850摄氏度，所述顶端介质层形成的温度范围大约为800-850摄氏度。
13.如权利要求10所述的方法，其特征在于，进一步包含：
在形成遂穿介质层之后，电荷俘获层形成之前，在第一工艺腔体进行衬底退火，其中退火包括用包含氮的气体加热衬底，其温度范围大约在900-1100摄氏度，持续时间范围为30秒-60秒。
14.如权利要求13所述的方法，其特征在于，进一步包含：
在形成顶端介质层之后，在第一工艺腔体进行衬底退火，其中退火包括用包含氮的气体加热衬底，其温度大约在900-1100摄氏度，持续时间范围为30秒-60秒。
15.如权利要求10所述的方法，其特征在于，所述遂穿介质层、俘获电荷层和顶端介质层在没有破坏单晶片群组设备真空情况下形成。
16.如权利要求12方法，其特征在于，所述电荷俘获层包含一种材料，该材料选自氮化硅和氮氧化硅的组合。
17.如权利要求12方法，其特征在于，所述顶端介质层包含一种材料，该材料选自二氧化硅和氮氧化硅的组合。
18.一种制造非易失性电荷俘获存储器件的方法，其特征在于，包含：
在单晶片群组设备的第一工艺腔体形成衬底上的遂穿介质层；
在遂穿介质层上形成电荷俘获层，其中形成电荷俘获层包含：在单晶片群组设备的第二工艺腔体中，用第一组合气体沉积富氧氧氮化物薄膜；对富氧氧氮化物薄膜进行退火；及在第二工艺腔体中，用第二组合气体沉积富硅氧氮化物薄膜；
在单晶片群组设备的第三工艺腔体形成电荷俘获层上的顶端介质层。
19.如权利要求18所述的方法，其特征在于，所述对富氧氧氮化物薄膜进行退火形成在第一工艺腔体中。
20.如权利要求19所述的方法，其特征在于，所述退火包含用包含氮的气体加热衬底，其温度范围大约在900-1100摄氏度，持续时间约在30秒-60秒。
CN200780037848XA 2007-05-25 2007-09-28 非易失性电荷俘获存储器件的单晶硅制造工艺 Active CN101548385B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US94012807P 2007-05-25 2007-05-25
US60/940,128 2007-05-25
US11/904,513 US7670963B2 (en) 2007-05-25 2007-09-26 Single-wafer process for fabricating a nonvolatile charge trap memory device
US11/904,513 2007-09-26
PCT/US2007/020988 WO2008147388A1 (en) 2007-05-25 2007-09-28 Single-wafer process for fabricating nonvolatile charge trap memory device

Publications (2)

Publication Number Publication Date
CN101548385A true CN101548385A (zh) 2009-09-30
CN101548385B CN101548385B (zh) 2013-03-27

Family

ID=40072821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780037848XA Active CN101548385B (zh) 2007-05-25 2007-09-28 非易失性电荷俘获存储器件的单晶硅制造工艺

Country Status (4)

Country Link
US (1) US7670963B2 (zh)
CN (1) CN101548385B (zh)
TW (1) TWI455251B (zh)
WO (1) WO2008147388A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066023A (zh) * 2011-10-21 2013-04-24 上海华虹Nec电子有限公司 一种改善sonos存储器可靠性性能的方法
CN104769724A (zh) * 2012-07-01 2015-07-08 赛普拉斯半导体公司 具有多个电荷存储层的存储器晶体管
CN104321877B (zh) * 2012-03-29 2018-09-14 赛普拉斯半导体公司 将ono集成到逻辑cmos流程中的方法
CN111403396A (zh) * 2020-01-14 2020-07-10 长江存储科技有限责任公司 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8614124B2 (en) 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US9299568B2 (en) 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8871595B2 (en) 2007-05-25 2014-10-28 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US8063434B1 (en) 2007-05-25 2011-11-22 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US9431549B2 (en) 2007-12-12 2016-08-30 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
US20090152621A1 (en) * 2007-12-12 2009-06-18 Igor Polishchuk Nonvolatile charge trap memory device having a high dielectric constant blocking region
CN101859702B (zh) * 2009-04-10 2016-12-07 赛普拉斯半导体公司 含多层氧氮化物层的氧化物-氮化物-氧化物堆栈
US9102522B2 (en) 2009-04-24 2015-08-11 Cypress Semiconductor Corporation Method of ONO integration into logic CMOS flow
US8071453B1 (en) 2009-04-24 2011-12-06 Cypress Semiconductor Corporation Method of ONO integration into MOS flow
US8076250B1 (en) 2010-10-06 2011-12-13 Applied Materials, Inc. PECVD oxide-nitride and oxide-silicon stacks for 3D memory application
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
US9331184B2 (en) 2013-06-11 2016-05-03 United Microelectronics Corp. Sonos device and method for fabricating the same
US20200411633A1 (en) * 2019-06-26 2020-12-31 Texas Instruments Incorporated Integrated circuits including composite dielectric layer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799252A (ja) 1993-06-22 1995-04-11 Sharp Corp 強誘電体膜の製造方法及びそれを用いた半導体装置
TW276353B (zh) 1993-07-15 1996-05-21 Hitachi Seisakusyo Kk
GB2343550A (en) * 1997-07-29 2000-05-10 Silicon Genesis Corp Cluster tool method and apparatus using plasma immersion ion implantation
TW385544B (en) 1998-03-02 2000-03-21 Samsung Electronics Co Ltd Apparatus for manufacturing semiconductor device, and method of manufacturing capacitor of semiconductor device thereby
US7494927B2 (en) * 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
US6444521B1 (en) * 2000-11-09 2002-09-03 Macronix International Co., Ltd. Method to improve nitride floating gate charge trapping for NROM flash memory device
US6709928B1 (en) * 2001-07-31 2004-03-23 Cypress Semiconductor Corporation Semiconductor device having silicon-rich layer and method of manufacturing such a device
US7115469B1 (en) * 2001-12-17 2006-10-03 Spansion, Llc Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process
US20030124873A1 (en) * 2001-12-28 2003-07-03 Guangcai Xing Method of annealing an oxide film
US6939403B2 (en) 2002-11-19 2005-09-06 Blue29, Llc Spatially-arranged chemical processing station
US7033957B1 (en) * 2003-02-05 2006-04-25 Fasl, Llc ONO fabrication process for increasing oxygen content at bottom oxide-substrate interface in flash memory devices
US6746968B1 (en) * 2003-02-12 2004-06-08 Macronix International Co., Ltd. Method of reducing charge loss for nonvolatile memory
US6794764B1 (en) 2003-03-05 2004-09-21 Advanced Micro Devices, Inc. Charge-trapping memory arrays resistant to damage from contact hole information
US7829938B2 (en) * 2005-07-14 2010-11-09 Micron Technology, Inc. High density NAND non-volatile memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066023A (zh) * 2011-10-21 2013-04-24 上海华虹Nec电子有限公司 一种改善sonos存储器可靠性性能的方法
CN104321877B (zh) * 2012-03-29 2018-09-14 赛普拉斯半导体公司 将ono集成到逻辑cmos流程中的方法
CN104769724A (zh) * 2012-07-01 2015-07-08 赛普拉斯半导体公司 具有多个电荷存储层的存储器晶体管
CN111403396A (zh) * 2020-01-14 2020-07-10 长江存储科技有限责任公司 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法

Also Published As

Publication number Publication date
US7670963B2 (en) 2010-03-02
WO2008147388A1 (en) 2008-12-04
US20080293254A1 (en) 2008-11-27
TWI455251B (zh) 2014-10-01
TW200847344A (en) 2008-12-01
CN101548385B (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
CN101548385B (zh) 非易失性电荷俘获存储器件的单晶硅制造工艺
US11721733B2 (en) Memory transistor with multiple charge storing layers and a high work function gate electrode
CN101558481B (zh) 制造非易失性电荷俘获存储器件的基团氧化制程
US10593812B2 (en) Radical oxidation process for fabricating a nonvolatile charge trap memory device
US9306025B2 (en) Memory transistor with multiple charge storing layers and a high work function gate electrode
US5861347A (en) Method for forming a high voltage gate dielectric for use in integrated circuit
CN101312191B (zh) 半导体结构及其形成方法
US20100041222A1 (en) SONOS Type Stacks for Nonvolatile ChangeTrap Memory Devices and Methods to Form the Same
KR20160141705A (ko) Cmos 프로세스 흐름을 이용하여 전하-트랩핑 게이트 스택을 제조하는 방법
US20090042347A1 (en) Method for manufacturing vertical mos transistor
CN111180525B (zh) 具有多个氮氧化物层的氧化物氮化物氧化物堆栈
US20030222306A1 (en) Method of forming a semiconductor device in a semiconductor layer and structure thereof
US8114732B2 (en) Method for manufacturing twin bit structure cell with Al2O3/nano-crystalline Si layer
KR102146640B1 (ko) 비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 라디칼 산화 프로세스
KR20150066512A (ko) 다층 전하-트랩핑 구역에 중수소화 층을 갖는 비휘발성 전하 트랩 메모리 디바이스
KR20020008535A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant