CN101859702B - 含多层氧氮化物层的氧化物-氮化物-氧化物堆栈 - Google Patents

含多层氧氮化物层的氧化物-氮化物-氧化物堆栈 Download PDF

Info

Publication number
CN101859702B
CN101859702B CN200910134374.1A CN200910134374A CN101859702B CN 101859702 B CN101859702 B CN 101859702B CN 200910134374 A CN200910134374 A CN 200910134374A CN 101859702 B CN101859702 B CN 101859702B
Authority
CN
China
Prior art keywords
layer
oxynitride layer
oxynitride
silicon
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910134374.1A
Other languages
English (en)
Other versions
CN101859702A (zh
Inventor
赛格·利维
克里希纳斯瓦米·库马尔
弗雷德里克·詹纳
萨姆·吉哈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Priority to CN201610911402.6A priority Critical patent/CN106653761A/zh
Priority to CN200910134374.1A priority patent/CN101859702B/zh
Publication of CN101859702A publication Critical patent/CN101859702A/zh
Application granted granted Critical
Publication of CN101859702B publication Critical patent/CN101859702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种含有多层电荷存储层的氧化物‑氮化物‑氧化物(ONO)堆栈的半导体器件及其形成方法。通常,该方法涉及:(i)形成ONO结构上的第一氧化物层;(ii)在第一氧化物层上形成含有氮化物的多层电荷存储层;以及(iii)在多层电荷储存层上形成ONO结构第二氧化物层。优选的是电荷存储层包含至少两个含有不同氧,氮,和/或硅化学组成比的硅氧氮化物层。更优选的是ONO结构是硅‑氧化物‑氮化物‑氧化物‑硅(SONOS)结构的一部分,且该半导体器件是SONOS存储晶体管。

Description

含多层氧氮化物层的氧化物-氮化物-氧化物堆栈
技术领域
本发明涉及半导体制造工艺,尤其涉及含有改良的氮化氧化物或氧氮化物层的氧化物-氮化物-氧化物堆栈及其形成方法。
背景技术
非易失性半导体存储器例如分裂栅闪存存储器,通常使用堆栈浮栅型场效应晶体管。在这种晶体管中,通过对控制栅施加偏压,使存储单元形成在其上的衬底的体区接地,电子被注入到要被编程的存储单元的浮栅中。
一个氧化物-氮化物-氧化物(ONO)堆栈被用作在硅-氧化物-氮化物-氧化物-硅(SONOS)晶体管的电荷存储层,或被用作在分裂栅闪存存储器的浮栅和控制栅之间的隔离层。
图1是半导体器件100的中间结构截面图。半导体器件100包括一个包含按传统方法在硅衬底108表面106上形成的传统ONO堆栈104的SONOS栅堆栈或结构102。此外,通常半导体器件100还包含一个或多个扩散区域110,如源漏区域,对准栅堆栈且被沟道区域112隔离。简单地说,SONOS栅堆栈102包括一个形成在ONO堆栈104上并与之相连的多晶硅栅层114。ONO堆栈104将多晶硅栅层114与硅衬底108分离或电子隔离。ONO堆栈104通常包括一个低氧化层116,和作为器件100电荷存储层的氮化物或氧氮化物层118,以及覆盖在氮化物或氧氮化物层上的顶端高温氧化物(HTO)层120。
传统SONOS结构102及其形成方法存在的一个问题是氮化物或氧氮化物层118的数据保持性差,这限制了半导体器件100的生命周期,并且氮化物或氧氮化物层的漏电流限制了它在几个方面的应用。
传统SONOS结构102及其形成方法存在的另一个问题是氧氮化物层118的化学剂量比既不均匀也不最优化厚度。尤其是氧氮化物层118通常形成或沉积在使用单一工艺混合气体和固定工艺条件的单一步骤,为了提供一个均匀层,其具有高氮、高氧含量的相关层的厚度。然而,由于顶部和底部的作用影响氮、氧和硅含量结果,其能改变整个常规氧氮化物层118。顶部效应引起是由于沉积后关闭工艺气体。特别是,含工艺气体的硅,如硅烷,典型的关闭首先导致含有高氧和/或氮和低硅的氧氮化物层118的顶部。同样的,底部效应引起是由于初步沉积时引进工艺气体。特别是,氧氮化物层118的沉积通常发生在一个退火步骤之后,导致了氨(NH3)浓度在沉积工艺开始阶段较高甚至达到高峰以及产生低氧低硅高氮的氧氮化物层底部。底部效应也是由于表面成核现象,初始工艺混合气体中的硅和氧与衬底表面的硅优先反应,初始工艺混合气体中的硅和氧并没有对氧氮化物层的形成有任何贡献。因此,含有ONO堆栈104的存储器100的电荷存储的特征曲线,尤其是编程和擦除速度和数据保持性,有逆反效应。
因而产生了对具有氧氮化物层作为存储层的ONO堆栈的半导体器件的需求,该半导体器件能提高编程和擦除速度和数据保持性。也产生了对含氧氮化物层的ONO结构堆栈形成工艺或方法的进一步需求,该工艺或方法能提高氧氮化物化学计量比。
发明内容
本发明要提供了解决这些或其他的技术问题的方法在于提供一种含多层氧氮化物层的氧化物-氮化物-氧化物堆栈的半导体器件,其能提高编程和擦除速度和数据保持性。为此,本发明还提供上述半导体器件的形成方法。
为解决上述技术问题,本发明提供一种半导体器件中电荷存储层的形成方法,该方法包括如下步骤:
在衬底上沉积一个富硅氮化物;以及
氧化富硅氮化物形成富硅少氧第一氧氮化物层。
该方法进一步包括步骤:在第一氧氮化物层表面上形成至少一层附加层以形成一个多层电荷存储层。
所述形成至少一层附加层的步骤包括形成第二氧氮化物层的步骤。
所述第一氧氮化物层和第二氧氮化物层中氧,氮和/或硅有不同化学组成比率。
所述形成第二氧氮化物层的步骤包括形成富硅少氧氧氮化物层条件下形成第二氧氮化物层的步骤。
所述第一氧氮化物层通过化学气相沉积工艺形成,其采用的工艺气体包含SiH2Cl2/NH3混合物和N2O/NH3混合物,两者比率为8:1,所述第二氧氮化物层通过化学气相沉积工艺形成,其工艺气体包含N2O/NH3混合物和SiH2Cl2/NH3混合物,其混合比率为5:1。
所述形成第一氧氮化物层和第二氧氮化物层的步骤通过改变N2O/NH3和SiH2Cl2/NH3的混合比相继在同一CVD工具中操作。
所述第一氧氮化物层和第二氧氮化物层中的至少一层形成的温度至少为780℃。
本发明还提供一种包括一个氧化物-氮化物-氧化物结构的半导体器件的形成方法,该方法包括如下步骤:
形成ONO结构的第一氧化物层;
在第一氧化物层上形成含有氮化物的多层电荷存储层;以及
在多层电荷存储层表面上形成ONO结构的第二氧化物层。
所述多层电荷存储层包含至少两个硅氧氮化物层。
所述至少两个氧氮化物层中氧,氮和/或硅有不同化学组成比率。
所述至少两个氧氮化物层包括一个顶端氧氮化物层和一个底端氧氮化物层,其中顶端氧氮化物层形成为富硅,少氧氧氮化物层,底端氧氮化物层形成为富硅富氧氧氮化物层。
所述顶端氧氮化物层是富氮氧氮化物层。
所述形成第一氧化物层的步骤包含通过蒸气退火形成第一氧化物层的步骤,其中选择合适的顶端氧氮化物层和底端氧氮化物层的厚度比,为在使用蒸气退火形成遂穿氧化层之后多层存储层的形成提供便利。
所述形成顶端氧氮化物层使用的工艺气体组成包含SiH2Cl2/NH3混合气体和N2O/NH3混合气体,其混合比例约5:1,形成顶端氧氮化物层使用的工艺气体组成包含N2O/NH3混合气体和SiH2Cl2/NH3混合气体,其混合比例为8:1。
所述至少两个氧氮化物层形成的温度至少为780℃。
此外,本发明还提供一种含氧化物-氮化物-氧化物结构的半导体器件,所述氧化物-氮化物-氧化物结构包含第一氧化层和第二氧化层之间的多层存储层,其中多层存储层包含至少两个硅氧氮化物层。
所述至少两个氧氮化物层中氧,氮和/或硅有不同化学组成比率。
所述氧、氮和硅形成至少两个氧氮化物层,使其在操作温度至少125℃下达到预先设定的数据保持性。
所述至少两个氧氮化物层包括一个顶端氧氮化物层和一个底端氧氮化物层,其中顶端氧氮化物层和底端氧氮化物层的厚度比为1-5。
与现有技术相比,本发明的有益效果在于:(i)能够提高将氧氮化物层分为多层并调整每层氧,氮,和硅的存储器件的数据保持性;(ii)能够不以牺牲数据保持性为前提提高存储器件的速度;(iii)根据本发明实施例使用ONO结构的存储器件在温度至少为约125℃时,能够达到或超过数据保持性和速度;以及(iv)提供大任务编程擦除周期为100,000次或更多。
附图说明
本发明将会通过下面的详细描述,结合附图和实施例来论述本发明的这些或一些其他的特点或优势。其中:
图1(现有技术)为根据传统方法形成的含有氧化物-氮化物-氧化物(ONO)堆栈的存储器件的中间结构的剖面结构图。
图2为本发明实施例中一个包含多层电荷存储层的ONO结构的半导体器件的一部分的剖面结构图。
图3为本发明实施例中包含多层电荷存储层的ONO结构的形成方法的流程图。
图4为采用根据本发明实施例形成的存储层的存储器件与使用传统存储层的存储器件相比的数据保持性提高的曲线图。
具体实施方式
本发明主要论述包含多层电荷存储层的氧化物-氮化物-氧化物(ONO)结构及其制造方法。ONO结构及其制造方法尤其适用于存储器件存储层的形成,如硅-氧化物-氮化物-氧化物-硅(SONOS)存储晶体管。
在接下来的描述中,将详细的阐述大量的具体细节,以使充分全面的理解本发明。在没有这些具体细节的情况下,本领域技术人员也能实施本发明。在其他情况下,公知的结构和技术,没有详细描述或在附图中显示,以免对本发明产生不必要的晦解。
参考本发明说明书的“实施例”,是指在相关实施例中描述的特定功能,结构,材料,或特征包含在本发明的至少一个实施例中。因此,在本发明的不同地方出现的短语“在一个实施例中”不一定是指在本发明的同一个实施例中。此外,特定的功能,结构,材料,或特征可能在其他一个或多个实施例中以合适的方式相结合。
简单地说,该方法涉及形成包含多层氧氮化物层的多层电荷存储层,例如氧氮化物硅层(Si2N2O),有不同浓度的氧,氮和/或硅。通常,氧氮化物层形成在与传统ONO结构中氮化物或氧氮化物层相比较高的温度条件下,并且每层采用不同的工艺气体混合物和/或在不同的流量比率下形成。优选的是,氧氮化物层包括至少一个顶端氧氮化物层和底端氧氮化物层。更优选的是,各层的化学计量比组成经过调整或选择成底端或较低端氧氮化物有高氧高硅浓度,顶端氧氮化物层有高硅高氮低氧浓度来产生富硅氮化物或氧氮化物。富硅和富氧底端氧氮化物层减小了存储的电荷流失,没有损害器件速度或编程和擦除电压的初始差别(生命周期开始阶段)。富硅和缺氧顶端氧氮化物层增加了存储器件的编程电压和擦除电压的差额,因而增进了器件速度,提高了数据保持性,延长了器件的操作生命周期。
随意地,可以选择顶端氧氮化物层和底端氧氮化物层的厚度比,为在采用蒸气退火形成第一氧化物层之后在ONO结构的第一氧化物层上形成氧氮化物层提供便利。
根据本发明不同的实施例,将对ONO结构及其制造方法做详细描述,详情请参见图2-4。
图2为本发明实施例中一个包含多层电荷存储层的ONO结构的半导体存储器件200的一部分的剖面结构图。根据图2,存储器件200包括一个SONOS栅堆栈202,该SONOS栅堆栈202包括一个形成在衬底或硅衬底208的硅层表面206之上的ONO结构204。此外,SONOS型器件200进一步包括一个或多个扩散区域210,如源漏极区域,该源漏极区域210对准栅堆栈202且被沟道区域212分离。通常,SONOS栅堆栈202包括一个多晶硅(poly)栅层214,其形成在ONO结构204和部分硅层或衬底208上方并与之相连。ONO结构204将多晶硅栅214和衬底208分离或电子隔离。ONO结构204通常包括一个薄的较低的氧化层或隧穿氧化层216,其将栅堆栈202和沟道区域212,顶端或阻挡氧化层218,以及包含多层氮化物的多层电荷存储层分离或电子隔离。优选的是,如上所述及图2所示,多层电荷存储层包括至少两个氧氮化物层,包括顶端氧氮化物层220A和底端氧氮化物层220B。
一般来说,衬底208可能包括任何已知的硅半导体材料包括硅、硅锗,绝缘硅或蓝宝石硅衬底。另外,衬底208可能包括形成在不含硅的半导体材料基底上的硅层,如砷化镓,锗,氮化镓,或磷化铝。优选的是衬底208是一个掺杂或非掺杂硅衬底。
ONO结构204较低的氧化层或遂穿氧化层216通常包括一个相对薄的二氧化硅(SiO2)层其厚度约为优选的是约遂穿氧化层216可以以任何合适的方式形成或沉积,例如,热生成或通过化学气相沉积(CVD)来沉积。在一个优选的实施例中,遂穿氧化层通过蒸气退火形成或生长。通常,该工艺包括湿法氧化法,其中衬底208被放置在沉积或工艺腔体,加热使温度从约700℃到约850℃,并暴露在湿法气相中,为预定的时间周期在选择所需厚度的基础上完成的隧道氧化层216。示范工艺时间为大约5到20分钟。可在大气中或在较低的压力下进行氧化工艺。
如上所述,多层电荷存储层通常包括至少两个氧氮化物层,其具有不同的硅,氧和氮组成,总厚度在约优选的是在约在一个优选的实施例中,氧氮化物层形成或沉积在低压CVD工艺中,使用硅源,例如硅烷(SiH4),氯硅烷(SiH3Cl),四氯化硅(SiCl4),或双叔丁基氨基硅烷(BTBAS),氮源,如N2,NH3,N2O或三氧化二氮(NO3),和含氧气体,如O2或N2O。可选择地,氢气体可能已经被替代为氘,包括例如,用氘化氨(ND3)替代NH3。将氘替代氢有利于钝化硅氧化物界面悬挂的Si键,由此增加SONOS型器件的NBTI(负偏压温度不稳定性)的寿命。
例如,一个底端或较低端氧氮化物层220B沉积在隧穿氧化层216之上,通过放置衬底208在沉积腔体并引入工艺气体包括N2O,NH3和DCS,并保持腔体压强在约5-500mT,并保持衬底温度在约700℃-850℃,优选至少在约780℃,持续约2.5-20分钟。在一个进一步的实施例中,工艺气体包括第一混合气体N2O和NH3,其混合比约为8:1-1:8,第二混合气体SiH2Cl2(DCS)和NH3,其混合比约1:7-7:1,引入的流量比约5-200标准立方厘米/分钟(sccm)。据知在这一情况下生成或沉积的氧氮化物层产生富硅富氧底端氧氮化物层220B,降低了编程后和擦除后的电荷流失率,它主要体现在保留模式下的一个小的电压漂移。
一个顶端氧氮化物层220A沉积在低端氧氮化物层220B之上,通过CVD工艺采用工艺气体包括N2O,NH3和DCS,并保持腔体压强在约5-500mT,并保持衬底温度在约700℃-850℃,优选至少在约780℃,持续约2.5-20分钟。在一个进一步的实施例中,工艺气体包括第一混合气体N2O和NH3,其混合比约为8:1-1:8,第二混合气体DCS和NH3,其混合比约1:7-7:1,引入的流量比约为5-20标准立方厘米/分钟(sccm)。据知在这种情况下形成或沉积的氧氮化物层产生富硅和富氮少氧顶端氧氮化物层220A,其提高了速度且增加了存储器件的编程电压和擦除电压的初始差额,且没有影响使用本发明实施例的ONO结构204的存储器件的电荷流失率,从而延长了器件的操作生命周期。
优选的是,顶端氧氮化物层220A随后沉积在形成底端氧氮化物层220B的同一工具中,并完全没有打破沉积腔体的真空环境。更优选的是,顶端氧氮化物层220A沉积时完全没有改变在沉积底端氧氮化物层220B时加热衬底208的温度。在一个实施例中,顶端氧氮化物层220A相继沉积,并紧跟着底端氧氮化物层220B的沉积,并通过减小N2O/NH3混合气体对于DCS/NH3混合气体的流量比率来达到所需要的混合气体流率来形成富硅富氮少氧底端氧氮化物层220A。
在某些实施例中,另外一个氧化物或氧化层(图中未显示)形成在衬底不同区域的ONO结构204形成之后,或在器件中使用蒸气氧化。在这个实施例中,顶端氧氮化物层220A和ONO结构204的顶端氧化层218在蒸气氧化过程中很好的蒸气退火。特别是蒸气退火提高了顶端氧化层218的质量,减少了形成在顶端氧化层的顶层附近和下面的顶端氧氮化物层220A的顶层附近的陷阱,因而减小或实质上消除会形成顶端氧化层的电场,而这将导致电荷载流子的回流以及逆反影响电荷存储层的数据或电荷保持。
据知,底端氧氮化物层220B的合适厚度约为底层和顶端氧氮化物层的厚度比约为1:6-6:1,优选为至少约1:4。
ONO结构204的顶端氧化层218包括一个相对厚度在约的SiO2层,最好是在的顶端氧化层218可以通过任何合适的方法形成或沉积,例如,热能生成或CVD沉积。在一个优选的实施例中,顶端氧化层218是通过CVD工艺高温氧化(HTO)沉积。通常,沉积工艺包括暴露衬底208在硅源,如硅烷,氯硅烷,或二氯硅烷,以及含氧气体,如O2或N2O,沉积腔体的气压约为50mT-1000mT,持续时间约为10-120分钟,保持衬底温度约为650℃-850℃。
优选的是顶端氧化层218继而沉积在形成氧氮化物层220A,220B的同一工具中。更优选的是氧氮化物层220A,220B和顶端氧化层218形成或沉积在生成遂穿氧化层216的同一工具中。合适的工具包括,例如,加州AVIZA技术公司生产的ONO AVP。
根据本发明实施例,形成或制造ONO堆栈的方法详见图3的流程图。
根据图3,该方法从形成ONO结构的第一氧化层开始,例如遂穿氧化层,该第一氧化层形成在衬底表面的含硅层上(步骤300)。接着,含氮化物的多层电荷储存层的第一层形成在第一氧化层表面(步骤302)。如上所述,这个第一层或底端氧氮化物层可以通过CVD工艺形成或沉积,其使用工艺气体包括N2O/NH3和DCS/NH3混合气体,其混合比例或流率调节为适合形成富硅富氧氧氮化物层。多层电荷储存层的第二层随后形成在第一层表面(步骤304)。第二层含有和第一层不同的氧,氮和/或硅的化学计量比组成。尤其,如上所述,第二或顶端氧氮化物层可以通过CVD工艺形成或沉积,其使用工艺气体包括N2O/NH3和DCS/NH3混合气体,其混合比例或流率调节为适合形成富硅少氧顶端氧氮化物层。最后,ONO结构的第二氧化层形成在多层电荷储存层的第二层表面(步骤306)。如上所述,该顶端或阻挡氧化层可以通过任何合适的方式形成或沉积,但最好是采用CVD工艺沉积。在一个实施例中,顶端或第二氧化层是在HTO CVD工艺中高温氧化沉积。另外,顶端或阻挡氧化层可以通过热能生成,然而值得庆幸的是在这个实施例中,氧氮化物的厚度必须调整或增加到一部分顶端氧氮化物可以在热能生成阻挡氧化层的过程中被有效的消耗或氧化。
可选择地,这个方法可能会进一步包括形成或沉积第二氧化层表面上的含硅层来形成SONOS堆栈或结构(步骤308)。含硅层可以是,例如多晶硅层,其通过CVD工艺沉积来形成SONOS晶体管或器件的控制栅。
根据本发明实例例形成的存储层的存储器件和传统存储层的存储器件的数据保持性的比较请参见图4。尤其,图4图示了传统ONO结构和含多层氧氮化物层的ONO结构生成的电子可擦可编程只读存储器(EEPROM)在器件寿命的编程(VTP)和擦除(VTE)过程中器件的阈值电压的变化。为收集这个图的数据两个器件都在85℃下预运转100K次。
根据图4,图标或线402图示了采用单一氧氮化物层的传统ONO结构的EEPROM随时间变化的VTP,且没有在初始的写操作-编程或擦除后更新存储。线402上的实际数据点用空心圆显示,其余的线表示EEPROM在特定EOL下的推算的VTP。图或线404显示了传统ONO结构下EEPROM随时间变化的VTE。线404的实际数据点用实心圆显示,其余的线表示EEPROM指定EOL下的推算的VTE。通常,EEPROM在EOL下VTE和VTP的差异至少为0.5V,才能识别和感应编程和擦除状态的不同。由此可见,传统ONO结构下的EEPROM的VTE和VTP的区别约为0.35V,特定EOL为20年。因此,一个传统ONO结构的EEPROM和上述条件下的EEPROM相比损失了至少17年的操作时间。
相比之下,随着时间的过去,采用含多层氧氮化物层的ONO结构的EEPROM中VTP和VTE的变化在线406和408分别得到表述,显示了VTE和VTP的区别在特定EOL下至少为1.96V。因此,一个根据本发明实施例采用ONO结构的EEPROM会达到和超过20年的特定操作生命。尤其是,图或线406图示了根据本发明实施例采用ONO结构的EEPROM的随时间变化的VTP。在线406上的实际数据点由空心方块表示,其余的线显示出特定EOL的推断的VTP。图或线408阐明了随时间变化的EEPROM的VTE,在线408上的实际数据点由实心方块表示,其余的线显示出一种对EOL的推断的VTE。
尽管上面显示和表述的只有两层氧氮化物层,如,顶层和底层,但本发明并不局限于此,多层电荷存储层可以包括任何数量,n层氧氮化物层,其中任何一层或所有的都有不同化学计量比组成的氧,氮和/或硅。特别是多层电荷存储层有达到5层氧氮化物层,每层经测试都有不同的化学计量比组成。然而,由于对本领域技术人员而言最好尽量使用越少的层来做到想要的结果,减少形成器件必要的工艺步骤,从而提高更简单健全的自动化工艺。此外,使用越少的层越好,也产生了高收益,因为较少的层次较易控制组成成分的化学计量比和密度。
更值得庆幸的是,尽管被表述作为部分SONOS存储器中的SONOS堆栈,本发明的ONO结构和方法并不局限于此,ONO结构可以用在任何半导体技术或任何需要存储电荷或介质层或堆栈的器件,包括,例如,在一个分裂栅闪存存储器,一个TaNOS堆栈,一个1T(晶体管)SONOS单元,一个2T SONOS单元,一个3T SONOS单元,一个局部2-bit单元,和一个多层编程或单元,都没有超过本发明范围。
根据本发明实施例,ONO结构及其形成的优势,超越现有的或传统的方法包括(i)能够提高将氧氮化物层分为多层并调整每层氧,氮,和硅的存储器件的数据保持性;(ii)能够不以牺牲数据保持性为前提提高存储器件的速度。(iii)根据本发明实施例使用ONO结构的存储器件在温度至少为约125℃时,能够达到或超过数据保持性和速度;以及(iv)提供大任务编程擦除周期为100,000次或更多。
尽管本发明详细描述了结构特征和/或方法技术,可以理解的是本发明中所界定的附加权利要求并没有局限于所述的具体特征或技术方案。这些具体特征和技术方案应被理解是作为本发明权利要求的具体实施方式。尽量说明,而并非限制本发明。

Claims (7)

1.一种半导体器件中电荷存储层的形成方法,其特征在于,该方法包括如下步骤:
在隧穿氧化物层上形成富硅富氧第一氧氮化物层,该隧穿氧化物层在衬底的表面上形成;
在第一氧氮化物层的表面上形成第二氧氮化物层以形成一个多层电荷存储层;以及
在用于在所述衬底上的不同区域中形成另一氧化物的蒸气氧化过程中,蒸气退火所述第二氧氮化物层以减少其顶层附近形成的陷阱的数量。
2.如权利要求1所述的方法,其特征在于,所述第一氧氮化物层和第二氧氮化物层中氧,氮和/或硅有不同化学组成比率。
3.如权利要求1所述的方法,其特征在于,所述形成第二氧氮化物层的步骤包括形成富硅少氧氧氮化物层条件下形成第二氧氮化物层的步骤。
4.如权利要求3所述的方法,其特征在于,所述第一氧氮化物层通过化学气相沉积工艺形成,其采用的工艺气体包含SiH2Cl2/NH3混合物和N2O/NH3混合物,两者比率为第一比率,所述第二氧氮化物层通过化学气相沉积工艺形成,其采用的工艺气体包含N2O/NH3混合物和SiH2Cl2/NH3混合物,其中N2O/NH3混合物相对于SiH2Cl2/NH3的流量比率小于用于形成所述第一氧氮化物层的流量比率,以提供第二比率。
5.如权利要求4所述的方法,其特征在于,所述形成第一氧氮化物层和第二氧氮化物层的步骤通过改变N2O/NH3和SiH2Cl2/NH3的混合比相继在同一CVD工具中操作。
6.如权利要求4所述的方法,其特征在于,所述第一氧氮化物层和第二氧氮化物层中的至少一层形成的温度至少为780℃。
7.如权利要求1所述的方法,其特征在于,所述第二氧氮化物层是富氮氧氮化物层。
CN200910134374.1A 2009-04-10 2009-04-10 含多层氧氮化物层的氧化物-氮化物-氧化物堆栈 Active CN101859702B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610911402.6A CN106653761A (zh) 2009-04-10 2009-04-10 含多层氧氮化物层的氧化物‑氮化物‑氧化物堆栈
CN200910134374.1A CN101859702B (zh) 2009-04-10 2009-04-10 含多层氧氮化物层的氧化物-氮化物-氧化物堆栈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910134374.1A CN101859702B (zh) 2009-04-10 2009-04-10 含多层氧氮化物层的氧化物-氮化物-氧化物堆栈

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610911402.6A Division CN106653761A (zh) 2009-04-10 2009-04-10 含多层氧氮化物层的氧化物‑氮化物‑氧化物堆栈

Publications (2)

Publication Number Publication Date
CN101859702A CN101859702A (zh) 2010-10-13
CN101859702B true CN101859702B (zh) 2016-12-07

Family

ID=42945510

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200910134374.1A Active CN101859702B (zh) 2009-04-10 2009-04-10 含多层氧氮化物层的氧化物-氮化物-氧化物堆栈
CN201610911402.6A Pending CN106653761A (zh) 2009-04-10 2009-04-10 含多层氧氮化物层的氧化物‑氮化物‑氧化物堆栈

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610911402.6A Pending CN106653761A (zh) 2009-04-10 2009-04-10 含多层氧氮化物层的氧化物‑氮化物‑氧化物堆栈

Country Status (1)

Country Link
CN (2) CN101859702B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8680601B2 (en) 2007-05-25 2014-03-25 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9716153B2 (en) 2007-05-25 2017-07-25 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
TWI534897B (zh) * 2011-01-14 2016-05-21 賽普拉斯半導體公司 具有多重氮氧化物層之氧化物-氮化物-氧化物堆疊
CN102420233A (zh) * 2011-11-02 2012-04-18 上海宏力半导体制造有限公司 提升sonos 器件数据保持力的方法以及sonos 器件结构
CN102522332B (zh) * 2011-12-22 2016-03-02 上海华虹宏力半导体制造有限公司 Ono结构及其制作方法、存储器及其制作方法
CN103311187A (zh) * 2012-03-07 2013-09-18 宜扬科技股份有限公司 反或型闪存的穿遂氧化层的制作方法
TW201830705A (zh) * 2012-07-01 2018-08-16 美商賽普拉斯半導體公司 在多層電荷捕獲區域具有氘化層之非揮發性電荷捕獲記憶體元件
CN109003879B (zh) * 2017-06-06 2021-03-19 中芯国际集成电路制造(上海)有限公司 栅介质层的形成方法
CN108385059B (zh) * 2018-01-17 2020-08-18 维达力实业(深圳)有限公司 高亮硬质装饰膜及其制作方法和应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709928B1 (en) * 2001-07-31 2004-03-23 Cypress Semiconductor Corporation Semiconductor device having silicon-rich layer and method of manufacturing such a device
CN1797786A (zh) * 2004-11-29 2006-07-05 台湾积体电路制造股份有限公司 半导体元件及其制造方法
CN101223646A (zh) * 2005-05-17 2008-07-16 美光科技公司 新颖的低功率非易失性存储器和栅极堆叠

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714473B1 (ko) * 2004-10-21 2007-05-04 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7670963B2 (en) * 2007-05-25 2010-03-02 Cypress Semiconductor Corportion Single-wafer process for fabricating a nonvolatile charge trap memory device
US8614124B2 (en) * 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709928B1 (en) * 2001-07-31 2004-03-23 Cypress Semiconductor Corporation Semiconductor device having silicon-rich layer and method of manufacturing such a device
CN1797786A (zh) * 2004-11-29 2006-07-05 台湾积体电路制造股份有限公司 半导体元件及其制造方法
CN101223646A (zh) * 2005-05-17 2008-07-16 美光科技公司 新颖的低功率非易失性存储器和栅极堆叠

Also Published As

Publication number Publication date
CN106653761A (zh) 2017-05-10
CN101859702A (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
CN101859702B (zh) 含多层氧氮化物层的氧化物-氮化物-氧化物堆栈
US20230017648A1 (en) Oxide-nitride-oxide stack having multiple oxynitride layers
US9349824B2 (en) Oxide-nitride-oxide stack having multiple oxynitride layers
US11222965B2 (en) Oxide-nitride-oxide stack having multiple oxynitride layers
US11257912B2 (en) Sonos stack with split nitride memory layer
US8067284B1 (en) Oxynitride bilayer formed using a precursor inducing a high charge trap density in a top layer of the bilayer
US7419888B2 (en) Method of forming a silicon-rich nanocrystalline structure by an atomic layer deposition process and method of manufacturing a non-volatile semiconductor device using the same
US7799670B2 (en) Plasma oxidation of a memory layer to form a blocking layer in non-volatile charge trap memory devices
CN101517714B (zh) Sonos ono堆栈等比缩小
KR102085388B1 (ko) 복수의 산질화물 층들을 구비한 산화물-질화물-산화물 스택
US20090032861A1 (en) Nonvolatile memories with charge trapping layers containing silicon nitride with germanium or phosphorus
JP6258412B2 (ja) 多層酸窒化物層を有する酸化物−窒化物−酸化物積層体
Roizin et al. ONO structures and oxynitrides in modern microelectronics: material science, characterization and application

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant