JP7042852B2 - 多層酸窒化物層を有する酸化物－窒化物－酸化物積層体 - Google Patents

多層酸窒化物層を有する酸化物－窒化物－酸化物積層体 Download PDF

Info

Publication number
JP7042852B2
JP7042852B2 JP2020000333A JP2020000333A JP7042852B2 JP 7042852 B2 JP7042852 B2 JP 7042852B2 JP 2020000333 A JP2020000333 A JP 2020000333A JP 2020000333 A JP2020000333 A JP 2020000333A JP 7042852 B2 JP7042852 B2 JP 7042852B2
Authority
JP
Japan
Prior art keywords
layer
oxide
dielectric layer
silicon
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020000333A
Other languages
English (en)
Other versions
JP2020074420A (ja
Inventor
レヴィー サジー
ラムクマー クリシュナスワミー
ジェン フレドリック
ゲハ サム
Original Assignee
ロンギチュード フラッシュ メモリー ソリューションズ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/436,872 external-priority patent/US9449831B2/en
Application filed by ロンギチュード フラッシュ メモリー ソリューションズ リミテッド filed Critical ロンギチュード フラッシュ メモリー ソリューションズ リミテッド
Publication of JP2020074420A publication Critical patent/JP2020074420A/ja
Application granted granted Critical
Publication of JP7042852B2 publication Critical patent/JP7042852B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Description

関連出願の相互参照
本出願は、３５U.S.C119(e)に基づいて２００７年５月２５日に出願された米国仮特許
出願第６０／９３１，９４７号の優先権の利益を主張して２００７年６月１３日に出願さ
れた同時継続米国出願第１１／８１１，９５８号の一部継続出願であり、その両出願とも
引用することにより本明細書に援用されるものとする。
本発明は、半導体製造技術に関し、特に改善された酸化物－窒化物層又は酸窒化物層を
有する酸化物－窒化物－酸化物積層体及びその製造方法に関する。
スプリットゲートフラッシュメモリ等の不揮発性半導体メモリは、典型的には、積層フ
ローティングゲート型電界効果トランジスタを使用する。この型の電界効果トランジスタ
では、制御ゲートをバイアスするとともにメモリセルが形成されている基板の本体領域を
接地することによってプログラムすべきメモリセルのフローティングゲート内に電子が誘
起される。
酸化物－窒化物－酸化物（ＯＮＯ）積層体は、シリコン－酸化物－窒化物－酸化物－シ
リコン（ＳＯＮＯＳ）トランジスタにおいて電荷蓄積層として使用され、またスプリット
ゲートフラッシュメモリにおいて、フローティングゲート及び制御ゲートとの間の絶縁層
として使用される。
図１はメモリデバイス等の半導体デバイス１００の中間構造の部分断面図であり、この
デバイス１００は、ＳＯＮＯＳゲート積層体、即ちシリコン基板１０８の表面１０６上に
通常の方法に従って形成された通常のＯＮＯ積層体１０４を含む構造１０２を有する。更
に、デバイス１００は、典型的には、ゲート積層体にアライメントされ且つチャネル領域
１１２で分離されたソース及びドレイン領域等の１つ以上の拡散領域１１０を更に含む。
簡単に説明すると、ＳＯＮＯＳ構造１０２は、ＯＮＯ積層体１０４上に形成されこれと接
触するポリシリコン（ポリ）ゲート層１１４を含む。このポリゲート層１１４はＯＮＯ積
層体１０４によって基板１０８から分離され、電気的に絶縁される。ＯＮＯ積層体１０４
は一般に底部酸化物層１１６、デバイス１００の電荷蓄積層又はメモリ層として作用する
窒化物層又は酸窒化物層１１８、及び窒化物層又は酸窒化物層を覆う上部高温酸化物（Ｈ
ＴＯ）層１２０を含む。
従来のＳＯＮＯＳ構造１０２及びその製造方法と関連する一つの問題は、窒化物層又は
酸窒化物層１１８のデータ保持性能が悪く、この層を通して漏れるリーク電流のために、
デバイス１００の寿命及び／又はいくつかの用途における使用が制限される点にある。
ＳＯＮＯＳ構造１０２及びその製造方法と関連する別の問題は、酸窒化物層１１８の化
学量論的組成が層の厚さに亘って均一にならず、また最適にならない点にある。特に、酸
窒化物層１１８は、従来、比較的厚い層の厚さに亘って高い窒素及び高い酸素濃度を有す
る均一な層を得るために、単一のプロセスガス混合物及び固定又は一定の処理条件を用い
て単一のステップで形成又は堆積されている。しかし、トップ及びボトム効果のために、
この方法は従来の酸窒化物層１１８全体に亘って変化する窒素、酸素及びシリコン濃度を
生じる。トップ効果は、プロセスガスが堆積後に遮断される順番に起因する。特に、典型
的にはシラン等のシリコン含有プロセスガスが最初に遮断されるので、酸窒化物層１１８
のトップ部分（上部）において酸素及び／又は窒素が高くシリコンが低くなる。同様に、
ボトム効果は、プロセスガスが堆積を開始するために導入される順序に起因する。特に、
酸窒化物層１１８の堆積は典型的にはアニール工程後であるから、堆積プロセスの開始時
にピーク又は比較的高い濃度のアンモニア（ＮＨ３）が生じ、酸窒化物層のボトム部分（
底部）において酸素及びシリコンが低く、窒素が高くなる。更に、ボトム効果は、初期プ
ロセスガス混合物中の使用可能な酸素及びシリコンが基板の表面でシリコンと優先的に反
応し、酸窒化物の形成に寄与しないという表面核形成現象にも起因する。従って、ＯＮＯ
積層体１０４からなるメモリデバイス１００は電荷蓄積特性、特にプログラミング及び消
去速度及びデータ保持性能が悪影響を受けている。
従って、メモリ層として改善されたプログラミング及び消去速度及びデータ保持性能を
示す酸窒化物層を含むＯＮＯ積層体を有するメモリデバイスが必要とされている。更に、
改善された酸窒化物の化学量論組成を示す酸窒化物層を有するＯＮＯ積層体を形成する方
法又はプロセスが必要とされている。
多層電荷蓄積層を含む半導体メモリデバイス及びその製造方法が提供される。一般的に
、当該デバイスは、基板の表面を覆う半導体材料から形成され、メモリデバイスのソース
とドレインとを接続するチャネルと、チャネルを覆うトンネル酸化物層と、前記トンネル
酸化物層上にあって殆どトラップを生じない化学量論的組成を有する酸素リッチな第１の
酸窒化物層及び前記第１の酸窒化物層上にあって高密度のトラップを生じる化学量論的組
成を有する酸素リーンな第２の酸窒化物層を含む多層電化蓄積層と、を備える。一実施形
態では、当該デバイスはチャネルに当接する複数の表面を有するゲートを含む非平面状ト
ランジスタを備え、ゲートはトンネル酸化物層及び多層電荷蓄積層を備える。他の実施形
態も開示される。
本発明の構造及び方法のこれらの及び他の様々な特徴及び利点は、以下の詳細な説明を
添付図面及び特許請求の範囲とともに参照することによって明らかになる。
従来の方法に従って形成された酸化物－窒化物－酸化物（ＯＮＯ）積層体を有するメモリデバイスの製造中の中間構造の断面を示す（従来技術の）ブロック線図である。 本発明の一実施形態による、多層電荷蓄積層を含むシリコン－酸化物－窒化物－酸化物－シリコン構造を有する半導体デバイスの一部分の断面を示すブロック線図である。 本発明の一実施形態による、多層電荷蓄積層を含む酸化物－窒化物－酸化物構造を形成する方法の流れ図である。 本発明により形成されたメモリ層を用いるメモリデバイスのデータ保持性能の改善を従来のメモリ層を用いるメモリデバイスと比較して示すグラフである。 本発明の別の実施形態による、多層電荷蓄積層を含む酸化物－窒化物－酸化物構造を形成する方法の流れ図である。 ＯＮＯ構造を有するプログラムされた従来のメモリデバイスのエネルギーバンド図である。 図７Ａ及び図７Ｂは本発明の一実施形態による多層電荷蓄積層を含むメモリデバイスのプログラミング前及び後のエネルギーバンド図である。 図８Ａは分離した電荷トラップ領域を含む非平面状マルチゲートデバイスを示す図である。図８Ｂは図８Ａの非平面状マルチゲートデバイスの断面図である。 図９Ａ及び図９Ｂは分離した電荷トラップ領域及び水平ナノワイヤチャネルを含む非平面状マルチゲートデバイスを示す図である。 図１０Ａ及び図１０Ｂは分離した電荷トラップ領域及び垂直ナノワイヤチャネルを含む非平面状マルチゲートデバイスを示す図である。 図１１Ａ及び図１１Ｂは図１０Ａの非平面状マルチゲートデバイスを製造するためのゲート最初のスキームを示す図である。 図１２Ａ及び図１２Ｂは図１０Ａの非平面状マルチゲートデバイスを製造するためのゲート最後のスキームを示す図である。
本発明は、一般に多層電荷蓄積層を含むシリコン－酸化物－酸窒化物－酸化物－シリコ
ンゲート構造を備えるデバイス及びその製造方法を対象とする。このゲート構造及び製造
方法はメモリトランジスタ等のメモリデバイスのメモリ層を形成するのに特に有用である
。
以下の記載において、本開示の十分な理解をもたらすために、説明の目的で、多くの特
定の細部について述べる。しかしながら、本発明の構造及び方法はこれらの特定の細部の
記載がなくても実施できることは当業者に明らかである。更に、本開示の理解を不必要に
不明瞭にしないように、周知の構造及び技術は詳細に示さないでブロック線図の形で示し
ている。
本明細書において、「一つの実施形態」又は「一実施形態」とは、実施形態と関連して
記載される特定の特徴、構造又は特性が少なくとも一つの実施形態に含まれることを意味
する。したがって本明細書の様々な箇所で「一実施形態」と呼ぶものは、必ずしもすべて
同じ実施形態を指すものではない。更に本明細書で使用される「結合する」とは、一つ以
上の介在要素によって直接接続すること及び間接的に接続することの両方を意味する。
簡単に説明すると、本方法は、異なる濃度の酸素、窒素及び／又はシリコンを有するシ
リコン酸窒化物（Ｓｉ２Ｎ２Ｏ）等の多層酸窒化物層を含む多層電荷蓄積層を形成するス
テップを含む。これらの酸窒化物層は、従来のＯＮＯ構造内の窒化物又は酸窒化物より高
い温度で形成され、各層は異なるプロセスガス混合物及び／又は異なる流量を用いて形成
される。一般に、これらの酸酸化物層は少なくとも上部酸窒化物層及び底部酸窒化物層を
含む。特定の実施形態においては、これらの層の化学量論的組成は、下部又は底部酸窒化
物層が高い酸素及びシリコン含量を有するように且つ上部酸窒化物層が高いシリコン及び
高い窒素濃度及び低い酸素濃度を有し酸素リーン、シリコンリッチ窒化物又は酸窒化物を
生成するように調整又は選択される。シリコンリッチ及び酸素リッチな底部酸窒化物層は
、デバイス速度又は初期（寿命初期）のプログラミング電圧と消去電圧の差を低下するこ
となく蓄積電荷の損失を低減する。シリコンリッチ、酸素リーンな上部酸窒化物層はメモ
リデバイスのプログラミング電圧と消去電圧の差を増大し、それによりデバイス速度を向
上し、デバイス保持性能を増大し、デバイスの動作寿命を延長する。いくつかの実施形態
においては、シリコンリッチ、酸素リーンな上部酸窒化物層は層内のトラップ数を増大す
るように選択された濃度の炭素を更に含むことができる。
オプションとして、ドライ又はウェット酸化によるシリコン－酸化物－酸窒化物－酸化
物－シリコンゲート構造のトンネル又は第１の酸化物層の形成後におけるその第１の酸化
物層上への酸窒化物層の形成を容易にするために、上部酸窒化物層と底部酸窒化物層の厚
さの比を選択することができる。
本発明の種々の実施形態によるシリコン－酸化物－酸窒化物－酸化物－シリコン構造及
びその製造方法について図２－４を参照して以下に詳細に説明する。
図２は、本発明の一実施形態による、多層電荷蓄積層を含むシリコン－酸化物－酸窒化
物－酸化物－シリコンゲート構造を有する半導体メモリデバイス２００の一部分の断面を
示すブロック線図である。図２を参照するに、メモリデバイス２００は、基板又はシリコ
ン基板２０８上のシリコン層の表面２０６上に形成された、多層電荷蓄積層２０４を含む
シリコン－酸化物－酸窒化物－酸化物－シリコンゲート積層体２０２を備える。更に、デ
バイス２００は、ゲート積層体２０２にアライメントされ且つゲートチャネル領域２１２
で分離されたソース及びドレイン領域又は構造等の１つ以上の拡散領域２１０を含む。一
般に、シリコン－酸化物－酸窒化物－酸化物－シリコンゲート構造２０２は、多層電荷蓄
積層２０４上に形成され該層と接触するシリコン含有ゲート層、例えばポリシリコン又は
ポリゲート層２１４及びシリコン層又は基板２０８の一部分を含む。ポリゲート層２１４
は多層電荷蓄積層２０４によってシリコン層又は基板２０８から分離され、電気的に絶縁
される。シリコン－酸化物－酸窒化物－酸化物－シリコン構造は、ゲート積層体２０２を
チャネル領域２１２から分離又は電気的に絶縁する薄い下部酸化物層又はトンネル酸化物
層２１６、上部又は阻止酸化物層２１８及び多層電荷蓄積層２０４を含む。上述され、図
２に示されるように、多層電荷蓄積層２０４は上部酸窒化物層２２０Ａ及び底部酸窒化物
層２２０Ｂなどの少なくとも２つの酸窒化物層を含む。
基板２０８は、シリコン、シリコン－ゲルマニウム、シリコン・オン・インシュレータ
又はシステム・オン・サファイヤ基板等の既知のシリコンベース半導体材料を含むことが
できる。代わりに、基板２０８は砒化ガリウム、ゲルマニウム、窒化ガリウム又は燐化ア
ルミニウム等の非シリコンベースの半導体材料上に形成されたシリコン層を含むことがで
きる。特定の実施形態においては、基板２０８はドープ又はアンドープシリコン基板とす
る。
シリコン－酸化物－酸窒化物－酸化物－シリコン構造の下部酸化物層又はトンネル酸化
物層２１６は一般的には約１５Å（オングストローム）～約２２Å、いくつかの実施形態
においては約１８Åの二酸化シリコン（ＳｉＯ２）の比較的薄い層を含む。トンネル酸化
物層２１６は任意の適切な手段によって形成又は堆積することができ、例えば熱的に成長
させる、又は化学気相成長（ＣＶＤ）を用いて堆積することができる。一般に、トンネル
酸化物層は酸素雰囲気中で熱酸化を用いて形成または成長される。一実施形態においては
、そのプロセスはドライ酸化法を使用し、この方法では基板２０８を堆積又は処理チャン
バ内に置き、約７００℃～約８５０℃の温度に加熱し、完成トンネル酸化物層２１６の所
望の厚さに基づいて選択される所定の期間に亘って酸素に暴露する。別の実施形態におい
ては、トンネル酸化物層は、ＩＳＳＧ（In-Situ Stream Generation）チャンバ内におい
て、少なくとも１０００℃の温度で酸素（Ｏ２）と水素（Ｈ２）の反応を用いてラジカル
酸化により基板上に成長される。模範的な処理時間は約１０～１００分である。酸化は大
気圧又は低圧力で実行できる。
上述したように、多層電荷蓄積層は一般にシリコン、酸素及び窒素の異なる組成を有す
る少なくとも２つの酸窒化物層を含み、約７０Å～１５０Å（特定の実施形態では１００
Å）の総合厚さを有することができる。一実施形態においては、酸窒化物層は、シラン（
ＳｉＨ４）、クロロシラン（ＳｉＨ３Ｃｌ）、ジクロロシラン又はＤＣＳ（ＳｉＨ２Ｃｌ
２）、テトラクロロシラン（ＳｉＣｌ４）又はビスターシャルブチル アミンシラン（Ｂ
ＴＢＡＳ）等のシリコン源、窒素（Ｎ２）、アンモニア（ＮＨ３）、三酸化窒素（ＮＯ３
）又は亜酸化窒素（Ｎ２Ｏ）等の窒素源、及び酸素（Ｏ２）又はＮ２Ｏなどの酸素含有ガ
スを用いて低圧ＣＶＤプロセスで形成又は堆積される。代わりに、水素が重水素で置換さ
れたガスを使用することもでき、例えばＮＨ３の代りに重水素化されたアンモニア（ＮＤ
３）を使用することができる。水素を重水素と置換すると、シリコン－酸化物界面におけ
るＳｉダングリングボンドが不活性化され、よってデバイスのＮＢＴＩ（Negative Bias
Temperature Instability）寿命が増大する。
例えば、下部又は底部酸窒化物層２２０Ｂは、基板２０８を堆積チャンバ内に置き、約
２．５分～約２０分の期間に亘ってチャンバを約５ミリトル（ｍＴ）～約５００ｍＴの圧
力に維持するとともに、基板を約７００℃～約８５０℃（特定の実施形態においては少な
くとも約７６０℃）の温度に維持しながら、Ｎ２Ｏ，ＮＨ３及びＤＣＳを含むプロセスガ
スを導入することによって、トンネル酸化物層２１６の上に堆積することができる。特に
、プロセスガスは、約８：１～１：８の比で混合されたＮ２０及びＮＨ３の第１のガス混
合物及び約７：１～１：７の比で混合されたＤＣＳ及びＮＨ３の第２のガス混合物を含む
ことができ、約５～２００立方センチメートル毎分（ｓｃｃｍ）の流量で導入することが
できる。これらの条件で生成又は堆積された酸窒化物層はシリコンリッチ、酸素リッチな
底部酸窒化物層２２０Ｂをもたらすことが確かめられ、この底部酸窒化物層はプログラミ
ング後及び消去後の電荷損失レートを減少し、保持状態における電圧シフトを小さくする
。
上部酸窒化物層２２０Ａは、Ｎ２Ｏ，ＮＨ３及びＤＣＳを含むプロセスガスを使用し、
約５ｍＴ～約５００ｍＴのチャンバ圧力及び約７００℃～約８５０℃（特定の実施形態に
おいては少なくとも約７６０℃）の温度で、約２．５分～約２０分の期間に亘るＣＶＤプ
ロセスによって底部酸窒化物層２２０Ｂ上に堆積することができる。特に、プロセスガス
は、約８：１～１：８の比で混合されたＮ２０及びＮＨ３の第１のガス混合物及び約７：
１～１：７の比で混合されたＤＣＳ及びＮＨ３の第２のガス混合物を含むことができ、約
５～２０ｓｃｃｍの流量で導入することができる。これらの条件で生成又は堆積された酸
窒化物層はシリコンリッチ、窒素リッチ及び酸素リーンな上部酸窒化物層２２０Ａをもた
らすことが確かめられ、この上部酸窒化物層は、シリコン－酸化物－酸窒化物－酸化物－
シリコン構造を用いて製造されるメモリの電荷損失レートに妥協することなく、速度の向
上及びプログラミング電圧及び消去電圧の初期差の増大をもたらし、よってデバイスの動
作寿命の延長をもたらす。
いくつかの実施形態においては、シリコンリッチ、窒素リッチ及び酸素リーンな上部酸
窒化物層２２０Ａは、層内のトラップ数を増大するように選択された濃度の炭素を含有さ
せるために、約７：１～１：７の比で混合されたＢＴＢＡＳ及びアンモニア（ＮＨ３）を
含むプロセスガスを用いてＣＶＤで底部酸窒化物層２２０Ｂ上に堆積させることができる
。第２の酸窒化物層内の選択された濃度の炭素は約５％～約１５％の炭素濃度を含むこと
ができる。
特定の実施形態においては、上部窒化物層２２０Ａは底部酸窒化物層２０Ｂの形成に使
用した同じツール内において、実質的に堆積チャンバの真空を破ることなく連続的に堆積
される。特定の実施形態においては、上部酸窒化物層２２０Ａは、下部酸窒化物層２２０
Ｂの堆積中に加熱される基板２０８の温度を殆ど変更することなく連続的に堆積される。
一実施形態においては、上部酸窒化物層２２０Ａは、シリコンリッチ、窒素リッチ及び酸
素リーンな上部酸窒化物２２０Ａが生成されるように、ＤＣＳ／ＮＨ３ガス混合物に対し
てＮ２０／ＮＨ３ガス混合物の流量を減少させて所望の比のガス混合物を供給することに
よって、底部酸窒化物層２２０Ａの堆積の直後に連続的に堆積される。
所定の実施形態においては、ゲート積層体２０２の形成後に、別の酸化物又は酸化物層
（これらの図には示されていない）が基板２０８上の異なる領域又はデバイス内に蒸気酸
化によって形成される。この実施形態においては、シリコン－酸化物－酸窒化物－酸化物
－シリコン構造の上部酸窒化物層２２０Ａ及び上部又は阻止酸化物層２１８は蒸気酸化処
理中に蒸気アニールするのが有益である。特に、蒸気アニールは阻止酸化物層２１８の品
質を改善し、阻止酸化物層２１８の上面の近く及び底部酸窒化物層２２０Ａの上面の近く
に形成されるトラップの数を低減する結果、さもなければ発生し得る阻止酸化物層を横切
る電界（電荷キャリアの逆流を生じ、電荷蓄積層のデータ又は電荷保持性能に悪影響を与
える）を低減もしくはほぼ除去することができる。
底部酸窒化物層２２０Ｂの適切な厚さは、約１０Å～約８０Åであり、底部酸窒化物層
及び上部酸窒化物層の厚さの比は約１：６～６：１であり、特定の実施形態においては少
なくとも約１：４であることが確かめられた。
シリコン－酸化物－酸窒化物－酸化物－シリコン構造の上部又は阻止酸化物層２１８は
、約３０Å～約７０Å、特定の実施形態においては約４５Åの比較的厚いＳｉＯ２層を含
む。上部又は阻止酸化物層２１８は、任意の適切な手段、例えば熱成長又はＣＶＤを用い
て成長又は堆積することができる。一実施形態においては、上部又は阻止酸化物層２１８
はＣＶＤプロセスを用いて堆積された高温酸化物（ＨＴＯ）である。一般に、この堆積プ
ロセスは、堆積チャンバ内において、基板２０８を約６５０℃～約８５０℃の温度に維持
しながら、約５０ｍＴ～約１０００ｍＴの圧力で、約１０分～約１２０分の期間に亘って
、シラン、クロロシラン又はジクロロシラン等のシリコン源及びＯ２又はＮ２Ｏ等の酸素
含有ガスに暴露するステップを含む。
特定の実施形態においては、上部又は阻止酸化物層２１８は酸窒化物層２２０Ａ，２２
０Ｂの形成に使用した同じツール内で連続的に堆積される。特定の実施形態においては、
酸窒化物層２２０Ａ，２２０Ｂ及び上部又は阻止酸化物層２１８は、トンネル酸化物層２
１６の成長に使用した同じツール内で形成又は堆積される。適切なツールは、例えばカリ
フォルニア州スコッツバレーのＡＶＩＺＡテクノロジー社から入手し得るＯＮＯ、ＡＶＰ
である。
一実施形態によるシリコン－酸化物－酸窒化物－酸化物－シリコン積層体を形成又は製
造する方法を図３の流れ図を参照して以下に説明する。
図３を参照するに、本方法は、シリコン－酸化物－酸窒化物－酸化物－シリコンゲート
積層体２０２のトンネル酸化物層２１６のような第１の酸化物層を基板２０８の表面上の
シリコン含有層の上に形成することから始まる（３００）。次に、酸窒化物を含む多層電
荷蓄積層２０４の第１又は底部酸窒化物層２２０Ｂが第１の酸化物層の表面上に形成され
る（３０２）。上述したように、この第１又は底部酸窒化物層２２０Ｂは、シリコンリッ
チ及び酸素リッチな酸窒化物層が得られるように調整された比及び流量でＮ２Ｏ／ＮＨ３
及びＤＣＳ／ＮＨ３ガス混合物を含むプロセスガスを用いてＣＶＤによって形成又は堆積
することができる。次に、多層電荷蓄積層２０４の第２又は上部酸窒化物層２２０Ａが第
１又は底部酸窒化物層２２０Ｂの表面上に形成される（３０４）。第２又は上部酸窒化物
層２２０Ａは第１又は底部酸窒化物層２２０Ｂと異なる酸素、窒素及び／又はシリコンの
化学量論的組成を有する。特に、上述したように、第２又は上部酸窒化物層２２０Ａは、
シリコンリッチ、酸素リーンな酸窒化物層が得られるように調整された比及び流量でＤＣ
Ｓ／ＮＨ３及びＮ２Ｏ／ＮＨ３ガス混合物を含むプロセスガスを用いてＣＶＤによって形
成又は堆積することができる。最後に、シリコン－酸化物－酸窒化物－酸化物－シリコン
構造の上部又は阻止酸化物層２１８が多層電荷蓄積層の第２の層の表面上に形成される（
３０６）。上述したように、この上部又は阻止酸化物層２１８は任意の適切な手段によっ
て形成又は堆積できるが、いくつかの実施形態においてはＣＶＤプロセスで堆積される。
一実施形態においては、上部又は阻止酸化物層２１８はＨＴＯＣＶＤプロセスで堆積され
る高温酸化物である。代わりに、上部又は阻止酸化物層２１８は熱的に成長させることも
できる。しかし、この実施形態においては、上部酸窒化物層２２０Ａは、その酸窒化物の
一部分が上部又は阻止酸化物層２１８の熱成長プロセス中に有効に消費又は酸化されるの
で、その厚さを調整もしくは増大することができる。
オプションとして、本方法は、シリコン－酸化物－酸窒化物－酸化物－シリコン積層体
又は構造を形成するために上部又は阻止酸化物層２１８の表面上にシリコン含有層を形成
又は堆積するステップを更に含むことができる（３０８）。このシリコン含有層は、トラ
ンジスタ又はデバイス２００の制御又はポリゲート層２１４を形成するために、例えばＣ
ＶＤプロセスにより堆積されたポリシリコン層とすることができる。
ここで、図４を参照して本発明の一つの実施形態に従って形成されたメモリ層を用いて
なるメモリデバイスのデータ保持性能と従来のメモリ層を用いてなるメモリデバイスのデ
ータ保持性能との比較を行う。特に、図４は、従来のＯＮＯ構造及び本発明の多層酸窒化
物層を有するシリコン－酸化物－酸窒化物－酸化物－シリコン構造を用いる電気的に消去
可能でプログラム可能なリードオンリメモリ（ＥＥＰＲＯＭ）内のメモリデバイスのデバ
イス寿命中のプログラミング時中のしきい値電圧（ＶＴＰ）及び消去時のしきい値電圧（
ＶＴＥ）の変化を示す。この図のためのデータ収集において、両デバイスを８５℃の周囲
温度で１００Ｋサイクルに亘り予め循環動作させた。
図４を参照するに、グラフ又は線４０２は、初期書き込み（プログラム又は消去）後に
メモリをリフレッシュしない単一の酸窒化物層を有する従来のＯＮＯ構造を用いたＥＥＰ
ＲＯＭに対するＶＴＰの経時変化を示す。線４０２上の実際のデータ点は白丸で示され、
この線の残部はＥＥＰＲＯＭの規定の寿命の終り（ＥＯＬ）までのＶＴＰの外挿値を示す
。グラフ又は線４０４は、従来のＯＮＯ構造を用いたＥＥＰＲＯＭに対するＶＴＥの経時
変化を示す。線４０４上の実際のデータ点は黒丸で示され、この線の残部はＥＥＰＲＯＭ
の規定のＥＯＬまでのＶＴＥの外挿値を示す。一般に、ＥＯＬにおけるＥＥＰＲＯＭのＶ
ＴＥ及びＶＴＰ間の規定の差は、プログラム状態と消去状態との差を識別又は検知可能に
するために０．５Ｖ以上である。この図から明らかなように、従来のＯＮＯ構造を用いた
ＥＥＰＲＯＭは、２０年の規定のＥＯＬにおいて約０．３５ＶのＶＴＥ及びＶＴＰ間の差
を有する。従って、従来のＯＮＯ構造を用いたＥＥＰＲＯＭは、上記の条件の下で動作す
ると、少なくとも約１７年で規定の操作寿命を満たさなくなる。
これに対し、多層酸窒化物層を有するシリコン－酸化物－酸窒化物－酸化物－シリコン
構造を用いたＥＥＰＲＯＭのＶＴＰ及びＶＴＥの経時変化はそれぞれ線４０６及び４０８
で示され、規定のＥＯＬにおいて少なくとも約１．９６ＶのＶＴＥ及びＶＴＰ間の差を示
す。従って、本発明の一つの実施形態によるシリコン－酸化物－酸窒化物－酸化物－シリ
コン構造を用いたＥＥＰＲＯＭは２０年の規定の動作寿命を満たし上回る。特に、グラフ
又は線４０６は本開示の一つの実施形態によるシリコン－酸化物－酸窒化物－酸化物－シ
リコン構造を用いたＥＥＰＲＯＭのＶＴＰの経時変化を示す。線４０６上の実際のデータ
点は白四角で示され、この線の残部は規定のＥＯＬまでのＶＴＰの外挿値を示す。グラフ
又は線４０８は、ＥＥＰＲＯＭに対するＶＴＥの経時変化を示し、線４０８上の実際のデ
ータ点は黒四角で示され、この線の残部はＥＯＬまでのＶＴＥの外挿値を示す。
次に、別の実施形態による半導体デバイスの形成又は製造方法を図５を参照して説明す
る。
図５を参照するに、本方法は、トンネル酸化物層２１６を基板上に形成することから始
まる（５００）。次に、多層電荷蓄積層２０４の酸素リッチな第１又は底部酸窒化物層２
２０Ｂがトンネル酸化物層２１６の表面上に形成される（５０２）。上述したように、こ
の酸素リッチな第１又は底部酸窒化物層２２０Ｂは、約５：１～１５：１の範囲の比で混
合されたジクロロシラン（ＳｉＨ２Ｃｌ２）／アンモニア（ＮＨ３）混合物及び約２：１
～４：１の範囲の比で混合された亜酸化窒素（Ｎ２Ｏ）／ＮＨ３混合物を含むプロセスガ
スをシリコンリッチ及び酸素リッチでほぼトラップのない酸窒化物層が得られるように調
整された流量で用いて、ＣＶＤによって形成又は堆積することができる。即ち、第１又は
底部酸窒化物層２２０Ｂの化学量論的組成は多層電荷蓄積層の保持性能を増大するように
選択された高濃度の酸素を含み、第２又上部酸窒化物層２２０Ａにトラップされる電荷と
及び基板２０８との間の障壁として作用する。第１又は底部酸窒化物層２２０Ｂ内の選択
された酸素濃度は約１５％～約４０％の酸素濃度であり、特定の実施形態においては約３
５％である。
次に、酸素リーンな第２又は上部酸窒化物層２２０Ａが第１又は低部酸窒化物層２２０
Ｂの表面上に形成される（５０４）。第２又は上部酸窒化物層２２０Ａは第１酸窒化物層
とは異なる酸素、窒素及び／又はシリコンの化学量論的組成を有する。特に、上述したよ
うに、第２又は上部酸窒化物層２２０Ａは、約５％以下の酸素濃度を有するトラップ密度
の高い酸窒化物層を得るために、約１：６～１：８の範囲の比で混合されたＮ２Ｏ／ＮＨ
３混合物及び約１．５：１～３：１の範囲の比で混合されたＳｉＨ２Ｃｌ２／ＮＨ３混合
物を含むプロセスガスを用いて、ＣＶＤによって形成又は堆積することができる。こうし
て、第２又は上部酸窒化物層２２０Ａは第１又は底部酸窒化物層２２０Ｂの１０００倍以
上の電荷トラップ密度を含むものとなる。
最後に、上部又は阻止酸化物層２１８が多層電荷蓄積層２０４の第２又は上部酸窒化物
層２２０Ａ上に形成される。上述したように、この上部又は阻止酸化物層２１８は、第２
又は上部酸窒化物層２２０Ａの一部分の酸化によって第２又は上部酸窒化物層２２０Ａの
所定の厚さへの肉薄化が生じるように形成することができる。最後に、図４につき述べた
ように、多層電荷蓄積層２０４の保持性能の向上によって、プログラム電圧（ＶＴＰ）及
び消去電圧（ＶＴＥ）間の規定の差における半導体デバイスの寿命の終り（ＥＯＬ）が２
０年以上に延長する。
他の態様においては、本発明の多層電荷蓄積層はプログラムされた状態における電荷蓄
積層内の蓄積電荷により発生される電界と反対方向の電界を発生するように設計されたバ
ンドギャップエネルギーを有し、その結果プログラム電圧及び／又は消去電圧に影響を与
えることなくデータ保持性能が向上する。シリコン基板６０２内のチャネル、トンネル酸
化物層６０４、均質な窒化物又は酸窒化物電界蓄積層６０６、阻止酸化物層６０８及びポ
リシリコン制御ゲート６１０を含むプログラムされた従来のデバイスのエネルギーバンド
図が図６に示されている。図６を参照するに、電荷蓄積層６０６の中心近くに位置するト
ラップされた多数の電荷はトンネル酸化物層６０４からトラップされた電荷に向かう大き
な電界を発生し、この電界は蓄積電荷の損失を生じ得る点に注意されたい。
これに対し、本開示の多層電荷蓄積層を含むメモリ装置においては、多層電荷蓄積層に
生じるバンドギャップエネルギーは蓄積電荷により発生される電界と反対の内向き（電荷
蓄積層からトンネル酸化物に向う方向）の電界を発生し、電荷保持性能を高める。多層電
荷蓄積層７０６を含むプログラムされてないメモリデバイスが図７Ａに示されている。こ
のデバイスは、シリコン基板７０２内のチャネル、トンネル酸化物層７０４、酸素リーン
な酸窒化物層７０６Ａ、酸素リッチな底部酸窒化物層７０６Ｂ、阻止酸化物層７０８及び
ポリシリコン制御ゲート７１０を含む。図７Ａを参照するに、酸素リーンな上部酸窒化物
層７０６Ａ内のトラップサイトは、プログラムされたデバイスにおいてトラップされた電
荷により発生される電界と反対の方向の電界を発生する。プログラムされた状態において
得られる多層電荷蓄積層７０６を含むデバイスのバンドギャップ図は図７Ａに示されてい
る。
＜実装及び代替手段＞
他の態様において、本開示は、基板の表面上に形成されるチャネルの２つ以上の面を覆
う電荷トラップ領域を含む、マルチゲートの又はマルチゲート表面のメモリデバイスに向
けられたものであり、また当該メモリデバイスを製造する方法に向けられたものである。
マルチゲートデバイスは、平面状デバイスも非平面状デバイスも含む。（図示しない）平
面状マルチゲートデバイスは一般に、多数の第1の層が堆積されて、後に形成されるチャ
ネルの下に第1のゲートを形成し、多数の第2の層がその上に堆積されて、第2のゲートを
形成する、ダブルゲート型平面状デバイスを含む。非平面状マルチゲートデバイスは一般
に、基板の表面の上に形成される水平又は垂直チャネルを含み、３つ以上の面上でゲート
によって取り囲まれる。
図８Ａは、電荷トラップ領域を含む非平面状マルチゲートメモリデバイスの一実施形態
を示す。図８Ａを参照すると、一般にｆｉｎＦＥＴと呼ばれる、メモリデバイス８００は
、基板８０６の表面８０４上を覆う半導体材料の薄い膜または層から形成され、メモリデ
バイスのソース８０８とドレイン８１０とを接続する、チャネル８０２を含む。チャネル
８０２は３つの面で、デバイスのゲート８１２を形成するフィンによって囲まれる。（ソ
ースからドレインへの方向で測定される）ゲート８１２の厚さは、デバイスの有効チャネ
ル長を決定する。
本開示に従って、図８Ａの非平面型マルチゲートメモリデバイス８００は、分離した電
荷トラップ領域を含むことができる。図８Ｂは、図８Ａの非平面状メモリデバイスの一部
の断面図であり、基板８０６、チャネル８０２、及び多層電荷蓄積層８１４を示すゲート
８１２の一部を含む。ゲート８１２は更に、隆起したチャネル８０２を覆うトンネル酸化
物層８１６と、阻止誘電体８１８と、阻止層を覆いメモリデバイス８００の制御ゲートを
形成する金属ゲート層８２０とを含む。ある実施形態では、ドープされたポリシリコンを
金属の代わりに堆積して、ポリシリコンのゲート層を設けることができる。チャネル８０
２及びゲート８１２を、基板８０６上に直接形成することができ、又は、当該基板上に形
成される、埋設された酸化物層等の、絶縁層若しくは誘電体層８２２上に直接形成するこ
とができる。
図８Ｂを参照すると、多層電荷蓄積層８１４は、トンネル酸化物層８１６に更に近い窒
化物を含む、少なくとも１層の、下部又は最下部電荷トラップ層８２４を含む。そして多
層電荷蓄積層８１４は、当該下部電荷トラップ層を覆う、上部又は最上部電荷トラップ層
８２６を含む。一般的に、上部電荷トラップ層８２６は、シリコンリッチ、酸素リーンな
窒化物層を含み、多数の電荷トラップ層に区分される大部分の電荷トラップを含み、その
一方で、最下部電荷トラップ層８２４は、酸素リッチな窒化物又はシリコン酸窒化物を含
み、最上部電荷トラップ層に対して酸素リッチとして最下部電荷トラップ層８２４内の電
荷トラップの数を低減させている。酸素リッチとは、最下部電荷トラップ層８２４中の酸
素濃度を約１５～約４０％とするのに対して、最上部電荷トラップ層８２６中の酸素濃度
を約５％未満とすることを意味する。
ある実施形態では、阻止誘電体８１８は、ＨＴＯ等の酸化物も含み、ＯＮＮＯ構造を提
供する。チャネル８０２及びチャネル８０２の上を覆うＯＮＮＯ構造を、シリコン基板８
０６上に直接形成し、ドープされたポリシリコンゲート層８２０で覆い、ＳＯＮＮＯＳ構
造を提供することができる。
例えば図８Ｂに示されるような、ある実施形態では、多層電荷蓄積層８１４は、酸化物
等の誘電体を含む、少なくとも１層の薄い中間層又は反トンネル層８２８を更に含み、最
上部電荷トラップ８２６を最下部電荷トラップ層８２４から分離する。反トンネル層８２
８は、プログラムしている間に上部窒化物層８２６の境界で蓄積する、トンネル層から最
下部窒化物層８２４への電子電荷の確率を、実質的に低減し、図１及び図６に示される構
造に対する漏れ電流よりも少ない漏れ電流をもたらす。
上述した実施形態と同様に、最下部電荷トラップ層８２４及び最上部電荷トラップ層８
２６のいずれか又は両方は、シリコン窒化物又はシリコン酸窒化物を含むことができ、例
えばシリコンリッチ及び酸素リッチな酸窒化物層が得られるように比及び流量が調整され
たＮ２Ｏ／ＮＨ３及びＤＣＳ／ＮＨ３ガスの混合物を含むＣＶＤプロセスによって、形成
されることができる。多層電荷蓄積構造の第２の窒化物層はその後、中間酸化層上に形成
される。最上部電荷トラップ層８２６は、最下部電荷トラップ層８２４と異なる酸素、窒
素及び／又はシリコンの化学量論的組成を有し、シリコンリッチ及び酸素リーンな最上部
窒化物層が得られるように比及び流量が調整されたＤＣＳ／ＮＨ３及びＮ２Ｏ／ＮＨ３ガ
スの混合物を含むプロセスガスを用いるＣＶＤプロセスによって形成又は堆積されること
もできる。
酸化物を含む中間又は反トンネル層８２８を含む実施形態において、ラジカル酸化を用
いて、最下部酸窒化物を選んだ深さまで酸化させることによって反トンネル層を形成する
ことができる。例えば、１０００－１１００℃の温度でシングルウェハーツールを用いて
、又は８００－９００℃でバッチ反応器ツールを用いて、ラジカル酸化を行うことができ
る。水素及び酸素ガスの混合物を、３００－５００トルの圧力でバッチプロセスに対して
、又は１０－１５トルでシングル蒸発ツールを用いて、１－２分間シングルウェハーツー
ルを用いて、又は３０分－１時間バッチプロセスを用いて、使用することができる。
最後に、酸化物を含む阻止誘電体８１８を含む実施形態において、当該酸化物を適切な
手段によって形成又は堆積することができる。ある実施形態では、阻止誘電体８１８の酸
化物は、ＨＴＯ ＣＶＤプロセスで堆積された高温酸化物である。あるいは、阻止誘電体
８１８又は阻止酸化物層を熱的に成長させることができるが、この実施形態では、阻止酸
化物層を熱的に成長させるプロセスの間、最上部窒化物のいくつかを有効に消費又は酸化
するため、最上部窒化物の厚さを調整又は増加できることが理解されるであろう。第３の
選択肢は、最上部窒化物を、ラジカル酸化を用いて選択された深さまで酸化させることで
ある。
最下部電荷トラップ層８２４の厚さを、約３０Åから約８０Åまで（ある許容される変
動、たとえば±１０Ａで）適切に形成することができる。ラジカル酸化により最下部電荷
トラップ層８２４の約５－２０Åを消費して反トンネル層８２８を形成することができる
。最上部電荷トラップ層８２６の適切な厚さを、少なくとも３０Åとすることができる。
ある実施形態では、最上部電荷トラップ層８２６の厚さを最大で１３０Åとすることがで
き、ラジカル酸化により最上部電荷トラップ層８２６の３０－７０Åを消費して阻止誘電
体８１８を形成することができる。ある実施形態では、最下部電荷トラップ層８２４と最
上部電荷トラップ層８２６との間の厚さの比を約１：１とすることができるが、他の比も
可能である。
他の実施形態では、最上部電荷トラップ層８２６及び阻止誘電体８１８のいずれか又は
両方は、高誘電率誘電体を含むことができる。適切な高誘電率誘電体は、ＨｆＳｉＯＮ、
ＨｆＳｉＯ又はＨｆＯ等の材料をベースにしたハフニウムと、ＺｒＳｉＯＮ、ＺｒＳｉＯ
又はＺｒＯ等の材料をベースにしたジルコニウムと、Ｙ２Ｏ３等の材料をベースにしたイ
ットリウムとを含むことができる。
図９Ａ及び９Ｂに示される、他の実施形態では、メモリデバイスは、基板の表面を覆う
半導体材料の薄膜から形成され、メモリデバイスのソースとドレインとを接続するナノワ
イヤチャネルを含むことができる。ナノワイヤチャネルとは、結晶シリコン材料の薄いス
トリップに形成される伝導チャネルという意味であり、当該伝導チャネルは約１０ナノメ
ートル（ｎｍ）以下の最大断面寸法を有し、より好ましくは６ｎｍ未満の最大断面寸法を
有する。任意に、当該チャネルの長軸線に対して、結晶方位＜１００＞の表面を有するよ
うに、当該チャネルを形成することができる。
図９Ａを参照すると、メモリデバイス９００は、基板９０６の表面上に又は表面を覆う
、半導体材料の薄膜又は薄層から形成される水平ナノワイヤチャネル９０２を含む。ナノ
ワイヤチャネル９０２は、メモリデバイスのソース９０８とドレイン９１０とを接続する
。図示される実施形態では、当該デバイスは、デバイスのゲート９１２がナノワイヤチャ
ネル９０２の全側面を取り囲む、全周ゲート（ＧＡＡ）構造を有する。（ソースからドレ
インへの方向で計測される）ゲート９１２の厚さは、デバイスの有効チャネル長を決定す
る。
本開示に従って、図９Ａの非平面状マルチゲートメモリデバイス９００は、分離した電
荷トラップ領域を含むことができる。図９Ｂは、図９Ａの非平面状メモリデバイスの一部
の断面図であり、基板９０６、ナノワイヤチャネル９０２、及び、分離した電荷トラップ
領域を示すゲート９１２の一部を含む。図９Ｂを参照すると、ゲート９１２は、ナノワイ
ヤチャネル９０２を覆うトンネル酸化物層９１４と、分離した電荷トラップ領域と、阻止
誘電体９１６と、阻止層を覆いメモリデバイス９００の制御ゲートを形成するゲート層９
１８とを含む。ゲート層９１８は、金属又はドープされたポリシリコンを含むことができ
る。多層電荷蓄積層は、トンネル酸化物層９１４により近い、窒化物を含む、少なくとも
１層の内側電荷トラップ層９２０と、当該内側電荷トラップ層を覆う外側電荷トラップ層
９２２とを備える。一般に、外側電荷トラップ層９２２は、シリコンリッチ、酸素リーン
な窒化物層を含み、複数の電荷トラップ層に区分される大部分の電荷トラップを含み、そ
の一方で、内側電荷トラップ層９２０は、酸素リッチな窒化物又はシリコン酸窒化物を含
み、外側電荷トラップ層に対して酸素リッチとして内側電荷トラップ層９２０内の電荷ト
ラップ数を低減させている。
例えば図示されるような、ある実施形態では、多層電荷蓄積層は、酸化物等の誘電体を
含む、少なくとも１層の薄い、中間層又は反トンネル層９２４を更に含み、外側電荷トラ
ップ９２２を内側電荷トラップ層９２０から分離する。反トンネル層９２４は、プログラ
ムしている間に外側電荷トラップ９２２の境界で蓄積する、トンネル層から内側電荷トラ
ップ層９２０への電子電荷の確率を実質的に低減し、より少ない漏れ電流をもたらす。
上述した実施形態と同様に、内側電荷トラップ層９２０及び外側電荷トラップ層９２２
のいずれか又は両方は、シリコン窒化物又はシリコン酸窒化物を含むことができ、例えば
シリコンリッチ及び酸素リッチな酸窒化物層が得られるように比及び流量が調整されたＮ
２Ｏ／ＮＨ３及びＤＣＳ／ＮＨ３ガスの混合物を含むＣＶＤプロセスによって、形成され
ることができる。多層電荷蓄積構造の第２の窒化物層はその後、中間酸化層上に形成され
る。外側電荷トラップ層９２２は、内側電荷トラップ層９２０と異なる酸素、窒素及び／
又はシリコンの化学量論的組成を有し、シリコンリッチ及び酸素リーンな最上部窒化物層
が得られるように比及び流量が調整されたＤＣＳ／ＮＨ３及びＮ２Ｏ／ＮＨ３ガスの混合
物を含むプロセスガスを用いるＣＶＤプロセスによって形成又は堆積されることもできる
。
酸化物を含む中間又は反トンネル層９２４を含む実施形態において、ラジカル酸化を用
いて、内側電荷トラップ層９２０を選んだ深さまで酸化させることによって反トンネル層
を形成することができる。例えば、１０００－１１００℃の温度でシングルウェハーツー
ルを用いて、又は８００－９００℃でバッチ反応器ツールを用いて、ラジカル酸化を行う
ことができる。水素及び酸素ガスの混合物を、３００－５００トルの圧力でバッチプロセ
スに対して、又は１０－１５トルでシングル蒸発ツールを用いて、１－２分間シングルウ
ェハーツールを用いて、又は３０分－１時間バッチプロセスを用いて、使用することがで
きる。
最後に、阻止誘電体９１６が酸化物を含む実施形態において、当該酸化物を適切な手段
によって形成又は堆積することができる。ある実施形態では、阻止誘電体９１６の酸化物
は、ＨＴＯ ＣＶＤプロセスで堆積された高温酸化物である。あるいは、阻止誘電体９１
６又は阻止酸化物層を熱的に成長させることができるが、この実施形態では、阻止酸化物
層を熱的に成長させるプロセスの間、最上部窒化物のいくつかを有効に消費又は酸化する
ため、外側電荷トラップ層９２２の厚さを調整又は増加する必要があることが理解される
であろう。
内側電荷トラップ層９２０の厚さを、約３０Åから約８０Åまで（ある許容される変動
、たとえば±１０Ａで）適切に形成することができる。ラジカル酸化により内側電荷トラ
ップ層９２０の約５－２０Åを消費して反トンネル層９２４を形成することができる。外
側電荷トラップ層９２２の適切な厚さを、少なくとも３０Åとすることができる。ある実
施形態では、外側電荷トラップ層９２２の厚さを最大で１２０Åとすることができ、ラジ
カル酸化により外側電荷トラップ層９２２の３０－７０Åを消費して阻止誘電体９１６を
形成することができる。ある実施形態では、内側電荷トラップ層９２０と外側電荷トラッ
プ層９２２との間の厚さの比を約１：１とすることができるが、他の比も可能である。
他の実施形態では、外側電荷トラップ層９２２及び阻止誘電体９１６のいずれか又は両
方は、高誘電率誘電体を含むことができる。適切な高誘電率誘電体は、ＨｆＳｉＯＮ、Ｈ
ｆＳｉＯ又はＨｆＯ等の材料をベースにしたハフニウムと、ＺｒＳｉＯＮ、ＺｒＳｉＯ又
はＺｒＯ等の材料をベースにしたジルコニウムと、Ｙ２Ｏ３等の材料をベースにしたイッ
トリウムとを含むことができる。
他の実施形態では、メモリデバイスは、基板上の多数の導電層、半導体層の上に突出し
又はこれらの層から突出する、半導体材料に形成され又はこの半導体材料から形成される
、垂直ナノワイヤチャネルを含む非平面状デバイスであり又はこの非平面状デバイスを含
む。図１０Ａに切断図で示す、この実施形態のあるバージョンでは、メモリデバイス１０
００は、デバイスのソース１００４及びドレイン１００６を接続する半導体材料の円筒に
形成される垂直ナノワイヤチャネル１００２を含む。チャネル１００２は、トンネル酸化
物層１００８、多層電荷蓄積層１１１０、阻止層１０１２、及び当該阻止層を覆いメモリ
デバイス１０００の制御ゲートを形成するゲート層１０１４に取り囲まれている。チャネ
ル１００２は、半導体材料の十分堅固な円柱の外側層に、環状の領域を含むことができ、
又は誘電体の充填材の円柱上に形成される環状層を含むことができる。上述した水平ナノ
ワイヤと同様に、チャネル１００２は、ポリシリコン又は再結晶ポリシリコンを含んで、
単結晶チャネルを形成することができる。チャネル１００２が結晶性シリコンを含む場合
には、任意に、当該チャネルの長軸線に対して結晶方位＜１００＞の表面を有するように
、チャネルを形成することができる。
図１０Ｂに示すような、ある実施形態では、多層電荷蓄積層１０１０を、少なくとも、
トンネル酸化物層１００８に最も近い第１又は内側電荷トラップ層１０１６と、第２又は
外側電荷トラップ層１０１８とを含む、多層電荷蓄積層とすることができる。任意に、中
間の酸化物層又は反トンネル層１０２０によって、当該第１及び第２電荷トラップ層を分
離させることができる。
上述した実施形態と同様に、第１電荷トラップ層１０１６及び第２電荷トラップ層１０
１８のいずれか又は両方は、シリコン窒化物又はシリコン酸窒化物を含むことができ、例
えばシリコンリッチ及び酸素リッチな酸窒化物層が得られるように比及び流量が調整され
たＮ２Ｏ／ＮＨ３及びＤＣＳ／ＮＨ３のガス混合物を含むＣＶＤプロセスによって、形成
されることができる。
最後に、第２電荷トラップ層１０１８及び阻止層１０１２のいずれか又は両方は、Ｈｆ
ＳｉＯＮ、ＨｆＳｉＯ、ＨｆＯ、ＺｒＳｉＯＮ、ＺｒＳｉＯ、ＺｒＯ又はＹ２Ｏ３等の、
高誘電率誘電体を含むことができる。
第１電荷トラップ層１０１６の厚さを、約３０Åから約８０Åまで（許容される変動、
たとえば±１０Ａで）適切に形成することができる。ラジカル酸化により第１電荷トラッ
プ層１０１６の約５－２０Åを消費して反トンネル層１０２０を形成することができる。
第２電荷トラップ層１０１８の適切な厚さを少なくとも３０Åとすることができ、阻止誘
電体１０１２の適切な厚さを約３０－７０Åとすることができる。
図１０Ａのメモリデバイス１０００を、ゲート最初のスキーム又はゲート最後のスキー
ムのいずれか一方を用いて製造することができる。図１１Ａ－Ｆは、図１０Ａの非平面状
マルチゲートデバイスを製造するためのゲート最初のスキームを示す。図１２Ａ－Ｆは、
図１０Ａの非平面状マルチゲートデバイスを製造するためのゲート最後のスキームを示す
。
図１１Ａを参照すると、ゲート最初のスキームにおいて、阻止酸化物等の、第１又は下
部誘電体層１１０２を、ソース又はドレイン等の、基板１１０６内の第１のドープされた
拡散領域１１０４上に形成する。ゲート層１１０８を第１誘電体層１１０２上に堆積して
デバイスの制御ゲートを形成し、第２又は上部誘電体層１１１０をその上に形成する。上
述した実施形態と同様に、第１及び第２誘電体層１１０２、１１１０を、ＣＶＤ若しくは
ラジカル酸化によって堆積することができ、又は、下層又は下部基板の一部の酸化によっ
て形成することができる。ゲート層１１０８は、ＣＶＤによって堆積された、金属又はド
ープされたポリシリコンを含むことができる。一般に、ゲート層１１０８の厚さは約４０
Å－５０Åであり、第１及び第２誘電体層１１０２、１１１０の厚さは約２０Å－８０Å
である。
図１１Ｂを参照して、上を覆うゲート層１１０８並びに第１及び第２誘電体層１１０２
、１１１０を貫通して基板１１０６内の拡散領域１１０４へ達する第１開口部１１１２を
エッチングして形成する。次に、トンネル酸化物層１１１４、多層電荷蓄積層１１１６及
び阻止誘電体１１１８を含む層を開口部に連続的に堆積し、上部誘電体層１１１０の表面
を平坦化して、図１１Ｃに示す中間構造を産出する。
当然のことながら、図示はしないが、上述した実施形態において、多層電荷蓄積層１１
１６は、トンネル酸化物層１１１４に最も近い少なくとも１層の下部又は最下部電荷トラ
ップ層と、当該最下部電荷トラップ層を覆う上部又は最上部電荷トラップ層と、を含む多
層電荷蓄積層を含むことができる。一般に、最上部電荷トラップ層は、シリコンリッチ、
酸素リーンな窒化物層を含み、複数の電荷トラップ層に区分される大部分の電荷トラップ
を含み、その一方で、最下部電荷トラップ層は、酸素リッチな窒化物又はシリコン酸窒化
物を含み、最下部電荷トラップ層を最上部電荷トラップに対して酸素リッチとして最下部
電荷トラップ内の電荷トラップの数を低減させている。ある実施形態では、多層電荷蓄積
層１１１６は、酸化物等の誘電体を含む、少なくとも１層の薄い、中間層又は反トンネル
層を更に含み、最上部電荷トラップを最下部電荷トラップ層から分離する。
次に、トンネル酸化物層１１１４、多層電荷蓄積層１１１６及び阻止誘電体１１１８を
貫通する第２又はチャネル開口部１１２０を、異方的にエッチングして形成する（図１１
Ｄ）。図１１Ｅを参照して、チャネル開口部に半導体材料１１１２を堆積して、開口部内
に垂直チャネル１１２４を形成する。垂直チャネル１１２４は、半導体材料の十分に堅固
な円柱の外側層に、環状領域を含むことができ、又は、図１１Ｅに示すように、垂直チャ
ネル１１２４は、誘電体の充填材１１２６の円柱を取り囲む、別個の層状半導体材料１１
２２を含むことができる。
図１１Ｆを参照して、上部誘電体層１１１０の表面を平坦化する。そしてソース又はド
レイン等の、第２のドープされた拡散領域１１３０をその中に形成した、半導体材料１１
２８の層を上部誘電体層の上に堆積して、図示のデバイスを形成する。
図１２を参照して、ゲート最後のスキームにおいて、酸化物等の誘電体層１２０２を基
板１２０６表面の犠牲層１２０４上に形成し、誘電体及び犠牲層を貫通する開口部をエッ
チングで形成し、垂直チャネル１２０８を当該開口部内に形成する。上述した実施形態と
同様に、垂直チャネル１２０８は、多結晶シリコン若しくは単結晶シリコン等の半導体材
料１２１０の十分に堅固な円柱の外側層に環状領域を含むことができ、又は、（図示はし
ないが）垂直チャネル１２０８は、誘電体の充填材の円柱を取り囲む、別個の層状半導体
材料を含むことができる。誘電体層１２０２は、酸化シリコン等の任意の適切な誘電材料
を含むことができ、メモリデバイス１０００の、続いて形成されるゲート層を、ゲート層
上を覆う電気的に活性な層又は他のメモリデバイスから、電気的に絶縁することができる
。犠牲層１２０４は、誘電体層１２０２、基板１２０６及び垂直チャネル１２０８の材料
に対して高い選択性を有する、エッチング又は除去可能な任意の適切な材料を含むことが
できる。
図１２Ｂを参照して、誘電体層及び犠牲層１２０２、１２０４を貫通し基板１２０６に
達する第２開口部１２１２をエッチングして形成し、犠牲層１２０４をエッチング又は除
去する。犠牲層１２０４は、誘電体層１２０２、基板１２０６及び垂直チャネル１２０８
の材料に対して高い選択性を有する、エッチング又は除去可能な任意の適切な材料を含む
ことができる。ある実施形態では、犠牲層１２０４は緩衝酸化物エッチング（ｂｕｆｆｅ
ｒｅｄ ｏｘｉｄｅ ｅｔｃｈ、ＢＯＥ ｅｔｃｈ）によって除去可能な二酸化ケイ素を
含む。
図１２Ｃ及び１２Ｄを参照して、トンネル酸化物層１２１４、多層電荷蓄積層１２１６
及び阻止誘電体１２１８の層を順に開口部に堆積し、誘電体層１２０２の表面を平坦化し
て図１２Ｃ及び１２Ｄに示す中間構造を産出する。図１２Ｄに示すような、ある実施形態
では、多層電荷蓄積層１２１６を、少なくとも、トンネル酸化物層１２１４に最も近い第
１又は内側電荷トラップ層１２１６ａと第２又は外側電荷トラップ層１２１６ｂと、を含
む多層電荷蓄積層とすることができる。任意に、第１及び第２電荷トラップ層を、中間酸
化物又は反トンネル層１２２０によって分離することができる。
次に、ゲート層１２２２を第２開口部１２１２内へ堆積し、上部誘電体層１２０２の表
面を平坦化して、図１２Ｅに示す中間構造を産出する。上述した実施形態と同様に、ゲー
ト層１２２２は、堆積した金属又はドープされたポリシリコンを含むことができる。最後
に、ゲート層１２２２を貫通する開口部１２２４をエッチングで形成して、単独のメモリ
デバイス１２２６の制御ゲートを形成する。
本明細書に記載された電荷保持デバイスの実施形態を論理回路に用いて、マシンメモリ
として機能させることができる。当業者は、記載された構造を具現化できる様々なロジッ
クの実装が存在し、好ましい手段はプロセスが展開される事情によって変化することを理
解できる。例えば、実装者が速度及び精度を最重要と決定した場合には、実装者はハード
ウェア手段及び／又はファームウェア手段を選ぶことができ、あるいは、柔軟性を最重要
と決定した場合には、実装者はソフトウェア実装だけを選ぶことができ、又は、更に代案
として、実装者はハードウェア、ソフトウェア及び／又はファームウェアの組み合わせを
選ぶことができる。従って、本明細書に記載されるデバイスを用いる多数の手段が存在し
、利用される任意の手段は、変化しうる、当該手段を用いる事情及び実装者の特定の関心
事項（例えば速度、柔軟性又は予測可能性）によって決まる選択物であるから、これらの
手段のいずれも、他の手段より本質的に優れるものではない。当業者は、実施形態の光学
的態様が、光学的に配向されるハードウェア、ソフトウェア及び／又はファームウェアを
含むことを認識することができる。
多層電荷蓄積層は２つの酸窒化物層、即ち最上部及び最下部層を有するものとして図示
し説明したが、本発明はこれに限定されず、任意の数の酸窒化物層を含み、それらの一部
又はすべてが酸素、窒素及び／又はシリコンの異なる化学量論的組成を有するものとする
ことができる。特に、それぞれ異なる化学量論的組成を有する５つの酸窒化物層を有する
多層電荷蓄積層を製造し、試験した。しかしながら、当業者に明らかなように、一般には
所望の結果を達成するのにできるだけ少数の層を使用し、より簡単でよりロバストなプロ
セスを提供するのが好ましい。更に、できるだけ少数の層を使用すると、少数の層の化学
量論的組成及び寸法の制御がより簡単になるので、歩留まりも更に高くなる。
更に、シリコン－酸化物－酸窒化物－酸化物－シリコン構造はメモリデバイスのシリコ
ン－酸化物－酸窒化物－酸化物－シリコンスタックの一部分として図示し説明したが、本
発明はこの構造及びその製造に限定されず、このシリコン－酸化物－酸窒化物－酸化物－
シリコン構造は、本発明の範囲から逸脱することなく、電荷蓄積又は絶縁層又は積層を必
要とする任意の半導体技術又は任意のデバイス、例えばスプリットゲートフラッシュメモ
リ、ＴａＮＯＳスタック、ＩＴ（トランジスタ）ＳＮＯＳ型セル、２ＴＳＯＮＯＳ型セル
、３Ｔ ＳＮＯＳ型セル、局所化２ビットセル、マルチレベルプログラミングセル、及び
／又は９Ｔ若しくは１２Ｔ不揮発性半導体メモリ（ＮＶＳＭ）等に又はこれとともに使用
することができる。
前述の詳細な説明では、ブロック図、フローチャート及び／又は実施例により、デバイ
ス及び／又はプロセスの様々な実施形態を説明した。そのようなブロック図、フローチャ
ート及び／又は実施例は、１つ以上の機能及び／又は動作を含む限りでは、そのようなブ
ロック図、フローチャート又は実施例内の、各機能及び／又は動作を、広範囲のハードウ
ェア、ソフトウェア、ファームウェア又はこれらの事実上任意の組み合わせによって、単
独に及び／又は共同で実装することができることを、当業者は周知として理解できる。
本明細書で説明した構造の実施形態を、特定用途向け集積回路（ＡＳＩＣｓ）、フィー
ルド・プログラマブル・ゲート・アレイ（ＦＰＧＡｓ）、中央演算処理装置（ＣＰＵｓ）
、デジタル・シグナル・プロセッサ（ＤＳＰｓ）又は他の統合された構成で用いることが
できる。しかしながら当業者は、データに対するデジタル情報及び／又は１つ以上のコン
ピュータを実行させるプログラム（例えば１つ以上のコンピュータシステム上で動作する
１つ以上のプログラム、１つ以上のプロセッサ上で動作する１つ以上のプログラム、１つ
以上のマイクロプロセッサ上で動作する１つ以上のプログラム）、ファームウェア又はこ
れらの事実上任意の組み合わせを記憶することを目的として、本明細書に記載された実施
形態のいくつかの態様を、全体として又は一部として、専用のメモリ回路で同等に実装す
ることができることを認識することができる。
一般的な意味で、当業者は、本明細書に記載された様々な構造を、単独に及び／又は共
同で、広範囲の電気回路によって具体化できることを認識することができる。本明細書で
用いる「電気回路」は、少なくとも１つの個別の電気回路を有する電気回路、少なくとも
１つの集積回路を有する電気回路、少なくとも１つの特定用途向け集積回路を有する電気
回路、コンピュータプログラムにより設定される汎用コンピュータ・デバイス（例えば、
コンピュータプログラムにより設定され、本明細書に記載されるプロセス及び／又はデバ
イスを少なくとも部分的に実行する汎用コンピュータ、又は、コンピュータプログラムに
より設定され、本明細書に記載されるプロセス及び／又はデバイスを少なくとも部分的に
実行するマイクロプロセッサ）を形成する電気回路、メモリデバイスを形成する（例えば
ランダムアクセスメモリを形成する）電気回路、及び／又は、（モデム、通信スイッチ又
は光電気装置等の）通信機器を形成する電気回路を含むが、これらに限定されない。
当業者は、本明細書に記載したようなデバイス及び／又はプロセスを説明することが、
通常、当業者の技術の範囲内であることを認識することができ、従って標準の技術的手法
を用いてそのような説明したデバイス及び／又はプロセスをより大きなシステムに組み込
むことが当業者の技術の範囲内であることを認識することができる。すなわち、本明細書
に記載されたデバイス及び／又はプロセスの少なくとも一部を、過度の量の実験を行うこ
となく、ネットワーク処理システムに組み込むことができる。

Claims (15)

  1. 半導体基板を設けるステップと、
    前記半導体基板の上に下部誘電体層を形成するステップと、
    前記下部誘電体層上にメモリ制御ゲート層を形成するステップと、
    前記メモリ制御ゲート層上に上部誘電体層を形成するステップと、
    前記上部誘電体層、前記メモリ制御ゲート層及び前記下部誘電体層の積層体を通る第１開口部を形成するステップと、
    前記第１開口部に阻止誘電体層、電荷蓄積層及びトンネル誘電体層を形成するステップと、
    前記第１開口部の底面から阻止誘電体層、電荷蓄積層及びトンネル誘電体層を除去するステップと、その後、
    前記第１開口部に半導体層を形成するステップと、
    誘電体充填材が前記第１開口部内の前記半導体層に直接接触し囲まれるように、前記第１開口部に前記誘電体充填材を堆積するステップと、
    を含む、不揮発性メモリデバイスを形成する方法であり、
    前記半導体層の一部は前記不揮発性メモリデバイスの垂直チャネル領域を形成し、
    前記メモリ制御ゲート層は、前記下部誘電体層と前記上部誘電体層との間にすぐ隣接し挟まれて形成され、
    前記電荷蓄積層を形成するステップは、第１酸素リッチシリコン酸窒化物層を、前記トンネル誘電体層のより近くに形成することと、第２酸素リーンシリコン酸窒化物層を、前記阻止誘電体層のより近くに形成することとを含む、不揮発性メモリデバイスを形成する方法。
  2. 前記半導体層はポリシリコン層である、請求項１に記載の方法。
  3. 前記メモリ制御ゲート層は、ドープされたポリシリコン材料によって形成される、請求項１に記載の方法。
  4. 炭素を前記第２酸素リーンシリコン酸窒化物層に組み込むステップを更に含む、請求項１に記載の方法。
  5. 前記第１酸素リッチシリコン酸窒化物層と、前記第２酸素リーンシリコン酸窒化物層とを分離する、反トンネル層を形成するステップを更に含み、
    前記反トンネル層はシリコン酸化物を含む、請求項１に記載の方法。
  6. 前記電荷蓄積層は酸窒化物層であり、酸素含有量が、前記トンネル誘電体層の近くで増加し、前記阻止誘電体層の近くで減少する、請求項１に記載の方法。
  7. 炭素を前記酸窒化物層の前記阻止誘電体層の近くに組み込むステップを更に含む、請求項６に記載の方法。
  8. 半導体基板の上に存在するメモリ制御ゲート層と、
    前記メモリ制御ゲート層を垂直方向に貫通する貫通孔と、
    前記貫通孔のサイドウォール上に順番に存在する阻止誘電体層、電荷蓄積層及びトンネル誘電体層と、
    前記貫通孔内の前記トンネル誘電体層上に存在する半導体層と、
    前記半導体層が誘電体充填材に直接接触し囲むように、前記貫通孔に充填される前記誘電体充填材と、
    第１酸素リッチシリコン酸窒化物層と、第２酸素リーンシリコン酸窒化物層とを分離する、反トンネル層と、
    を備え、
    前記電荷蓄積層は、前記トンネル誘電体層のより近くに存在する前記第１酸素リッチシリコン酸窒化物層と、前記阻止誘電体層のより近くに存在する前記第２酸素リーンシリコン酸窒化物層とを含み、
    前記反トンネル層はシリコン酸化物を含む、不揮発性メモリデバイス。
  9. 前記メモリ制御ゲート層は、下部誘電体層と上部誘電体層とにすぐ隣接し挟まれる、請求項８に記載の不揮発性メモリデバイス。
  10. 前記貫通孔は、前記下部誘電体層及び前記上部誘電体層を垂直方向に貫通する、請求項９に記載の不揮発性メモリデバイス。
  11. 前記半導体層はポリシリコン層である、請求項８に記載の不揮発性メモリデバイス。
  12. 前記メモリ制御ゲート層は、ドープされたポリシリコン材料によって形成される、請求項８に記載の不揮発性メモリデバイス。
  13. 前記第２酸素リーンシリコン酸窒化物層に炭素を更に含む、請求項８に記載の不揮発性メモリデバイス。
  14. 前記電荷蓄積層は酸窒化物層であり、酸素含有量が、前記トンネル誘電体層の近くで増加し、前記阻止誘電体層の近くで減少する、請求項８に記載の不揮発性メモリデバイス。
  15. 前記酸窒化物層の前記阻止誘電体層の近くに組み込まれる炭素を更に含む、請求項１４に記載の不揮発性メモリデバイス。
JP2020000333A 2012-03-31 2020-01-06 多層酸窒化物層を有する酸化物－窒化物－酸化物積層体 Active JP7042852B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/436,872 US9449831B2 (en) 2007-05-25 2012-03-31 Oxide-nitride-oxide stack having multiple oxynitride layers
US13/436,872 2012-03-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015503338A Division JP6709051B2 (ja) 2012-03-31 2013-03-15 多層酸窒化物層を有する酸化物−窒化物−酸化物積層体

Publications (2)

Publication Number Publication Date
JP2020074420A JP2020074420A (ja) 2020-05-14
JP7042852B2 true JP7042852B2 (ja) 2022-03-28

Family

ID=49261089

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015503338A Active JP6709051B2 (ja) 2012-03-31 2013-03-15 多層酸窒化物層を有する酸化物−窒化物−酸化物積層体
JP2020000333A Active JP7042852B2 (ja) 2012-03-31 2020-01-06 多層酸窒化物層を有する酸化物－窒化物－酸化物積層体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015503338A Active JP6709051B2 (ja) 2012-03-31 2013-03-15 多層酸窒化物層を有する酸化物−窒化物−酸化物積層体

Country Status (6)

Country Link
EP (3) EP3537483A3 (ja)
JP (2) JP6709051B2 (ja)
KR (2) KR102085388B1 (ja)
CN (2) CN111180525B (ja)
TW (2) TWI584450B (ja)
WO (1) WO2013148343A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
CN104254921B (zh) * 2012-03-27 2020-06-12 经度快闪存储解决方案有限责任公司 具有分离氮化物存储层的sonos堆栈
KR102085388B1 (ko) * 2012-03-31 2020-03-05 롱지튜드 플래쉬 메모리 솔루션즈 리미티드 복수의 산질화물 층들을 구비한 산화물-질화물-산화물 스택
JP6306233B1 (ja) * 2017-02-28 2018-04-04 ウィンボンド エレクトロニクス コーポレーション フラッシュメモリおよびその製造方法
SG11201912263VA (en) * 2017-08-01 2020-01-30 Illumina Inc Field effect sensors
US10680006B2 (en) * 2017-08-11 2020-06-09 Micron Technology, Inc. Charge trap structure with barrier to blocking region
CN113875017B (zh) * 2021-08-06 2023-04-18 英诺赛科(苏州)科技有限公司 半导体装置及其制造方法
CN114038918A (zh) * 2021-11-08 2022-02-11 珠海创飞芯科技有限公司 一种存储单元、存储单元的制作方法以及存储器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027134A (ja) 2007-06-21 2009-02-05 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置
US20090273021A1 (en) 2008-04-30 2009-11-05 Katsuyuki Sekine Semiconductor device and method for manufacturing the same
US20100140684A1 (en) 2008-12-10 2010-06-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same
US20110031550A1 (en) 2009-08-04 2011-02-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
JP2011199194A (ja) 2010-03-23 2011-10-06 Toshiba Corp 半導体装置の製造方法
US20110248332A1 (en) 2007-05-25 2011-10-13 Sagy Levy Oxide-Nitride-Oxide Stack Having Multiple Oxynitride Layers
JP2012004249A (ja) 2010-06-15 2012-01-05 Toshiba Corp 半導体記憶装置及びその製造方法
JP2014504027A (ja) 2011-01-14 2014-02-13 サイプレス セミコンダクター コーポレイション 多層酸窒化物層を有する酸化物−窒化物−酸化物積層体

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5348903A (en) * 1992-09-03 1994-09-20 Motorola Inc. Process for fabricating a semiconductor memory cell having thin-film driver transistors overlapping dual wordlines
JPH07153769A (ja) * 1993-11-30 1995-06-16 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
EP0801427A3 (en) * 1996-04-11 1999-05-06 Matsushita Electric Industrial Co., Ltd. Field effect transistor, semiconductor storage device, method of manufacturing the same and method of driving semiconductor storage device
JP4617574B2 (ja) * 2001-01-16 2011-01-26 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US6709928B1 (en) * 2001-07-31 2004-03-23 Cypress Semiconductor Corporation Semiconductor device having silicon-rich layer and method of manufacturing such a device
KR100395762B1 (ko) * 2001-07-31 2003-08-21 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
KR100790859B1 (ko) * 2002-11-15 2008-01-03 삼성전자주식회사 수직 나노튜브를 이용한 비휘발성 메모리 소자
JP4489359B2 (ja) * 2003-01-31 2010-06-23 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US7452778B2 (en) * 2004-06-10 2008-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-wire devices and methods of fabrication
US7612403B2 (en) * 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
EP2013900A1 (en) * 2006-04-26 2009-01-14 Koninklijke Philips Electronics N.V. Non-volatile memory device
JP2008034456A (ja) * 2006-07-26 2008-02-14 Toshiba Corp 不揮発性半導体記憶装置
JP4282699B2 (ja) * 2006-09-01 2009-06-24 株式会社東芝 半導体装置
US8772858B2 (en) * 2006-10-11 2014-07-08 Macronix International Co., Ltd. Vertical channel memory and manufacturing method thereof and operating method using the same
KR100890040B1 (ko) * 2006-10-23 2009-03-25 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
US8067284B1 (en) * 2007-05-25 2011-11-29 Cypress Semiconductor Corporation Oxynitride bilayer formed using a precursor inducing a high charge trap density in a top layer of the bilayer
US8283261B2 (en) * 2007-05-25 2012-10-09 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US8063434B1 (en) * 2007-05-25 2011-11-22 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US20090179253A1 (en) * 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
WO2009072984A1 (en) * 2007-12-07 2009-06-11 Agency For Science, Technology And Research A silicon-germanium nanowire structure and a method of forming the same
JP2009252774A (ja) * 2008-04-01 2009-10-29 Toshiba Corp 半導体記憶装置およびその製造方法
JP2009295694A (ja) * 2008-06-03 2009-12-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2010016228A (ja) * 2008-07-04 2010-01-21 Toshiba Corp 不揮発性半導体記憶装置及びその形成方法
WO2010005380A1 (en) * 2008-07-09 2010-01-14 Qunano Ab Nanostructured memory device
WO2010106922A1 (ja) * 2009-03-19 2010-09-23 株式会社 東芝 半導体装置及びその製造方法
US8222688B1 (en) * 2009-04-24 2012-07-17 Cypress Semiconductor Corporation SONOS stack with split nitride memory layer
US8169835B2 (en) * 2009-09-28 2012-05-01 Macronix International Co., Ltd. Charge trapping memory cell having bandgap engineered tunneling structure with oxynitride isolation layer
WO2011162725A1 (en) * 2010-06-25 2011-12-29 Agency For Science, Technology And Research Nanowire transistor and method for manufacturing a nanowire transistor
US8890233B2 (en) * 2010-07-06 2014-11-18 Macronix International Co., Ltd. 3D memory array with improved SSL and BL contact layout
KR101738103B1 (ko) * 2010-09-10 2017-05-22 삼성전자주식회사 3차원 반도체 기억 소자
KR20110093746A (ko) * 2011-07-01 2011-08-18 고려대학교 산학협력단 멀티 펑션 4 비트/1 셀 비휘발성 퓨전 메모리 소자 및 그의 제조 방법
CN104254921B (zh) * 2012-03-27 2020-06-12 经度快闪存储解决方案有限责任公司 具有分离氮化物存储层的sonos堆栈
KR102085388B1 (ko) * 2012-03-31 2020-03-05 롱지튜드 플래쉬 메모리 솔루션즈 리미티드 복수의 산질화물 층들을 구비한 산화물-질화물-산화물 스택

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110248332A1 (en) 2007-05-25 2011-10-13 Sagy Levy Oxide-Nitride-Oxide Stack Having Multiple Oxynitride Layers
JP2009027134A (ja) 2007-06-21 2009-02-05 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置
US20100283097A1 (en) 2007-06-21 2010-11-11 Tokyo Electron Limited Mos semiconductor memory device
US20090273021A1 (en) 2008-04-30 2009-11-05 Katsuyuki Sekine Semiconductor device and method for manufacturing the same
JP2009272348A (ja) 2008-04-30 2009-11-19 Toshiba Corp 半導体装置およびその製造方法
US20100140684A1 (en) 2008-12-10 2010-06-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same
JP2010140997A (ja) 2008-12-10 2010-06-24 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US20110031550A1 (en) 2009-08-04 2011-02-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
JP2011035228A (ja) 2009-08-04 2011-02-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2011199194A (ja) 2010-03-23 2011-10-06 Toshiba Corp 半導体装置の製造方法
JP2012004249A (ja) 2010-06-15 2012-01-05 Toshiba Corp 半導体記憶装置及びその製造方法
JP2014504027A (ja) 2011-01-14 2014-02-13 サイプレス セミコンダクター コーポレイション 多層酸窒化物層を有する酸化物−窒化物−酸化物積層体

Also Published As

Publication number Publication date
TWI584450B (zh) 2017-05-21
EP3537483A3 (en) 2019-10-02
TWI615948B (zh) 2018-02-21
JP6709051B2 (ja) 2020-06-10
CN111180525A (zh) 2020-05-19
WO2013148343A1 (en) 2013-10-03
CN104321878A (zh) 2015-01-28
JP2020074420A (ja) 2020-05-14
KR102220842B1 (ko) 2021-03-02
CN111180525B (zh) 2023-08-08
KR20140144181A (ko) 2014-12-18
JP2015516678A (ja) 2015-06-11
EP2831917A1 (en) 2015-02-04
KR20200024952A (ko) 2020-03-09
TW201724474A (zh) 2017-07-01
KR102085388B1 (ko) 2020-03-05
EP3537483A2 (en) 2019-09-11
EP3709370A1 (en) 2020-09-16
TW201347151A (zh) 2013-11-16
EP2831917A4 (en) 2015-11-04

Similar Documents

Publication Publication Date Title
JP7042852B2 (ja) 多層酸窒化物層を有する酸化物－窒化物－酸化物積層体
US11784243B2 (en) Oxide-nitride-oxide stack having multiple oxynitride layers
JP6422430B2 (ja) 非平面メモリデバイス及び半導体デバイスを製造する方法
US8710578B2 (en) SONOS stack with split nitride memory layer
TWI709174B (zh) 用於製造非揮發性電荷捕獲記憶體元件之基氧化方法
JP5960724B2 (ja) 多層酸窒化物層を有する酸化物−窒化物−酸化物積層体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210810

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220315

R150 Certificate of patent or registration of utility model

Ref document number: 7042852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150