CN114038918A - 一种存储单元、存储单元的制作方法以及存储器 - Google Patents
一种存储单元、存储单元的制作方法以及存储器 Download PDFInfo
- Publication number
- CN114038918A CN114038918A CN202111315396.5A CN202111315396A CN114038918A CN 114038918 A CN114038918 A CN 114038918A CN 202111315396 A CN202111315396 A CN 202111315396A CN 114038918 A CN114038918 A CN 114038918A
- Authority
- CN
- China
- Prior art keywords
- charge storage
- layer
- storage layer
- oxide layer
- tunneling oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000003860 storage Methods 0.000 claims abstract description 142
- 230000005641 tunneling Effects 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000014759 maintenance of location Effects 0.000 claims abstract description 15
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 40
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种存储单元、存储单元的制作方法以及存储器。所述存储单元包括：衬底，所述衬底的一侧表面内具有阱区；位于所述表面上的隧穿氧化层；位于所述隧穿氧化层背离所述阱区一侧表面的第一电荷存储层；位于所述第一电荷存储层背离所述隧穿氧化层一侧表面的第二电荷存储层；位于所述第二电荷存储层背离所述第一电荷存储层一侧表面的调度氧化层；其中，所述第二电荷存储层的电荷保持能力大于所述第一电荷存储层。应用本发明技术方案，提高了器件的存储性能以及可靠性。
Description
技术领域
本发明涉及半导体存储技术领域，更具体的说，涉及一种存储单元、存储单元的制作方法以及存储器。
背景技术
随着科学技术的不断进步，越来越多的电子设备广泛的应用与人们的日常生活以及工作当中，诸多电子设备中的存储器件起到存储信息的功能，成为当今人们不可或缺的重要工具之一。
嵌入式闪存作为一种非易失性存储器，其具有操作电压低、速度快和容量大等优点，被广泛应用在如单片机等各种电子产品中。但相对于其他类型的存储器，嵌入式闪存数据保持能力较差，被写入电荷存储层的电荷容易溢出，造成数据读取错误。因此，如何提高存储器件的数据保持能力，防止信息遗失成为本领域技术人员亟待解决的问题之一。
发明内容
有鉴于此，本发明技术方案提供了一种存储单元、存储单元的制作方法以及存储器，以提高器件的存储性能以及可靠性。
为实现上述目的，本发明提供如下技术方案：
一种存储单元，所述存储单元包括：
衬底，所述衬底的一侧表面内具有阱区；
位于所述表面上的隧穿氧化层；
位于所述隧穿氧化层背离所述阱区一侧表面的第一电荷存储层；
位于所述第一电荷存储层背离所述隧穿氧化层一侧表面的第二电荷存储层；
位于所述第二电荷存储层背离所述第一电荷存储层一侧表面的调度氧化层；
其中，所述第二电荷存储层的电荷保持能力大于所述第一电荷存储层。
优选地，所述第一电荷存储层为氮化硅层；
所述第二电荷存储层为氮氧硅化物层。
优选地，所述氮化硅层厚度为5nm-6nm；
所述氮氧硅化物层厚度为1nm-3nm。
优选地，所述存储单元还包括：
位于所述阱区朝向所述隧穿氧化层一侧表面的侧壁结构；所述侧壁结构包围所述隧穿氧化层、第一电荷存储层、第二电荷存储层以及调度氧化层的侧壁。
本发明还提供了一种存储单元的制作方法，所述制作方法包括：
提供一衬底，所述衬底的一侧表面内具有阱区；
在所述表面上形成隧穿氧化层；
在所述隧穿氧化层背离所述阱区的一侧表面形成第一电荷存储层；
在所述第一电荷存储层背离所述隧穿氧化层的一侧表面形成第二电荷存储层；
在所述第二电荷存储层背离所述第一电荷存储层的一侧表面形成调度氧化层；
其中，所述第二电荷存储层的电荷保持能力大于所述第一电荷存储层。
优选地，在所述隧穿氧化层背离所述阱区的一侧表面形成第一电荷存储层的方法包括：
在所述隧穿氧化层背离所述阱区的一侧表面形成氮化硅层，作为所述第一电荷存储层。
优选地，采用CVD工艺形成厚度为5-6nm的所述氧化硅层。
优选地，在所述第一电荷存储层背离所述隧穿氧化层的一侧表面形成第二电荷存储层的方法包括：
在所述第一电荷存储层背离所述隧穿氧化层的一侧表面形成氮氧化硅层，作为所述第二电荷存储层。
优选地，采用CVD工艺通入比例为SiH2Cl2:NH3:N2O＝6:1:1的气体形成1nm-3nm的所述氮氧化硅层。
优选地，所述封装方法还包括：
在所述阱区朝向所述隧穿氧化层的一侧表面形成侧壁结构；其中，所述侧壁结构包围所述隧穿氧化层、第一电荷存储层、第二电荷存储层以及调度氧化层的侧壁。
本发明还提供了一种存储器，所述存储器包括：如上述的存储单元。
通过上述描述可知，本发明技术方案提供的存储单元中，通过在所述第一电荷存储层背离所述隧穿氧化层的一侧表面形成第二电荷存储层，且所述第二电荷存储层的电荷保持能力大于所述第一电荷存储层。在存储过程中，电荷经所述隧穿氧化层后进入所述第一电荷存储层后，继续跃迁至所述第二电荷存储层，远离所述隧穿氧化层，提高了器件的数据保持能力，进而提高了器件的存储性能以及可靠性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
需要说明的是，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
图1为本发明实施例提供的一种存储单元的结构示意图；
图2为本发明实施例提供的一种存储单元的制作方法的流程示意图；
图3为本发明实施例提供的一种存储器的结构示意图；
图4-图12为本发明实施例提供的一种存储器的制作方法的工艺流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种存储单元的结构示意图。所述存储单元包括：
衬底1，所述衬底1的一侧表面内具有阱区2；位于所述表面上的隧穿氧化层3；位于所述隧穿氧化层3背离所述阱区2一侧表面的第一电荷存储层4；位于所述第一电荷存储层4背离所述隧穿氧化层3一侧表面的第二电荷存储层5；位于所述第二电荷存储层5背离所述第一电荷存储层4一侧表面的调度氧化层6；其中，所述第二电荷存储层5的电荷保持能力大于所述第一电荷存储层4。
本申请实施例所述技术方案中，用于存储信息的电荷通过所述隧穿氧化层3进入所述第一电荷存储层4，由于所述第二电荷存储层5的电荷保持能力大于所述第一电荷存储层4，即所述第二电荷存储层5对于电荷的吸引能力大于所述第一电荷存储层4，故所述电荷进入所述第一电荷存储层4后会继续跃迁至所述第二电荷存储层5，同时，所述第二电荷存储层5远离所述隧穿氧化层3，所述电荷难以溢出，提高了器件的数据保持能力，进而提高了器件的存储性能以及可靠性。
另外，所述第一电荷存储层4为氮化硅层，所述第二电荷存储层5为氮氧硅化物层。由于富硅/氧层界面效应的存在，即所述氮氧硅化物层的电荷保持能力大于所述氮化硅层，进而所述电荷进入所述氮化硅层后继续跃迁至所述氮氧硅化物层。
其中，所述氮化硅层厚度为5nm-6nm，所述氮氧硅化物层厚度为、1nm-3nm。
如图1所示，所述存储单元还包括：位于所述阱区2朝向所述隧穿氧化层3一侧表面的侧壁结构9，所述侧壁结构9包围所述隧穿氧化层3、第一电荷存储层4、第二电荷存储层5以及调度氧化层6的侧壁。
所述侧壁结构9保护所述隧穿氧化层3、第一电荷存储层4、第二电荷存储层5以及调度氧化层6。
本发明实施例中，所述存储单元还包括：位于所述阱区2的第一掺杂区7和第二掺杂区8，所述第一掺杂区7的掺杂浓度大于所述第二掺杂区8。所述第一掺杂区7包括源极和漏极，所述源极和漏极之间形成沟道。
基于上述存储单元，本发明实施例还提供了一种存储单元的制作方法，参考图2，图2为本发明实施例提供的一种存储单元的制作方法的流程示意图。所述制作方法包括：
步骤S1.1：参考图4，提供一衬底1，所述衬底1的一侧表面内具有阱区2。
基于上述实施例，所述衬底1阱区2为深N型势阱区域，掺杂浓度约为1013～1014个原子每立方厘米。
步骤S1.2：参考图5，在所述表面上形成隧穿氧化层3，所述隧穿氧化层3致密，且厚度约为1nm。
步骤S1.3：参考图6，在所述隧穿氧化层3背离所述阱区2的一侧表面形成第一电荷存储层4。
基于上述实施例，所述第一电荷存储层4为氮化硅层，所述氮化硅层厚度为5nm-6nm。
步骤S1.4：参考图7，在所述第一电荷存储层4背离所述隧穿氧化层3的一侧表面形成第二电荷存储层5，其中，所述第二电荷存储层5的电荷保持能力大于所述第一电荷存储层4。
基于上述实施例，所述第二电荷存储层5为氮氧硅化物层，所述氮氧硅化物层厚度为1nm-3nm。所述氮氧硅化物层的电荷保持能力大于所述氮化硅层。
步骤S1.5：参考图8，在所述第二电荷存储层5背离所述第一电荷存储层4的一侧表面形成调度氧化层6，所述调度氧化层6的厚度约为5.5nm。
另外，参考图9，所述制作方法还包括：通过光刻工艺形成图形化的所述隧穿氧化层3、所述第一电荷存储层4、所述第二电荷存储层5以及所述调度氧化层6。
在上述制作方法中，在所述隧穿氧化层3背离所述阱区2的一侧表面形成第一电荷存储层4的方法包括：在所述隧穿氧化层3背离所述阱区2的一侧表面形成氮化硅层，作为所述第一电荷存储层4。
其中，采用CVD工艺形成厚度为5-6nm的所述氧化硅层。
在上述制作方法中，在所述第一电荷存储层4背离所述隧穿氧化层3的一侧表面形成第二电荷存储层5的方法包括：在所述第一电荷存储层4背离所述隧穿氧化层3的一侧表面形成氮氧化硅层，作为所述第二电荷存储层5。
其中，采用CVD工艺通入比例为SiH2Cl2:NH3:N2O＝6:1:1的气体形成1nm-3nm的所述氮氧化硅层。
本申请实施例所述技术方案中，所述封装方法还包括：在所述阱区2朝向所述隧穿氧化层3的一侧表面形成侧壁结构9；其中，所述侧壁结构9包围所述隧穿氧化层3、第一电荷存储层4、第二电荷存储层5以及调度氧化层6的侧壁。
基于上述实施例，本发明实施例提供了一种存储器。如图3所示，图3为本发明实施例提供的一种存储器的结构示意图。所述存储器包括上述实施例中任一种存储单元。此外，所述存储器还包括：
位于所述调度氧化层6背离所述第二电荷存储层5一侧的控制栅极；位于所述隧穿氧化层3同一侧所述衬底1表面的氧化层；位于所述氧化层背离所述衬底1一侧的选择栅极。
另外，如图3所示，所述阱区2还包括：第一掺杂区7和第二掺杂区8，所述第一掺杂区7的掺杂浓度大于所述第二掺杂区8。其中，所述第一掺杂区7包括：源极和漏极，所述源极和漏极之间形成沟道。
基于此，本发明实施例还提供了一种存储器的制作方法，参考图4-图12，图4-图12为本发明实施例提供的一种存储器的制作方法的工艺流程图。所述存储器的制作方法包括：
步骤S2.1：如图4所示，提供一衬底1，所述衬底1的一侧表面内具有阱区2。形成所述阱区2的方法包括：
通过热氧化法(RTO)在所述衬底1表面上沉积一层氧化层，之后通过光刻形成图形化的氧化层，基于所述图形化的氧化层进行离子注入，得到所述阱区2；最后通过湿法酸洗除掉表面的氧化层。
上述氧化层用于保护衬底1表面免受离子注入冲击的影响。另外，在本实施例中，所述衬底1阱区2为深N型势阱区域，掺杂浓度约为1013～1014个原子每立方厘米。
步骤S2.2：如图5所示，在所述表面上形成隧穿氧化层3。形成所述隧穿氧化层3的方法包括：通过原位水汽生成法与通入的氧气和氢气在所述衬底1表面形成致密的所述隧穿氧化层3，所述隧穿氧化层3的厚度约为1nm。
步骤S2.3：如图6所示，在所述隧穿氧化层3背离所述阱区2的一侧表面形成第一电荷存储层4。其中，所述第一电荷存储层4为氮化硅层。形成所述第一电荷存储层4的方法包括：
通过化学气相沉积法(CVD)沉积比例均匀的氮化硅层，所述氮化硅层厚度为5nm-6nm左右。
步骤S2.4：如图7所示，在所述第一电荷存储层4背离所述隧穿氧化层3的一侧表面形成第二电荷存储层5，所述第二电荷存储层5的电荷保持能力大于所述第一电荷存储层4。其中，所述第二电荷存储层5为氮氧化硅层。形成所述第二电荷存储层5的方法包括：
通入N2O、NH3以及SiH2Cl2的混合气体反应形成氮氧化硅层，其中，所述混合气体的气体比例为SiH2Cl2:NH3:N2O＝6:1:1，所述氮氧化硅层和上述氮化硅层的总厚度为7nm～8nm左右。
步骤S2.5：如图8所示，在所述第二电荷存储层5背离所述第一电荷存储层4的一侧表面形成调度氧化层6。其中，在高温条件下(695℃)气相沉积形成调度氧化层6，所述调度氧化层6的厚度约为5.5nm。
步骤S2.6：如图9所示，通过光刻曝光工艺刻蚀所述隧穿氧化层3、所述第一电荷存储层4、所述第二电荷存储层5以及所述调度氧化层6，形成如图9所示的图形化区域，其中，所述图形化区域包括：所述选择栅极所在区域以及所述控制栅极所在区域。
步骤S2.7：如图10所示，通过光刻曝光工艺刻蚀掉所述选择栅极所在区域的所述第一电荷存储层4、所述第二电荷存储层5以及所述调度氧化层6。保留所述隧穿氧化层3作为所述选择栅极的氧化层。
步骤S2.8：如图11所示，沉积多晶硅形成所述选择栅极Select Gate和所述控制栅极Control Gate，沉积的高度约为180nm。同样也可是使用其他材料形成所述选择栅极和所述控制栅极，例如金属。
之后对所述选择栅极和所述控制栅极进行离子注入，并通过光刻和干刻定义所述选择栅极以及所述控制栅极的线宽。
步骤S2.9：如图12所示，通过离子注入形成第一掺杂区7和所述第二掺杂区8，所述第一掺杂区7的掺杂浓度大于所述第二掺杂区8。其中，所述第一掺杂区7包括源极和漏极，所述第二掺杂区8包括轻掺杂区(LDD)。
在本实施例中，首先，通过光刻定义形成所述第二掺杂区8所在的区域，之后用BF2进行离子注入，浓度约为1012个原子每立方厘米。其次，通过光刻定义所述第一掺杂区7所在的区域，之后用PH3进行离子注入，浓度约为1015～1016个原子每立方厘米。最后，在750℃～1000℃的高温下做快速热处理，均匀化载流子分布并修补离子注入造成的表面缺陷。
步骤S2.10：在所述阱区2朝向所述隧穿氧化层3的一侧表面形成侧壁结构9，形成如图3所示的存储器。其中，所述侧壁结构9分为第一侧壁子结构和第二侧壁子结构，所述第一侧壁子结构包围所述选择栅极以及所述选择栅极的氧化层的侧壁。所述第二侧壁子结构包围所述控制栅极、所述调度氧化层6、所述第一电荷存储层4、所述第二电荷存储层5以及所述隧穿氧化层3的侧壁。
形成所述侧壁结构9的方法包括：首先，通入N2O气体对所述选择栅极/所述控制栅极(所述选择栅极/所述控制栅极为多晶硅)表面进行氧化，形成侧壁位置的氧化层；其次，通过化学气相沉积法沉积氮化硅层，之后通过光刻和干刻刻蚀，保留侧壁位置的氮化硅层；最后，沉积氧化硅层形成侧壁结构9。即所述侧壁结构9包括：氧化层、氮化硅层以及氧化硅层。
本发明实施例中提供的存储单元，通过在所述第一电荷存储层4背离所述隧穿氧化层3的一侧表面形成第二电荷存储层5，且所述第二电荷存储层5的电荷保持能力大于所述第一电荷存储层4。在存储过程中，电荷经所述隧穿氧化层3后进入所述第一电荷存储层4后，继续跃迁至所述第二电荷存储层5，远离所述隧穿氧化层3，电荷难以溢出，提高了器件的数据保持能力，进而提高了器件的存储性能以及可靠性。
本说明书中各个实施例采用递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
需要说明的是，在本申请的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (11)
1.一种存储单元，其特征在于，包括：
衬底，所述衬底的一侧表面内具有阱区；
位于所述表面上的隧穿氧化层；
位于所述隧穿氧化层背离所述阱区一侧表面的第一电荷存储层；
位于所述第一电荷存储层背离所述隧穿氧化层一侧表面的第二电荷存储层；
位于所述第二电荷存储层背离所述第一电荷存储层一侧表面的调度氧化层；
其中，所述第二电荷存储层的电荷保持能力大于所述第一电荷存储层。
2.根据权利要求1所述的存储单元，其特征在于，
所述第一电荷存储层为氮化硅层；
所述第二电荷存储层为氮氧硅化物层。
3.根据权利要求2所述的存储单元，其特征在于，
所述氮化硅层厚度为5nm-6nm；
所述氮氧硅化物层厚度为1nm-3nm。
4.根据权利要求1所述的存储单元，其特征在于，所述存储单元还包括：
位于所述阱区朝向所述隧穿氧化层一侧表面的侧壁结构；所述侧壁结构包围所述隧穿氧化层、第一电荷存储层、第二电荷存储层以及调度氧化层的侧壁。
5.一种存储单元的制作方法，其特征在于，包括：
提供一衬底，所述衬底的一侧表面内具有阱区；
在所述表面上形成隧穿氧化层；
在所述隧穿氧化层背离所述阱区的一侧表面形成第一电荷存储层；
在所述第一电荷存储层背离所述隧穿氧化层的一侧表面形成第二电荷存储层；
在所述第二电荷存储层背离所述第一电荷存储层的一侧表面形成调度氧化层；
其中，所述第二电荷存储层的电荷保持能力大于所述第一电荷存储层。
6.根据权利要求5所述的制作方法，其特征在于，在所述隧穿氧化层背离所述阱区的一侧表面形成第一电荷存储层的方法包括：
在所述隧穿氧化层背离所述阱区的一侧表面形成氮化硅层，作为所述第一电荷存储层。
7.根据权利要求6所述的制作方法，其特征在于，采用CVD工艺形成厚度为5-6nm的所述氧化硅层。
8.根据权利要求5所述的制作方法，其特征在于，在所述第一电荷存储层背离所述隧穿氧化层的一侧表面形成第二电荷存储层的方法包括：
在所述第一电荷存储层背离所述隧穿氧化层的一侧表面形成氮氧化硅层，作为所述第二电荷存储层。
9.根据权利要求8所述的制作方法，其特征在于，采用CVD工艺通入比例为SiH2Cl2:NH3:N2O＝6:1:1的气体形成1nm-3nm的所述氮氧化硅层。
10.根据权利要求5所述的制作方法，其特征在于，所述封装方法还包括：
在所述阱区朝向所述隧穿氧化层的一侧表面形成侧壁结构；其中，所述侧壁结构包围所述隧穿氧化层、第一电荷存储层、第二电荷存储层以及调度氧化层的侧壁。
11.一种存储器，其特征在于，所述存储器包括：如权利要求1-5所述的存储单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111315396.5A CN114038918A (zh) | 2021-11-08 | 2021-11-08 | 一种存储单元、存储单元的制作方法以及存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111315396.5A CN114038918A (zh) | 2021-11-08 | 2021-11-08 | 一种存储单元、存储单元的制作方法以及存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114038918A true CN114038918A (zh) | 2022-02-11 |
Family
ID=80136727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111315396.5A Pending CN114038918A (zh) | 2021-11-08 | 2021-11-08 | 一种存储单元、存储单元的制作方法以及存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114038918A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090057752A1 (en) * | 2007-08-28 | 2009-03-05 | Macronix International Co., Ltd. | Non-volatile memory and method for manufacturing the same |
| US20130175599A1 (en) * | 2011-05-13 | 2013-07-11 | Cypress Semiconductor Corporation | Inline method to monitor ono stack quality |
| CN103390636A (zh) * | 2012-05-09 | 2013-11-13 | 常忆科技股份有限公司 | P通道闪存结构 |
| CN104321878A (zh) * | 2012-03-31 | 2015-01-28 | 赛普拉斯半导体公司 | 具有多个氮氧化物层的氧化物氮化物氧化物堆栈 |
| CN108766970A (zh) * | 2018-06-13 | 2018-11-06 | 上海华力微电子有限公司 | 一种sonos存储器及其制备方法 |
-
2021
- 2021-11-08 CN CN202111315396.5A patent/CN114038918A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090057752A1 (en) * | 2007-08-28 | 2009-03-05 | Macronix International Co., Ltd. | Non-volatile memory and method for manufacturing the same |
| US20130175599A1 (en) * | 2011-05-13 | 2013-07-11 | Cypress Semiconductor Corporation | Inline method to monitor ono stack quality |
| CN104321878A (zh) * | 2012-03-31 | 2015-01-28 | 赛普拉斯半导体公司 | 具有多个氮氧化物层的氧化物氮化物氧化物堆栈 |
| CN103390636A (zh) * | 2012-05-09 | 2013-11-13 | 常忆科技股份有限公司 | P通道闪存结构 |
| CN108766970A (zh) * | 2018-06-13 | 2018-11-06 | 上海华力微电子有限公司 | 一种sonos存储器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100447988C (zh) | 半导体器件及其制造方法 | |
| US6885072B1 (en) | Nonvolatile memory with undercut trapping structure | |
| US20070004140A1 (en) | Method of manufacturing a non-volatile semiconductor memory device | |
| KR100678477B1 (ko) | 나노크리스탈 비 휘발성 메모리소자 및 그 제조방법 | |
| JP2010282987A (ja) | 半導体装置およびその製造方法 | |
| JP2005243709A (ja) | 半導体装置およびその製造方法 | |
| CN103180952B (zh) | 存储器电荷存储结构中的吸气剂 | |
| CN109585453A (zh) | 具有多个电荷存储层的存储器晶体管 | |
| JP2005277171A (ja) | 半導体装置およびその製造方法 | |
| US20050121715A1 (en) | Nonvolatile memory with spacer trapping structure | |
| US7897455B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20090032861A1 (en) | Nonvolatile memories with charge trapping layers containing silicon nitride with germanium or phosphorus | |
| US8664711B2 (en) | Dielectric stack | |
| US6495420B2 (en) | Method of making a single transistor non-volatile memory device | |
| WO2023088067A1 (zh) | 浮栅型分栅闪存器件及其制造方法 | |
| CN114038918A (zh) | 一种存储单元、存储单元的制作方法以及存储器 | |
| JP5365054B2 (ja) | 半導体装置の製造方法 | |
| KR100852236B1 (ko) | 이이피롬 장치 및 그 제조 방법 | |
| JP2004221448A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| TW200425524A (en) | Method of forming a non-volatile memory device | |
| JP4149013B2 (ja) | 半導体装置 | |
| JP2005197722A (ja) | フラッシュメモリーの製造方法 | |
| CN102637696B (zh) | 闪存的存储单元及其形成方法 | |
| CN100576454C (zh) | 栅极结构及非挥发性半导体存储器的制作方法 | |
| KR100464443B1 (ko) | 이피롬(ＥＰＲＯＭ, ＥｒａａｂｌｅＰｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ ＯｎｌｙＭｅｍｏｒｙ} 소자의 셀 구조 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |