JP2005197722A - フラッシュメモリーの製造方法 - Google Patents
フラッシュメモリーの製造方法 Download PDFInfo
- Publication number
- JP2005197722A JP2005197722A JP2004380312A JP2004380312A JP2005197722A JP 2005197722 A JP2005197722 A JP 2005197722A JP 2004380312 A JP2004380312 A JP 2004380312A JP 2004380312 A JP2004380312 A JP 2004380312A JP 2005197722 A JP2005197722 A JP 2005197722A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- oxide film
- flash memory
- floating gate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229920005591 polysilicon Polymers 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000013078 crystal Substances 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 238000007667 floating Methods 0.000 abstract description 31
- 230000008878 coupling Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 6
- 229920001296 polysiloxane Polymers 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】フローティングゲートとコントロールゲートの接触面を増加させて、カップルリング比を増加させることで、プログラム効率を増加させるフラッシュメモリーの製造方法を提供する。
【解決手段】 基板の上部に第１酸化膜２２と第１ポリシリコン２３を形成する段階と；第１ポリシリコン２３に第２酸化膜２４を形成する段階と；第２酸化膜２４をとり除く段階と；熱処理工程を進行して第１ポリシリコン２３を凹凸形態に作る段階と；及び第１ポリシリコン２３の上部に誘電体膜２６と第２ポリシリコン２７を蒸着してパターニングする段階とを含むことを特徴とする。
【選択図】図５
【解決手段】 基板の上部に第１酸化膜２２と第１ポリシリコン２３を形成する段階と；第１ポリシリコン２３に第２酸化膜２４を形成する段階と；第２酸化膜２４をとり除く段階と；熱処理工程を進行して第１ポリシリコン２３を凹凸形態に作る段階と；及び第１ポリシリコン２３の上部に誘電体膜２６と第２ポリシリコン２７を蒸着してパターニングする段階とを含むことを特徴とする。
【選択図】図５
Description
本発明は、フラッシュメモリーセルの製造方法に関し、フローティングゲート（ｆｌｏａｔｉｎｇ ｇａｔｅ）とコントロールゲート（ｃｏｎｔｒｏｌ ｇａｔｅ）の接触面を増加させてカップルリング比を増加させることによりプログラム效率を増加させる非揮発性のフラッシュメモリーセルの製造方法に関する。
一般的に半導体メモリー装置は、大きく見れば、揮発性メモリー（ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ）と非揮発性のメモリー（ｎｏｎ−ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ）に仕分けされる。揮発性メモリーの大部分はＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等のＲＡＭが占めているし、電源引加の時、データの入力及び保存が可能だが、電源除去の時データが揮発されて保存が不可能な特徴を持つ。
一方、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）が大部分を占めている非揮発性のメモリーは、電源が引加されなくてもデータが保存される特徴を持つ。
現在、工程技術の側面で非揮発性のメモリー装置はフローティングゲート（ｆｌｏａｔｉｎｇ ｇａｔｅ）系列と二つの種類以上の誘電膜が２重でまたは３重に積層されたＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）系列に仕分けされる。
フローティングゲート系列のメモリー装置は、電位の井戸（ｐｏｔｅｎｔｉａｌ ｗｅｌｌ）を用いて記憶特性を具現し、現在フラッシュＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）で一番広く応用されているＥＴＯＸ（ＥＰＲＯＭ Ｔｕｎｎｅｌ Ｏｘｉｄｅ）構造が代表的である。
一方、ＭＩＳ系列は誘電膜バルク、誘電膜−誘電膜界面及び誘電膜−半導体界面に存在するトラップ（ｔｒａｐ）を用いて記憶機能を遂行する。現在フラッシュＥＥＰＲＯＭに主に応用されているＭＯＮＯＳ／ＳＯＮＯＳ（Ｍｅｔａｌ／Ｓｉｌｉｃｏｎ ＯＮＯ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造が代表的な例である。
従来技術のフラッシュメモリーセルの製造方法を図１で手短く説明すれば、素子分離膜（１１）が形成された半導体基板（１０）の上部に、ゲート酸化膜（１２）を形成してその上に第１ポリシリコン層（１３）を形成してフローティングゲートで使う。このフローティングゲート（１３）の上部に誘電体層（１５）と第２ポリシリコン層（１６）を形成して、この第２ポリシリコン層（１６）をコントロールゲートで使う。このコントロールゲート（１６）の上部に、金属層（１７）と窒化膜（１８）を形成して、セル構造にパターニングしてフラッシュメモリーセルを形成する。
前記のような従来のフラッシュメモリーセルでは、フローティングゲートとコントロールゲートを平板形態に形成した。そうだが、フラッシュメモリーでは、コントロールゲートの電位がフローティングゲートによく伝逹することが素子の消去及びプログラム特性を進めるのに非常に重要である。なぜなら、フラッシュメモリーのホットキャリア（ｈｏｔ ｃａｒｒｉｅｒ）を用いたプログラム動作の時、ソースに０Ｖ、ドレーンに５Ｖ及びコントロールゲートに９Ｖを引加するのに、コントロールゲートに引加した電圧がフローティングゲートを経ってその電圧そのままゲート酸化膜に電界を作ればもっと早くホット電子がフローティングゲートに注入される。反対に、消去動作の時コントロールゲートに−７Ｖ、ソースに約５Ｖを引加してフローティングゲートにある電子をＦ−Ｎ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネリングによってソースの方に放出させるのに、コントロールゲートとフローティングゲートの間のケペシトンスが大きくてフローティングゲートと基板の間のケペシトンスが小さければフローティングゲートがもっと低い電圧で維持されてソースの方に電子がもっとたくさん放出されることができるので、消去動作が早くなることができる。結局、プログラム動作や消去動作の時にフローティングゲートの電圧がコントロールゲートの電圧にもっと近く付いて行くほど動作が早くなる。
半導体素子のプログラム及び消去特性を進める方法として、フローティングゲートとコントロールゲートの間の誘電体層で高誘電率の物質を使う方法がある。しかし、このような方法は、技術的に開発されなければならない部分がよほど多い分野である。
素子のプログラム及び消去動作特性を進める他の方法として、フローティングゲートとコントロールゲートの間のケペシトンスを増加させる方法が実用化されている。このような方法は、フローティングゲートとコントロールゲートの間のケペシトンスを増加させるためにキャパシターの物理的な特性を用いて、フローティングゲートとコントロールゲートの見合わせる階の表面積を大きくしてケペシトンスを増加させるのである。フローティングゲートの表面積を増加させるための従来の方法では、ＯＳＣ（Ｏｎｅ Ｃｙｌｉｎｄｅｒ Ｓｔｏｒａｇｅ）あるいはＤＣＳ（Ｄｏｕｂｌｅ Ｃｙｌｉｎｄｅｒ Ｓｔｏｒａｇｅ）等があるが、このような方法は、工程が非常に複雑で集積度によって一定量のケペシトンスを確保することに難しさがあった。また、フローティングゲート階を３次元的に形成する時、フローティングゲートと基板の見合わせる表面積が大きくなるようになれば、素子のプログラム及び消去特性に不利な影響を与えるようになる点も考慮しなければならない。
そうするので、フローティングゲートとコントロールゲートの間の見合わせる階面積は大きくしながらもフローティングゲートと基板が見合わせる階面積はそのまま維持することができる構造が必要である。
大韓民国公開特許第２００２−９６７４７号には、フローティングゲートの上部に微細な凹凸を持つＨＳＧ（Ｈｅｍｉｓｐｈｅｒｉｃａｌ Ｓｈａｐｅｄ Ｇｒａｉｎｓ）薄膜を成長してフローティングゲートとコントロールゲートの間の電極表面積を極大化して、ケペシトンスを増加するフラッシュメモリー素子の製造方法に対して記載していて、国際公開特許ＷＯ−０２４５１７５号には、非晶質シリコーンをＣＶＤを利用（５５０度、４０分）して基板に蒸着後オニルリングして凹凸形象を持つフローティングゲートを形成して停電用量の比（カップルリング比）を大きくすることができるフラッシュ素子の製造方法に対して記載している。
しかし、前記非晶質シリコーンの表面にＨＳＧを形成して停電用量を増加させる方法は、経済的損失が多い。すなわち、ＨＳＧを利用する場合デ−グレイズ（Ｄｅｇｌａｚｅ）工程が加えられなければならないから工程の段階の複雑な短所がある。
本発明は、前記のような従来技術の問題点を解決するためのことで、フローティングゲートとコントロールゲートの接触面を増加させてカップルリング比を増加させることでプログラム效率を増加させようとするフラッシュメモリーの製造方法を提供するに本発明の目的がある。
本発明の前記目的は、フラッシュメモリーの製造方法において、基板の上部に第１酸化膜と第１ポリシリコンを形成する段階と；前記第１ポリシリコンに第２酸化膜を形成する段階と；前記第２酸化膜をとり除く段階と；熱処理工程を進行して前記第１ポリシリコンを凹凸形態に作る段階と；前記第１ポリシリコンの上部に誘電体膜と第２ポリシリコンを蒸着してパターニングする段階とを含むフラッシュメモリーの製造方法によって逹成される。
本発明のフラッシュメモリーの製造方法は、フローティングゲートの表面をＨＦを用いて凹凸形態で作って、フローティングゲートとコントロールゲートの接触面を増加させて、カップルリング比を増加させることで、プログラム効率を進める効果がある。
以下、本発明に係る好ましい実施形態を添付図面を参照しつつ詳細に説明する。
図２乃至図６は、本発明によるフラッシュメモリーの製造方法を現わした工程断面図である。
先ず、図２は、シリコーン基板（２１）の上部に第１酸化膜（２２）と第１ポリシリコン（２３）を蒸着した図面である。前記第１酸化膜は、熱酸化工程を通じてシリコーン基板の表面に５０ｎｍ乃至１００ｎｍの厚さで形成されたトンネル酸化膜である。前記第１ポリシリコンは、フローティングゲート用ポリシリコンである。
次に、図３に示されたように、第１ポリシリコンを酸化させる。第１ポリシリコンを蒸着した後、前記第１ポリシリコンを酸化させれば、前記第１ポリシリコンの表面と結晶粒（Ｇｒａｉｎ ｂｏｕｎｄａｒｙ）に第２酸化膜（２４）が形成される。これによって後続ＨＦ処理の時、結晶粒側壁にも凹凸（ｅｍｂｏｓｓｉｎｇ）部位を形成させることができる。
次に、図４に示されたように、ＨＦ蒸気ガスを用いて第２酸化膜をとり除く。前記ＨＦ蒸気ガスは、ＨＦとＤＩＷ（Ｄｅｉｏｎｉｓｅｄ ｗａｔｅｒ）が混合したガスで、ＨＦの濃度は２０乃至３０％が望ましい。前記ＨＦ系列の蝕刻ガスによって前記第１ポリシリコンを蝕刻する時、前記第１ポリシリコンの結晶粒が表面より早く蝕刻される。
次に、図５に示されたように、熱処理工程を進行して凹凸表面（２５）を形成する。
ＨＦガス処理後、インシチュ（ｉｎ−ｓｉｔｕ）で高温真空熱処理工程を進行する。前記高温真空熱処理工程は、６００℃乃至７００℃の温度と８ｍＴ乃至１２ｍＴの圧力を維持するチャンバ内で１乃至４時間の間進行して、望ましくは６５０℃の温度で１０ｍＴの圧力を維持するチャンバ内で２乃至３時間の間進行する。
前記熱処理工程を通じて第１ポリシリコンの表面と結晶粒の側壁に凹凸を形成する。前記凹凸が形成された後の表面積は、平板である場合より２乃至３倍広くなる。
次に、図６に示されたように、誘電体膜（２６）と第２ポリシリコン（２７）を蒸着して、フラッシュメモリー素子を作る。凹凸が形成された第１ポリシリコンの上部にフォトレジストを形成して、前記フォトレジストをパターニングする。引き続き前記パターニングされたフォトレジストをマスクで第１ポリシリコンをパターニングして、前記基板の上部に誘電体膜と第２ポリシリコンを蒸着してパターニングして、本発明によるフラッシュメモリー素子を製造する。
詳細に説明された本発明によって、本発明の特徴部を含む変化及び変形が、当該技術分野で熟練された普通の人々にはっきりと易しくなるはずさが自明である。本発明のそういう変形の範囲は、本発明の特徴部を含む当該技術分野に熟練された通常の知識を持った者等の範囲内にあり、そういう変形は本発明の請求項の範囲内にあることに見なしされる。
２１ シリコン基板
２２ 第１酸化膜
２３ 第１ポリシリコン
２４ 第２酸化膜
２５ 凹凸表面
２６ 誘電体膜
２７ 第２ポリシリコン
２２ 第１酸化膜
２３ 第１ポリシリコン
２４ 第２酸化膜
２５ 凹凸表面
２６ 誘電体膜
２７ 第２ポリシリコン
Claims (6)
- フラッシュメモリーの製造方法において、
基板の上部に第１酸化膜と第１ポリシリコンを形成する段階と；
前記第１ポリシリコン上に第２酸化膜を形成する段階と；
前記第２酸化膜をとり除く段階と；
熱処理工程を進行して前記第１ポリシリコンを凹凸形態に作る段階と；
前記第１ポリシリコンの上部に誘電体膜と第２ポリシリコンを蒸着してパターニングする段階と；
を含むことを特徴とするフラッシュメモリーの製造方法。 - 前記第２酸化膜は、酸化膜は第１ポリシリコンの表面及び結晶粒に形成されることを特徴とする請求項１に記載のフラッシュメモリーの製造方法。
- 前記第２酸化膜の除去は、除去はＨＦ蒸気ガスを用いてとり除くことを特徴とする請求項１に記載のフラッシュメモリーの製造方法。
- 前記ＨＦ蒸気ガスは、ＨＦとＤＩＷが混合したガスで、ＨＦの濃度は２０乃至３０％であることを特徴とする請求項３に記載のフラッシュメモリーの製造方法。
- 前記熱処理工程は、前記第２酸化膜をとり除いた後インシチュに進行されることを特徴とする請求項１に記載のフラッシュメモリーの製造方法。
- 前記熱処理工程は、高温真空熱処理工程で６００℃乃至７００℃の温度、８ｍＴ乃至１２ｍＴの圧力で１乃至４時間の間進行することを特徴とする請求項１に記載のフラッシュメモリーの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0101485A KR100526479B1 (ko) | 2003-12-31 | 2003-12-31 | 플래시 메모리 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005197722A true JP2005197722A (ja) | 2005-07-21 |
Family
ID=34698880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004380312A Pending JP2005197722A (ja) | 2003-12-31 | 2004-12-28 | フラッシュメモリーの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7132345B2 (ja) |
| JP (1) | JP2005197722A (ja) |
| KR (1) | KR100526479B1 (ja) |
| DE (1) | DE102004063452A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7132355B2 (en) | 2004-09-01 | 2006-11-07 | Micron Technology, Inc. | Method of forming a layer comprising epitaxial silicon and a field effect transistor |
| US20070105295A1 (en) * | 2005-11-08 | 2007-05-10 | Dongbuanam Semiconductor Inc. | Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device |
| KR100739961B1 (ko) * | 2005-11-18 | 2007-07-16 | 주식회사 하이닉스반도체 | 낸드 플래쉬 메모리 소자의 제조방법 |
| KR100798737B1 (ko) * | 2005-11-28 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성방법 |
| KR100796504B1 (ko) * | 2006-12-29 | 2008-01-21 | 동부일렉트로닉스 주식회사 | 플래시 기억 장치 및 그 제조 방법 |
| CN105206614A (zh) * | 2015-08-19 | 2015-12-30 | 武汉新芯集成电路制造有限公司 | 浮栅型闪存结构及其制备方法 |
| CN107507761A (zh) * | 2017-08-31 | 2017-12-22 | 长江存储科技有限责任公司 | 一种多晶硅沉积方法以及多晶硅沉积设备 |
| KR20200073604A (ko) * | 2018-12-14 | 2020-06-24 | 에스케이하이닉스 주식회사 | 컨트롤러 및 그 동작 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5089867A (en) * | 1991-05-06 | 1992-02-18 | Micron Technology, Inc. | High control gate/floating gate coupling for EPROMs, E2 PROMs, and Flash E2 PROMs |
| JP2658824B2 (ja) * | 1993-08-31 | 1997-09-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5387534A (en) * | 1994-05-05 | 1995-02-07 | Micron Semiconductor, Inc. | Method of forming an array of non-volatile sonos memory cells and array of non-violatile sonos memory cells |
| EP0877416A1 (en) * | 1997-05-08 | 1998-11-11 | STMicroelectronics S.r.l. | Integrated structure comprising a polysilicon element with large grain size |
| US6323514B1 (en) * | 1999-07-06 | 2001-11-27 | Micron Technology, Inc. | Container structure for floating gate memory device and method for forming same |
| US6204156B1 (en) * | 1999-09-02 | 2001-03-20 | Micron Technology, Inc. | Method to fabricate an intrinsic polycrystalline silicon film |
| JP2002164448A (ja) | 2000-11-29 | 2002-06-07 | Sony Corp | 不揮発性記憶素子及び不揮発性記憶素子の製造方法 |
| KR100381953B1 (ko) * | 2001-03-16 | 2003-04-26 | 삼성전자주식회사 | 노어형 플래시 메모리 소자의 제조방법 |
| KR100389130B1 (ko) * | 2001-04-25 | 2003-06-25 | 삼성전자주식회사 | 2비트 동작의 2트랜지스터를 구비한 불휘발성 메모리소자 |
| KR20020096747A (ko) | 2001-06-21 | 2002-12-31 | 주식회사 하이닉스반도체 | 플래시 메모리 셀의 제조 방법 |
| US20040152260A1 (en) * | 2001-09-07 | 2004-08-05 | Peter Rabkin | Non-volatile memory cell with non-uniform surface floating gate and control gate |
-
2003
- 2003-12-31 KR KR10-2003-0101485A patent/KR100526479B1/ko not_active IP Right Cessation
-
2004
- 2004-12-23 DE DE102004063452A patent/DE102004063452A1/de not_active Withdrawn
- 2004-12-28 JP JP2004380312A patent/JP2005197722A/ja active Pending
- 2004-12-30 US US11/026,610 patent/US7132345B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7132345B2 (en) | 2006-11-07 |
| KR100526479B1 (ko) | 2005-11-08 |
| KR20050070906A (ko) | 2005-07-07 |
| US20050142752A1 (en) | 2005-06-30 |
| DE102004063452A1 (de) | 2005-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI641114B (zh) | 使用兩個多晶矽沉積步驟來形成三柵極非揮發性快閃記憶體單元對的方法 | |
| KR100678477B1 (ko) | 나노크리스탈 비 휘발성 메모리소자 및 그 제조방법 | |
| JP2007311695A (ja) | 半導体装置の製造方法 | |
| KR100505714B1 (ko) | 스플릿 게이트형 플래쉬 메모리 장치의 제조 방법 | |
| KR100953050B1 (ko) | 비휘발성 메모리 소자 및 그의 제조 방법 | |
| JP2005197722A (ja) | フラッシュメモリーの製造方法 | |
| US6207505B1 (en) | Method for forming high density nonvolatile memories with high capacitive-coupling ratio | |
| TWI233665B (en) | Method of fabricating a flash memory | |
| US6184087B1 (en) | Method for forming high density nonvolatile memories with high capacitive-coupling ratio | |
| JP2008066725A (ja) | Ｅｅｐｒｏｍ装置及びその製造方法 | |
| US7205194B2 (en) | Method of fabricating a flash memory cell | |
| CN109903797B (zh) | 分栅快闪存储器的制造方法及分栅快闪存储器 | |
| JP2005101599A (ja) | スペーサー酸化工程を利用する分離ゲートフラッシュメモリセル製造方法 | |
| US6204124B1 (en) | Method for forming high density nonvolatile memories with high capacitive-coupling ratio | |
| JP2008078393A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR100606535B1 (ko) | 플래시 메모리 제조방법 | |
| KR100604187B1 (ko) | 플래시 메모리 제조방법 | |
| US6127698A (en) | High density/speed nonvolatile memories with a textured tunnel oxide and a high capacitive-coupling ratio | |
| KR100515365B1 (ko) | 플래쉬 메모리 및 그 제조 방법 | |
| KR100609975B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| TW408494B (en) | The manufacture method of high density non-volatile memory having high capacitor coupling ratio and rough surface tunneling oxide | |
| KR100678295B1 (ko) | 반도체 소자 제조 방법 | |
| TW200410403A (en) | Manufacturing method of flash memory | |
| TW411590B (en) | Split-gate Flash memory | |
| TW202335192A (zh) | 製造半導體裝置之方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080422 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090616 |