CN105206614A - 浮栅型闪存结构及其制备方法 - Google Patents

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种浮栅型闪存结构及其制备方法，通过形成具有凹凸不平结构的浮栅以提高控制栅与浮栅的接触面积，进而提高控栅到浮栅的耦合比，改善器件写入和擦除效率，提高器件的工作速度。

Description

浮栅型闪存结构及其制备方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种浮栅型闪存结构及其制备方法。

背景技术

控制栅(ControlGate，简称CG)到浮栅(FloatingGate，简称FG)耦合比(couplingratio)直接影响到浮栅型闪存的写入和擦除效率，提高控制栅到浮栅的耦合比对于浮栅型闪存的工作效率至关重要；现有的做法是在浮栅做完之后沉积SiO2/SIN/SiO2(ONO)，然后在ONO上再沉积控制栅，利用ONO作为介质形成电容，控制栅利用该电容来控制浮栅(FG)。

基于目前的工艺流程，要增大控制栅到浮栅的耦合比，势必要减薄ONO厚度，减薄ONO的同时会降低电荷的存储时间；这是本领域技术人员所不愿看到的。

发明内容

针对上述存在的问题，本发明公开一种浮栅型闪存结构，包括：

衬底；

遂穿氧化层，覆盖所述衬底的上表面；

浮栅，设置于所述遂穿氧化层的上表面；

ONO层，覆盖所述浮栅暴露的表面；

控制栅，覆盖所述ONO层暴露的表面；

其中，所述浮栅具有凹凸不平的结构以增大所述浮栅与所述控制栅之间的耦合比。

上述的浮栅型闪存结构，其中，位于所述浮栅两侧的衬底中还设置有源漏极。

上述的浮栅型闪存结构，其中，所述衬底为P型硅衬底。

本发明还提供了一种浮栅型闪存结构的制备方法，包括如下步骤：

提供一衬底，所述衬底上设置有浮栅区域和非浮栅区域；

于所述浮栅区域中形成浮栅，且所述浮栅具有凹凸不平的结构；

于所述衬底上依次形成ONO层和控制栅，所述ONO层隔离所述浮栅和所述控制栅；

去除位于所述非浮栅区域的所述控制栅、ONO层和浮栅以形成所述浮栅型闪存。

上述的浮栅型闪存结构的制备方法，其中，于所述衬底上形成具有凹凸不平的结构的所述浮栅的步骤具体为：

于所述衬底上按照从下至上的顺序依次形成遂穿氧化层、浮栅多晶硅层；

部分刻蚀位于所述浮栅区域中的所述浮栅多晶硅层以形成具有凹槽的浮栅多晶硅层，该具有凹槽的浮栅多晶硅层形成具有凹凸不平的结构的所述浮栅。

上述的浮栅型闪存结构的制备方法，其中，于所述衬底上形成具有凹凸不平的结构的所述浮栅的步骤具体为：

于所述衬底上按照从下至上的顺序依次形成遂穿氧化层、浮栅多晶硅层和二氧化硅层；

移除位于所述非浮栅区域中的所述二氧化硅层；

形成覆盖所述二氧化硅层侧壁的多晶硅侧墙；

移除所述二氧化硅层，所述浮栅多晶硅层和所述多晶硅侧墙形成具有凹凸不平的结构的所述浮栅。

上述的浮栅型闪存结构的制备方法，其中，采用干法刻蚀工艺移除位于所述非浮栅区域中的所述二氧化硅层。

上述的浮栅型闪存结构的制备方法，其中，形成覆盖所述二氧化硅层侧壁的多晶硅侧墙的步骤具体为：

于所述浮栅多晶硅层之上沉积一层多晶硅以将所述二氧化硅层暴露的表面予以覆盖；

去除位于所述二氧化硅层之上的多晶硅以形成覆盖所述二氧化硅层侧壁的所述多晶硅侧墙。

上述的浮栅型闪存结构的制备方法，其中，采用干法刻蚀工艺去除位于所述非浮栅区域的所述控制栅、ONO层和浮栅以形成所述浮栅型闪存。

上述的浮栅型闪存结构的制备方法，其中，去除位于所述非浮栅区域的所述控制栅、ONO层和浮栅后，还包括向所述衬底进行源漏离子注入并退火以形成器件电极的步骤。

上述发明具有如下优点或者有益效果：

本发明公开了一种浮栅型闪存结构及其制备方法，通过形成具有凹凸不平结构的浮栅以提高控制栅与浮栅的接触面积，进而提高控栅到浮栅的耦合比，改善器件写入和擦除效率，提高器件的工作速度。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。

图1是本发明实施例一中浮栅闪存结构的示意图；

图2是本发明实施例二中浮栅闪存结构的示意图；

图3a～3f是本发明实施例三中制备浮栅闪存结构的流程结构示意图；

图4a～4h是本发明实施例四中制备浮栅闪存结构的流程结构示意图。

具体实施方式

下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。

实施例一:

如图1所示，本实施例涉及一种浮栅闪存结构，该浮栅闪存结构具体包括：衬底100、覆盖衬底100的上表面遂穿氧化层102、设置于遂穿氧化层102的上表面的浮栅103、覆盖浮栅103暴露的表面的ONO(SiO2/SIN/SiO2)层104以及覆盖该ONO层104暴露的表面的控制栅105，其中该浮栅103具有凹凸不平的结构以增大浮栅103与控制栅105之间的耦合比，在本实施例中，该浮栅103中设置有凹槽以形成该凹凸不平的结构；由于浮栅103具有凹凸不平的结构可以提高控制栅与浮栅的接触面积，从而提高控栅到浮栅的耦合比，改善器件写入和擦除效率，提高器件的工作速度。

在本发明一个优选的实施例中，位于浮栅103两侧的衬底100中还设置有源漏极106。

在本发明一个优选的实施例中，该衬底100为P型硅衬底。

在本发明一个优选的实施例中，该衬底100中设置有浅沟槽隔离结构101(并未于图中示出)。

实施例二:

本实施例与实施例一大致相同，区别仅在于浮栅103的形状不同，本实施例中浮栅103的顶部设置有如图所示的凸起以形成该凹凸不平的结构，在该凸起的外侧还设置有台阶以进一步增大控制栅105与浮栅103的接触面积，提高控栅到浮栅的耦合比，改善器件写入和擦除效率，提高器件的工作速度。

实施例三：

本实施例涉及一种浮栅型闪存结构的制备方法，包括如下步骤：

步骤S1，提供一衬底1，且该衬底1上设置有浮栅区域(后续预形成浮栅的区域)和非浮栅区域(后续不会形成浮栅的区域)，于该衬底1上按照从下至上的顺序依次形成遂穿氧化层2和浮栅多晶硅层3，在本发明的实施例中，该衬底1为P型硅衬底，该衬底1中还设置有浅沟槽隔离结构(图中未标示出)，形成如图3a所示的结构。

步骤S2，部分刻蚀位于浮栅区域中的浮栅多晶硅层3以形成具有凹槽的浮栅多晶硅层3；具体的，在浮栅多晶硅层3的上表面涂覆一层光刻胶，经曝光和显影后，形成仅覆盖位于非浮栅区域中的浮栅多晶硅层3的上表面的具有开口图形的光阻，以该光阻为掩膜采用干法刻蚀工艺刻蚀浮栅多晶硅层3以形成该具有凹槽的浮栅多晶硅层3，形成如图3b所示的结构。

步骤S3，于衬底1上形成ONO层4，具体工艺为：于衬底1上按照从下至上的顺序依次沉积SiO2/SIN/SiO2形成该ONO层4，形成如图3c所示的结构。

步骤S4，形成控制栅5覆盖该ONO层4的上表面，ONO层4隔离控制栅5和浮栅3，形成如图3d所示的结构。

步骤S5，采用干法刻蚀工艺按照从上至下的顺序依次刻蚀控制栅5、ONO层4和浮栅3，以去除位于非浮栅区域中的控制栅5、ONO层4和浮栅3，形成浮栅型闪存器件的基本结构形成如图3e所示的结构。

步骤S6，向衬底1进行源漏离子注入并退火以形成源漏极6，该源漏极为浮栅型闪存器件的电极，形成如图3f所示的结构。

不难发现，本实施例为与实施例一相对应的方法实施例，本实施例可与实施例一互相配合实施。上述实施例一中提到的相关技术细节在本实施例中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用实施例一。

实施例四：

步骤S1，提供一衬底1，且该衬底1上设置有浮栅区域(后续预形成浮栅的区域)和非浮栅区域(后续不会形成浮栅的区域)，于该衬底1上按照从下至上的顺序依次形成遂穿氧化层2、浮栅多晶硅层31和二氧化硅层4，在本发明的实施例中，该衬底1为P型硅衬底，该衬底1中还设置有浅沟槽隔离结构(图中未标示出)，形成如图4a所示的结构。

步骤S2，回刻二氧化硅至浮栅多晶硅层31的上表面以移除位于非浮栅区域中的二氧化硅层4，可采用干法刻蚀工艺移除位于非浮栅区域中的二氧化硅层4，由于移除位于非浮栅区域中的二氧化硅层4的工艺可以采取本领域技术人员所熟知的技术，在此便不予赘述，形成如图4b所示的结构。

步骤S3，于浮栅多晶硅层31之上沉积一层多晶硅膜32以将二氧化硅层4暴露的表面予以覆盖，形成如图4c所示的结构。

步骤S4，采用干法刻蚀工艺去除位于二氧化硅层4之上的多晶硅膜32以形成覆盖二氧化硅层4侧壁的多晶硅侧墙32，浮栅多晶硅层31和多晶硅侧墙32形成具有凹凸不平的结构的浮栅3，形成如图4d所示的结构。

步骤S5，移除位于非浮栅区域中的二氧化硅层4；具体的，可采用干法刻蚀工艺移除位于非浮栅区域中的二氧化硅层4，形成如图4e所示的结构。

步骤S6，于衬底1上依次形成ONO层5和控制栅6，该ONO层5将浮栅3和控制栅6隔离，于衬底1上依次形成ONO层5和控制栅6的具体工艺为：首先于衬底1上按照从下至上的顺序依次沉积SiO2/SIN/SiO2形成ONO层5，之后于该ONO层5上沉积控制栅6，形成如图4f所示的结构。

步骤S7，采用干法刻蚀工艺按照从上至下的顺序依次刻蚀控制栅6、ONO层5，以去除位于非浮栅区域中的控制栅6和ONO层5，形成浮栅型闪存器件的基本结构，形成如图4g所示的结构。

步骤S8，向衬底1进行源漏离子注入并退火以形成源漏极7，该源漏极7为浮栅型闪存器件的电极，形成如图4h所示的结构。

不难发现，本实施例为与实施例二相对应的方法实施例，本实施例可与实施例二互相配合实施。上述实施例二中提到的相关技术细节在本实施例中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用实施例二。

综上，本发明公开了一种浮栅型闪存结构及其制备方法，通过形成具有凹凸不平结构的浮栅以提高控制栅与浮栅的接触面积，进而提高控栅到浮栅的耦合比，改善器件写入和擦除效率，提高器件的工作速度。

本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种浮栅型闪存结构，其特征在于，包括：

衬底；

遂穿氧化层，覆盖所述衬底的上表面；

浮栅，设置于所述遂穿氧化层的上表面；

ONO层，覆盖所述浮栅暴露的表面；

控制栅，覆盖所述ONO层暴露的表面；

其中，所述浮栅上设置有凹凸不平的结构，以增大所述浮栅与所述控制栅之间的耦合比。

2.如权利要求1所述的浮栅型闪存结构，其特征在于，位于所述浮栅两侧的衬底中还设置有源漏极。

3.如权利要求1所述的浮栅型闪存结构，其特征在于，所述衬底为P型硅衬底。

4.一种浮栅型闪存结构的制备方法，其特征在于，包括如下步骤：

提供一衬底，所述衬底上设置有浮栅区域和非浮栅区域；

于所述浮栅区域中形成具有凹凸不平的结构的浮栅；

于所述衬底上依次形成ONO层和控制栅，所述ONO层隔离所述浮栅和所述控制栅；

去除位于所述非浮栅区域的所述控制栅、ONO层和浮栅以形成所述浮栅型闪存。

5.如权利要求4所述的浮栅型闪存结构的制备方法，其特征在于，于所述衬底上形成具有凹凸不平的结构的所述浮栅的步骤具体为：

于所述衬底上按照从下至上的顺序依次形成遂穿氧化层、浮栅多晶硅层；

部分刻蚀位于所述浮栅区域中的所述浮栅多晶硅层以形成具有凹槽的浮栅多晶硅层，该具有凹槽的浮栅多晶硅层形成具有凹凸不平的结构的所述浮栅。

6.如权利要求4所述的浮栅型闪存结构的制备方法，其特征在于，于所述衬底上形成具有凹凸不平的结构的所述浮栅的步骤具体为：

于所述衬底上按照从下至上的顺序依次形成遂穿氧化层、浮栅多晶硅层和二氧化硅层；

移除位于所述非浮栅区域中的所述二氧化硅层；

形成覆盖所述二氧化硅层侧壁的多晶硅侧墙；

移除所述二氧化硅层，所述浮栅多晶硅层和所述多晶硅侧墙形成具有凹凸不平的结构的所述浮栅。

7.如权利要求6所述的浮栅型闪存结构的制备方法，其特征在于，采用干法刻蚀工艺移除位于所述非浮栅区域中的所述二氧化硅层。

8.如权利要求6所述的浮栅型闪存结构的制备方法，其特征在于，形成覆盖所述二氧化硅层侧壁的多晶硅侧墙的步骤具体为：

于所述浮栅多晶硅层之上沉积一层多晶硅以将所述二氧化硅层暴露的表面予以覆盖；

去除位于所述二氧化硅层之上的多晶硅以形成覆盖所述二氧化硅层侧壁的所述多晶硅侧墙。

9.如权利要求4所述的浮栅型闪存结构的制备方法，其特征在于，

采用干法刻蚀工艺去除位于所述非浮栅区域的所述控制栅、ONO层和浮栅以形成所述浮栅型闪存。

10.如权利要求4所述的浮栅型闪存结构的制备方法，其特征在于，去除位于所述非浮栅区域的所述控制栅、ONO层和浮栅后，还包括向所述衬底进行源漏离子注入并退火以形成器件电极的步骤。