CN106128951A - 改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法 - Google Patents

改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法 Download PDF

Info

Publication number
CN106128951A
CN106128951A CN201610510527.8A CN201610510527A CN106128951A CN 106128951 A CN106128951 A CN 106128951A CN 201610510527 A CN201610510527 A CN 201610510527A CN 106128951 A CN106128951 A CN 106128951A
Authority
CN
China
Prior art keywords
layer
pad layer
oxygen pad
silicon substrate
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610510527.8A
Other languages
English (en)
Other versions
CN106128951B (zh
Inventor
黄海辉
杨渝书
乔夫龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610510527.8A priority Critical patent/CN106128951B/zh
Publication of CN106128951A publication Critical patent/CN106128951A/zh
Application granted granted Critical
Publication of CN106128951B publication Critical patent/CN106128951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法，包括：在衬底上依次形成垫氧层、氮化硅硬掩模层、底部抗放射涂层以及光刻胶层，并且对光刻胶层进行显影以形成光刻胶图案；利用形成图案的光刻胶层，对氮化硅硬掩模层和底部抗放射涂层进行干法刻蚀以形成氮化硅硬掩模层和底部抗放射涂层的图案；去除光刻胶层和底部抗放射涂层，并去除多聚物残留和表面颗粒；利用形成图案的氮化硅硬掩模层来刻蚀垫氧层以减小暴露的垫氧层区域的厚度；利用形成图案的氮化硅硬掩模层作为阻挡层来进行离子注入；使用湿法刻蚀去除氮化硅硬掩模层；使用湿法刻蚀来清洗晶圆表面，其中湿法刻蚀降低了剩余的垫氧层的厚度。

Description

改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法
技术领域
本发明涉及半导体制造领域，具体涉及在65nm及以下SONOS闪存(Silicon Oxide-Nitride-Oxide Flash)器件制造工艺；更具体地说，本发明涉及一种改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法。
背景技术
图1所示为SONOS闪存器件的基本结构，电荷跃迁发生在SIN和硅衬底之间，因此控制硅的表面缺陷对于改善存储性能至关重要。
现有的工艺主要是在湿法刻蚀去除垫氧层之后用氧等离子体灰化法来去除光阻，这样暴露在氧等离子体中的硅衬底就会产生一些表面缺陷，影响存储性能。
因此，希望能够提供一种改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够整合工艺流程来改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法。
为了实现上述技术目的，根据本发明，提供了一种改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法，包括：
第一步骤：在衬底上依次形成垫氧层、氮化硅硬掩模层、底部抗放射涂层以及光刻胶层，并且对光刻胶层进行显影以形成光刻胶图案；
第二步骤：利用形成图案的光刻胶层，对氮化硅硬掩模层和底部抗放射涂层进行干法刻蚀以形成氮化硅硬掩模层和底部抗放射涂层的图案；
第三步骤：去除光刻胶层和底部抗放射涂层，并去除多聚物残留和表面颗粒；
第四步骤：利用形成图案的氮化硅硬掩模层来刻蚀垫氧层以减小暴露的垫氧层区域的厚度；
第五步骤：利用形成图案的氮化硅硬掩模层作为阻挡层来进行离子注入；
第六步骤：使用湿法刻蚀去除氮化硅硬掩模层；
第七步骤：使用湿法刻蚀来清洗晶圆表面，其中湿法刻蚀降低了剩余的垫氧层的厚度。
优选地，在第四步骤中采用先进工艺控制系统来控制暴露的垫氧层区域的剩余厚度。
优选地，在第四步骤，使用氢氟酸刻蚀垫氧层刻蚀垫氧层。
优选地，在第七步骤中通过调节清洗时间来控制垫氧层的厚度。
优选地，在第三步骤，使用氧等离子体灰化法去除光刻胶层和底部抗放射涂层。
优选地，在第三步骤，通过酸槽去除多聚物残留和表面颗粒。
优选地，垫氧层的厚度是70A。
优选地，氮化硅硬掩模层的厚度是200A。
优选地，底部抗放射涂层的厚度是5000A。
优选地，光刻胶层的厚度是850A。
根据本发明的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法在存储区垫氧层去除工艺中，通过引入新的膜层，结合工艺流程优化来保护硅衬底表面的完整性。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了SONOS闪存器件的基本结构。
图2示意性地示出了根据本发明优选实施例的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法的第一步骤。
图3示意性地示出了根据本发明优选实施例的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法的第二步骤。
图4示意性地示出了根据本发明优选实施例的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法的第三步骤。
图5示意性地示出了根据本发明优选实施例的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法的第四步骤。
图6示意性地示出了根据本发明优选实施例的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法的第五步骤。
图7示意性地示出了根据本发明优选实施例的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法的第六步骤。
图8示意性地示出了根据本发明优选实施例的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法的第七步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
针对现有技术中存在的问题，本发明提出引入新的膜层氮化硅SIN，在光阻灰化后，利用硬掩模SIN作为离子注入的阻挡层，然后使用湿法刻蚀来去除垫氧层，从而避免了硅衬底暴露于等离子体的环境中，保护了硅表面的完整性。
图2至图8示意性地示出了根据本发明优选实施例的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法的各个步骤。
如图2至图8所示，根据本发明优选实施例的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法包括：
第一步骤：在衬底10上依次形成垫氧层20、氮化硅硬掩模层30、底部抗放射涂层40以及光刻胶层50，并且对光刻胶层50进行显影以形成光刻胶图案；
例如，本方案可用于65nm及以下的SONOS闪存工艺中。
例如，垫氧层20的厚度是70A。
例如，氮化硅硬掩模层30的厚度是200A。
例如，底部抗放射涂层40的厚度是5000A。
例如，光刻胶层50的厚度是850A。
例如，衬底10是硅衬底。
第二步骤：利用形成图案的光刻胶层50，对氮化硅硬掩模层30和底部抗放射涂层40进行干法刻蚀以形成氮化硅硬掩模层30和底部抗放射涂层40的图案；
第三步骤：去除光刻胶层50和底部抗放射涂层40，并去除多聚物残留和表面颗粒；
优选地，在第三步骤，使用氧等离子体灰化法去除光刻胶层50和底部抗放射涂层40。优选地，在第三步骤，通过酸槽去除多聚物残留和表面颗粒。
第四步骤：利用形成图案的氮化硅硬掩模层30来刻蚀垫氧层20以减小暴露的垫氧层区域的厚度；
优选地，在第四步骤中采用先进工艺控制系统来控制暴露的垫氧层区域的剩余厚度。
优选地，在第四步骤，使用氢氟酸刻蚀垫氧层刻蚀垫氧层。
第五步骤：利用形成图案的氮化硅硬掩模层30作为阻挡层来进行离子注入(阱区离子注入)；
第六步骤：使用湿法刻蚀去除氮化硅硬掩模层30；
第七步骤：使用湿法刻蚀来清洗晶圆表面，为ONO(Oxide-SiN-Oxide，氧化硅-氮化硅-氧化硅)膜层淀积做准备；其中湿法刻蚀降低了剩余的垫氧层20的厚度。
优选地，在第七步骤中通过调节清洗时间来控制垫氧层的厚度。
由此，本发明提供了一种改进的工艺流程,在SONOS闪存器件的前端制造工艺中，通过引入新的膜层结合工艺优化来改善存储区垫氧层去除过程中硅衬底的完整性。
本发明至少具有如下优势：
1.引入湿法先进工艺控制(Advanced Process Control,APC)调节垫氧层的厚度，可以精确控制离子注入阱深；
2.在光阻灰化去除后，利用硬掩模SIN作为阱区离子注入阻挡层，而刻蚀打开区域的垫氧则可以作为硅衬底的保护层消除氧等离子体带来的损伤。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法，其特征在于包括：
第一步骤：在衬底上依次形成垫氧层、氮化硅硬掩模层、底部抗放射涂层以及光刻胶层，并且对光刻胶层进行显影以形成光刻胶图案；
第二步骤：利用形成图案的光刻胶层，对氮化硅硬掩模层和底部抗放射涂层进行干法刻蚀以形成氮化硅硬掩模层和底部抗放射涂层的图案；
第三步骤：去除光刻胶层和底部抗放射涂层，并去除多聚物残留和表面颗粒；
第四步骤：利用形成图案的氮化硅硬掩模层来刻蚀垫氧层以减小暴露的垫氧层区域的厚度；
第五步骤：利用形成图案的氮化硅硬掩模层作为阻挡层来进行离子注入；
第六步骤：使用湿法刻蚀去除氮化硅硬掩模层；
第七步骤：使用湿法刻蚀来清洗晶圆表面，其中湿法刻蚀降低了剩余的垫氧层的厚度。
2.根据权利要求1所述的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法，其特征在于，在第四步骤中采用先进工艺控制系统来控制暴露的垫氧层区域的剩余厚度。
3.根据权利要求1或2所述的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法，其特征在于，在第四步骤，使用氢氟酸刻蚀垫氧层刻蚀垫氧层。
4.根据权利要求1或2所述的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法，其特征在于，在第七步骤中通过调节清洗时间来控制垫氧层的厚度。
5.根据权利要求1或2所述的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法，其特征在于，在第三步骤，使用氧等离子体灰化法去除光刻胶层和底部抗放射涂层。
6.根据权利要求1或2所述的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法，其特征在于，在第三步骤，通过酸槽去除多聚物残留和表面颗粒。
7.根据权利要求1或2所述的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法，其特征在于，垫氧层的厚度是70A。
8.根据权利要求1或2所述的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法，其特征在于，氮化硅硬掩模层的厚度是200A。
9.根据权利要求1或2所述的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法，其特征在于，底部抗放射涂层的厚度是5000A。
10.根据权利要求1或2所述的改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法，其特征在于，光刻胶层的厚度是850A。
CN201610510527.8A 2016-06-30 2016-06-30 改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法 Active CN106128951B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610510527.8A CN106128951B (zh) 2016-06-30 2016-06-30 改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610510527.8A CN106128951B (zh) 2016-06-30 2016-06-30 改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法

Publications (2)

Publication Number Publication Date
CN106128951A true CN106128951A (zh) 2016-11-16
CN106128951B CN106128951B (zh) 2019-03-08

Family

ID=57469062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610510527.8A Active CN106128951B (zh) 2016-06-30 2016-06-30 改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法

Country Status (1)

Country Link
CN (1) CN106128951B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305827A (zh) * 2017-01-11 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种去除刻蚀工序残留聚合物的方法
CN115084030A (zh) * 2022-07-19 2022-09-20 合肥晶合集成电路股份有限公司 一种高压器件的形成方法及高压器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298743A (ja) * 1985-10-25 1987-05-08 Sony Corp 半導体装置の製造方法
KR20010077388A (ko) * 2000-02-02 2001-08-17 윤종용 반도체 소자 분리 방법
CN1534767A (zh) * 2003-04-02 2004-10-06 旺宏电子股份有限公司 只读存储器的制造方法
CN1549310A (zh) * 2003-05-16 2004-11-24 旺宏电子股份有限公司 移除氮化硅层的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298743A (ja) * 1985-10-25 1987-05-08 Sony Corp 半導体装置の製造方法
KR20010077388A (ko) * 2000-02-02 2001-08-17 윤종용 반도체 소자 분리 방법
CN1534767A (zh) * 2003-04-02 2004-10-06 旺宏电子股份有限公司 只读存储器的制造方法
CN1549310A (zh) * 2003-05-16 2004-11-24 旺宏电子股份有限公司 移除氮化硅层的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305827A (zh) * 2017-01-11 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种去除刻蚀工序残留聚合物的方法
CN115084030A (zh) * 2022-07-19 2022-09-20 合肥晶合集成电路股份有限公司 一种高压器件的形成方法及高压器件
CN115084030B (zh) * 2022-07-19 2022-11-18 合肥晶合集成电路股份有限公司 一种高压器件的形成方法及高压器件

Also Published As

Publication number Publication date
CN106128951B (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
KR20160126838A (ko) 반도체 구조물 및 그 제조 방법
CN106128951A (zh) 改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法
CN101577250B (zh) 在sonos产品中制备ono结构的方法
US10784117B2 (en) Defect relieving method for floating gate, and semiconductor structure
US7951674B2 (en) Method for fabricating a SONOS memory
CN105470127A (zh) 去除深沟槽中残留光阻的方法及闪存的制作方法
CN104465489B (zh) 半导体器件及其形成方法
CN105374754B (zh) 半导体器件的制造方法
US6924217B2 (en) Method of forming trench in semiconductor device
US9054135B2 (en) Methods for fabricating integrated circuits with a high-voltage MOSFET
CN105810568A (zh) 减少零层对准光罩使用的方法
US9601333B2 (en) Etching process
CN110491877B (zh) 闪存制造方法
CN103515290A (zh) 双浅沟槽隔离工艺
CN104124150A (zh) 半导体器件的形成方法
CN106024718A (zh) 可优化去胶工艺的sonos存储器制造方法
CN102194679B (zh) 半导体器件的制作方法
CN102087971A (zh) 栅极及mos晶体管的形成方法
KR20100079576A (ko) 반도체 소자의 제조방법
CN107731685B (zh) 半导体结构的形成方法
CN104900514B (zh) 侧墙的形成方法
CN105826178A (zh) 半导体器件的制造方法
CN105006432A (zh) 一种减少ono刻蚀中衬底表面损伤的方法
KR101178566B1 (ko) 반도체 소자의 제조 방법
CN116847656A (zh) 闪存的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant