CN105826178A - 半导体器件的制造方法 - Google Patents

Abstract

本发明揭示了一种半导体器件的制造方法，包括：提供一半导体衬底，所述半导体衬底包括第一区域，所述第一区域上形成有堆叠栅极结构，所述堆叠栅极结构包括自下至上依次层叠的浮栅、栅间电介质、控制栅、掩膜层以及缓冲氧化层；在所述半导体衬底上沉积多晶硅层，所述多晶硅层覆盖所述堆叠栅极结构；对所述多晶硅层进行研磨，以露出所述缓冲氧化层；采用刻蚀工艺去除所述缓冲氧化层；以及对所述多晶硅层进行回刻。采用本发明的制造方法，可以避免研磨残留物或多晶硅残余粘附在所述控制栅上。

Description

半导体器件的制造方法

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种半导体器件的制造方法。

背景技术

半导体器件为了达到降低成本及简化工艺步骤的需求，将晶胞区(memorycell)与周边区(peripherycell)的器件整合在同一芯片上的技术已逐渐成为一种趋势，例如将闪存与逻辑器件整合在同一芯片上，则该整合后的器件称之为嵌入式闪存。

如图1所示，在现有技术的嵌入式闪存中，半导体衬底100包括闪存区域100a以及逻辑器件区域110b，闪存区域100a用于制备闪存，逻辑器件区域110b用于制备逻辑器件。闪存区域100a上制备有堆叠栅极结构110，所述堆叠栅极结构110包括自下至上依次层叠的浮栅111、栅间电介质112、控制栅113、掩膜层114，所述堆叠栅极结构110之间形成有堆叠栅极线101。半导体衬底100上沉积有第一多晶硅层120和第二多晶硅层130，所述第一多晶硅层120覆盖所述堆叠栅极结构110，所述第二多晶硅层130覆盖所述第一多晶硅层120。

然而，当对所述第一多晶硅层120和第二多晶硅层130进行研磨时，如图2所示，由于第一多晶硅层120的材质较软，掩膜层114的材质较硬，使得研磨残留物或多晶硅残余形成的颗粒11(particle)粘附在堆叠栅极结构110上，特别是粘附在侧墙115上。该颗粒11很难清除掉，从而影响嵌入式闪存的性能。

发明内容

本发明的目的在于，提供一种半导体器件的制造方法，能够避免在堆叠栅极结构的顶部出现颗粒的缺陷，提高器件的性能。

为解决上述技术问题，本发明提供一种半导体器件的制造方法，包括：

提供一半导体衬底，所述半导体衬底包括第一区域，所述第一区域上形成有堆叠栅极结构，所述堆叠栅极结构包括自下至上依次层叠的浮栅、栅间电介质、控制栅、掩膜层以及缓冲氧化层；

在所述半导体衬底上沉积多晶硅层，所述多晶硅层覆盖所述堆叠栅极结构；

对所述多晶硅层进行研磨，以露出所述缓冲氧化层；

采用刻蚀工艺去除所述缓冲氧化层；以及

对所述多晶硅层进行回刻。

可选的，所述堆叠栅极结构还包括一保护缓冲层，所述保护缓冲层位于所述缓冲氧化层上。

可选的，所述保护缓冲层的材料为多晶硅。

可选的，所述多晶硅层包括第一多晶硅层以及第二多晶硅层，所述半导体衬底还包括第二区域，所述在所述半导体衬底上沉积多晶硅层包括：

在所述半导体衬底上沉积所述第一多晶硅层，所述第一多晶硅层覆盖所述堆叠栅极结构；

在所述第二区域的第一多晶硅层上制备一晶胞打开层；

在所述半导体衬底上沉积所述第二多晶硅层，所述第二多晶硅层覆盖所述第一多晶硅层和晶胞打开层。

可选的，在对所述多晶硅层进行回刻的步骤之后，所述半导体器件的制造方法还包括：去除所述晶胞打开层。

可选的，采用湿法刻蚀方法去除所述晶胞打开层。

可选的，所述湿法刻蚀方法的刻蚀液包括氢氟酸。

可选的，所述提供一半导体衬底的步骤包括：

提供一半导体衬底，所述半导体衬底包括第一区域，所述第一区域上形成有浮栅层膜；

在所述半导体衬底上依次形成栅间电介质膜、控制栅膜、掩膜层膜以及缓冲氧化层膜；

对所述缓冲氧化层膜、掩膜层膜、控制栅膜、栅间电介质膜、浮栅层膜进行选择性刻蚀，以形成所述堆叠栅极结构。

可选的，所述掩膜层的材料为氮化硅。

可选的，所述掩膜层和控制栅之间还形成有一刻蚀停止层。

可选的，所述掩膜层的厚度为。

可选的，所述缓冲氧化层的厚度为。

可选的，采用等离子体增强化学气相沉积法或次常压化学气相沉积的方法制备所述缓冲氧化层。

可选的，采用干法刻蚀对所述多晶硅层进行回刻。

可选的，采用湿法刻蚀工艺去除所述缓冲氧化层。

可选的，所述湿法刻蚀工艺的刻蚀液包括氢氟酸。

与现有技术相比，本发明提供的半导体器件的制造方法具有以下优点：

1.在本发明提供的半导体器件的制造方法中，在所述掩膜层上形成有缓冲氧化层，当进行对所述多晶硅层进行研磨的步骤时，研磨残留物或多晶硅残余形成的颗粒会粘附在所述缓冲氧化层上，之后采用刻蚀工艺去除所述缓冲氧化层，可以去除所述颗粒，并且，刻蚀工艺可以避免新的研磨残留物或多晶硅残余粘附在所述控制栅上。

2.在本发明提供的半导体器件的制造方法中，所述缓冲氧化层上还设置有一保护缓冲层，所述保护缓冲层可以在刻蚀等步骤中保护所述缓冲氧化层不受损伤。

附图说明

图1-图2为现有技术中嵌入式闪存在研磨过程中产生颗粒的示意图；

图3为本发明一实施例中半导体器件的制造方法的流程图；

图4-图11为本发明一实施例的半导体器件的制造方法的在制备过程中的结构示意图。

具体实施方式

下面将结合示意图对本发明的半导体器件的制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种半导体器件的制造方法，如图3所示，包括：

步骤S11：提供一半导体衬底，所述半导体衬底包括第一区域，所述第一区域上形成有堆叠栅极结构，所述堆叠栅极结构包括自下至上依次层叠的浮栅、栅间电介质、控制栅、掩膜层以及缓冲氧化层；

步骤S12：在所述半导体衬底上沉积多晶硅层，所述多晶硅层覆盖所述堆叠栅极结构；

步骤S13：对所述多晶硅层进行研磨，以露出所述缓冲氧化层；

步骤S14：采用刻蚀工艺去除所述缓冲氧化层；以及

步骤S15：对所述多晶硅层进行回刻。

其中，在所述掩膜层上形成有缓冲氧化层，当进行对所述多晶硅层进行研磨的步骤时，研磨残留物或多晶硅残余形成的颗粒会粘附在所述缓冲氧化层上，之后采用刻蚀工艺去除所述缓冲氧化层，可以去除所述颗粒，并且，刻蚀工艺可以避免新的研磨残留物或多晶硅残余粘附在所述控制栅上。

以下，请参阅图4-图11具体说明本发明的半导体器件的制造方法，在本实施例中，以制备嵌入式闪存为例进行说明。

首先，如图4所示，步骤S11：提供一半导体衬底200，所述半导体衬底200包括第一区域200a以及第二区域200b，其中，所述第一区域200a用于制备闪存，所述第二区域200b用于制备逻辑器件。在本实施例中，所述半导体衬底200还可以包括浅槽隔离等结构，在此不作赘述。所述第一区域200a上形成有堆叠栅极结构，具体的所述步骤S11包括子步骤S111～子步骤S113：

子步骤S111，提供所述半导体衬底200，如图4所示，所述第一区域200a上形成有浮栅层膜211’，在本实施例中，所述第二区域200b上也形成有浮栅层膜211’，所述第二区域200b上所述浮栅层膜211’的厚度大于所述第一区域200a上的浮栅层膜211’的厚度；

子步骤S112，图如5所示，在所述半导体衬底200上依次形成栅间电介质膜212’、控制栅膜213’、掩膜层膜214’以及缓冲氧化层膜215’，其中，可以采用等离子体增强化学气相沉积法或次常压化学气相沉积的方法制备所述缓冲氧化层215’。在本实施例中，所述栅间电介质膜212’为ONO结构，所述掩膜层膜214’的材质为氮化硅，但是，所述掩膜层膜214’的材质还可以为其它硬质掩模材料，在此不一一举例。较佳的，在所述缓冲氧化层膜215’上制备一保护缓冲膜216’，有利于保护缓冲氧化层，优选的，所述保护缓冲膜216’的材料为多晶硅，使得在步骤S13中，可以采用一步研磨可以同时去掉保护缓冲层和多晶硅层。

子步骤S113，图如6所示，对所述保护缓冲膜216’、缓冲氧化层膜215’、掩膜层膜214’、控制栅膜213’、栅间电介质膜212’、浮栅层膜211’进行选择性刻蚀，以形成所述堆叠栅极结构210，所述堆叠栅极结构210包括自下至上依次层叠的浮栅211、栅间电介质212、控制栅213、掩膜层214、缓冲氧化层215和保护缓冲层216。在本实施例中，还在所述堆叠栅极结构210的两侧形成侧墙217，并在所述堆叠栅极结构210之间形成堆叠栅极线201。

在本实施例中，所述掩膜层214和控制栅213之间还形成有一刻蚀停止层，所述刻蚀停止层在图中为具体示出。较佳的，所述掩膜层214的厚度为例如，等，以用于保证最终的堆叠栅极结构210的厚度。所述缓冲氧化层215的厚度为例如，等，可保证可以完全去除研磨残留物或多晶硅残余形成的颗粒。

然后，进行步骤S12，在所述半导体衬底200上沉积多晶硅层，如图7所示，在本实施例中，所述多晶硅层包括第一多晶硅层220以及第二多晶硅层230，则先在所述半导体衬底200上沉积所述第一多晶硅层220，所述第一多晶硅层220覆盖所述堆叠栅极结构210；之后，在所述第二区域200b的第一多晶硅层200上制备一晶胞打开层221，在本实施例中，所述晶胞打开层221的材料为氧化硅，氧化硅容易去除。在本发明的其它实施例中，所述晶胞打开层221的材料还可以为氮化硅、氮化钛、碳化硅等等；随后，在所述半导体衬底200上沉积所述第二多晶硅层230，所述第二多晶硅层230覆盖所述第一多晶硅层220和晶胞打开层221。在本实施例中，还在所述第一多晶硅层220和所述半导体衬底200之间形成一栅氧层202.

接着，进行步骤S13，如图8所示，对所述第一多晶硅层220和第二多晶硅层230进行研磨，同时，研磨去除所述保护缓冲层216，以露出所述缓冲氧化层215。在研磨过程中，可以会有研磨残留物或多晶硅残余形成的颗粒11附着在所述堆叠栅极结构210或侧墙217上。

随后，进行步骤S14，如图9所示，采用刻蚀工艺去除所述缓冲氧化层215，同时可以去除所述颗粒11，在刻蚀所述缓冲氧化层215的同时，由于所述晶胞打开层221的材料也是氧化层，所以，在步骤S14中，去除部分所述晶胞打开层221。较佳的，采用湿法刻蚀工艺去除所述缓冲氧化层215，湿法刻蚀工艺的各向同性好，可以完全去除所述缓冲氧化层215。优选的，所述湿法刻蚀工艺的刻蚀液包括氢氟酸，对氧化物的刻蚀选择比较好。

之后，进行步骤S15，如图10所示，对所述第一多晶硅层220和第二多晶硅层230进行回刻，使得所述第一多晶硅层220和第二多晶硅层230的高度不高于所述掩膜层214。较佳的，采用干法刻蚀对所述第一多晶硅层220和第二多晶硅层230进行回刻，可以取得较好的形貌。

最后，如图11所示，去除所述晶胞打开层221。较佳的，采用湿法刻蚀方法去除所述晶胞打开层221，优选的，所述湿法刻蚀方法的刻蚀液包括氢氟酸。

所述半导体器件的制造方法并不限于制备嵌入式闪存，只要是为了避免在堆叠栅极结构顶部的颗粒，均可以使用本发明的方法。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种半导体器件的制造方法，包括：

提供一半导体衬底，所述半导体衬底包括第一区域，所述第一区域上形成有堆叠栅极结构，所述堆叠栅极结构包括自下至上依次层叠的浮栅、栅间电介质、控制栅、掩膜层以及缓冲氧化层；

在所述半导体衬底上沉积多晶硅层，所述多晶硅层覆盖所述堆叠栅极结构；

对所述多晶硅层进行研磨，以露出所述缓冲氧化层；

采用刻蚀工艺去除所述缓冲氧化层；以及

对所述多晶硅层进行回刻。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述堆叠栅极结构还包括一保护缓冲层，所述保护缓冲层位于所述缓冲氧化层上。

3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述保护缓冲层的材料为多晶硅。

4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述多晶硅层包括第一多晶硅层以及第二多晶硅层，所述半导体衬底还包括第二区域，所述在所述半导体衬底上沉积多晶硅层包括：

在所述半导体衬底上沉积所述第一多晶硅层，所述第一多晶硅层覆盖所述堆叠栅极结构；

在所述第二区域的第一多晶硅层上制备一晶胞打开层；

在所述半导体衬底上沉积所述第二多晶硅层，所述第二多晶硅层覆盖所述第一多晶硅层和晶胞打开层。

5.如权利要求4所述的半导体器件的制造方法，其特征在于，在对所述多晶硅层进行回刻的步骤之后，所述半导体器件的制造方法还包括：去除所述晶胞打开层。

6.如权利要求5所述的半导体器件的制造方法，其特征在于，采用湿法刻蚀方法去除所述晶胞打开层。

7.如权利要求6所述的半导体器件的制造方法，其特征在于，所述湿法刻蚀方法的刻蚀液包括氢氟酸。

8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述提供一半导体衬底的步骤包括：

提供一半导体衬底，所述半导体衬底包括第一区域，所述第一区域上形成有浮栅层膜；

在所述半导体衬底上依次形成栅间电介质膜、控制栅膜、掩膜层膜以及缓冲氧化层膜；

对所述缓冲氧化层膜、掩膜层膜、控制栅膜、栅间电介质膜、浮栅层膜进行选择性刻蚀，以形成所述堆叠栅极结构。

9.如权利要求1至8中任意一项所述的半导体器件的制造方法，其特征在于，所述掩膜层的材料为氮化硅。

10.如权利要求1至8中任意一项所述的半导体器件的制造方法，其特征在于，所述掩膜层和控制栅之间还形成有一刻蚀停止层。

11.如权利要求1至8中任意一项所述的半导体器件的制造方法，其特征在于，所述掩膜层的厚度为

12.如权利要求1至8中任意一项所述的半导体器件的制造方法，其特征在于，所述缓冲氧化层的厚度为

13.如权利要求1至8中任意一项所述的半导体器件的制造方法，其特征在于，采用等离子体增强化学气相沉积法或次常压化学气相沉积的方法制备所述缓冲氧化层。

14.如权利要求1至8中任意一项所述的半导体器件的制造方法，其特征在于，采用干法刻蚀对所述多晶硅层进行回刻。

15.如权利要求1至8中任意一项所述的半导体器件的制造方法，其特征在于，采用湿法刻蚀工艺去除所述缓冲氧化层。

16.如权利要求15所述的半导体器件的制造方法，其特征在于，所述湿法刻蚀工艺的刻蚀液包括氢氟酸。