CN104217986A - 浅沟槽隔离结构的制作方法和nand闪存的制作方法 - Google Patents

浅沟槽隔离结构的制作方法和nand闪存的制作方法 Download PDF

Info

Publication number
CN104217986A
CN104217986A CN201310224056.0A CN201310224056A CN104217986A CN 104217986 A CN104217986 A CN 104217986A CN 201310224056 A CN201310224056 A CN 201310224056A CN 104217986 A CN104217986 A CN 104217986A
Authority
CN
China
Prior art keywords
layer
manufacture method
isolation structure
polysilicon
groove isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310224056.0A
Other languages
English (en)
Other versions
CN104217986B (zh
Inventor
张翼英
王冬江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310224056.0A priority Critical patent/CN104217986B/zh
Publication of CN104217986A publication Critical patent/CN104217986A/zh
Application granted granted Critical
Publication of CN104217986B publication Critical patent/CN104217986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

一种浅沟槽隔离结构的制作方法和NAND闪存的制作方法。所述浅沟槽隔离结构的制作方法包括：提供半导体衬底；在所述半导体衬底上依次形成多晶硅掺杂层和硬掩膜层；对所述硬掩膜层和所述多晶硅掺杂层进行图案化处理；至少在剩余的所述多晶硅掺杂层的侧面形成保护层；以剩余的所述硬掩膜层和所述保护层为掩模，在所述半导体衬底中刻蚀形成浅沟槽；去除所述保护层；在所述浅沟槽中填充隔离材料；去除所述硬掩膜层。所述NAND闪存的制作方法包括上述浅沟槽隔离结构的制作方法。本发明在半导体衬底中刻蚀形成浅沟槽的过程中，通过预先设置的保护层，可以避免多晶硅掺杂层被腐蚀，从而提高半导体器件的性能。

Description

浅沟槽隔离结构的制作方法和NAND闪存的制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种浅沟槽隔离结构的制作方法和NAND闪存的制作方法。
背景技术
半导体集成电路的发展方向为增加密度与缩小元件。在集成电路制作中，隔离结构是一种重要技术，形成在硅基底上的元件必须与其他元件隔离。随着半导体制作技术的进步，浅沟槽隔离（Shallow Trench Isolation，STI）技术已经逐渐取代了传统半导体器件制作所采用的如局部硅氧化法（LOCOS）等其他隔离方法。
现有技术在形成NAND闪存时，也需要在存储单元之间形成浅沟槽隔离结构，其形成浅沟槽隔离结构的方法包括：
参考图1所示，提供半导体衬底10a，并在所述半导体衬底10a上依次形成多晶硅掺杂层20a和硬掩膜层30a，所述多晶硅掺杂层20a中包括磷离子；
参考图2所示，对所述硬掩膜层30a和所述多晶硅掺杂层20a进行图案化处理，形成图案化的硬掩膜层30b和图案化的多晶硅掺杂层20b，所述多晶硅掺杂层20b作为浮栅（floating gate）；
参考图3所示，以所述硬掩膜层30b和所述多晶硅掺杂层20b为掩模，在所述半导体衬底10b中刻蚀形成浅沟槽40，图2中的多晶硅掺杂层20b变为多晶硅掺杂层20c；
参考图4所示，在所述浅沟槽40中填充隔离材料，形成浅沟槽隔离结构50，并去除所述硬掩膜层30b。但是，当NAND闪存中包括采用上述方法形成的浅沟槽隔离结构时，会导致其电性能很差，且良率很低。
类似地，当将上述浅沟槽隔离结构的形成方法应用到其他半导体器件中时，同样存在电学性能差且良率低的缺陷。
发明内容
本发明解决的问题是提供一种浅沟槽隔离结构的制作方法和NAND闪存的制作方法，可以提高半导体器件的性能。
为解决上述问题，本发明提供一种浅沟槽隔离结构的制作方法，包括：
提供半导体衬底；
在所述半导体衬底上依次形成多晶硅掺杂层和硬掩膜层；
对所述硬掩膜层和所述多晶硅掺杂层进行图案化处理；
至少在剩余的所述多晶硅掺杂层的侧面形成保护层；
以剩余的所述硬掩膜层和所述保护层为掩模，在所述半导体衬底中刻蚀形成浅沟槽；
去除所述保护层；
在所述浅沟槽中填充隔离材料；
去除所述硬掩膜层。
可选的，所述多晶硅掺杂层包括磷离子。
可选的，所述磷离子的剂量范围包括：1E19/cm2～1E21/cm2。
可选的，所述硬掩膜层为多层结构。
可选的，形成所述硬掩膜层包括：在所述多晶硅掺杂层上依次形成氮化硅层和氧化硅层。
可选的，采用干法刻蚀工艺对所述硬掩膜层和所述多晶硅掺杂层进行图案化处理。
可选的，在形成所述多晶硅掺杂层之前，还包括：在所述半导体衬底上形成衬垫氧化层。
可选的，所述衬垫氧化硅的材料为氧化硅，采用热氧化工艺形成。
可选的，所述保护层的厚度范围包括：20埃～100埃。
可选的，采用原位生长工艺形成所述保护层。可选的，所述原位生长工艺中的气体包括SiH4和O2的混合气体或者CH4。
可选的，采用湿法刻蚀工艺去除所述保护层。
可选的，所述隔离材料包括氧化硅和氮化硅中的一种或组合。
为解决上述问题，本发明还提供了一种NAND闪存的制作方法，包括上述浅沟槽隔离结构的制作方法。
与现有技术相比，本发明的技术方案具有以下优点：在对硬掩膜层和多晶硅掺杂层进行图案化处理之后且在半导体衬底中刻蚀形成浅沟槽之前，先至少在剩余的多晶硅掺杂层的侧面形成保护层，从而后续形成浅沟槽时的刻蚀工艺就不会同时对多晶硅掺杂层进行刻蚀，可以保证多晶硅掺杂层的形貌完整，提高整个制程的稳定性，最终提高半导体器件的性能，且增加半导体器件的良率。
附图说明
图1至图4是现有技术中浅沟槽隔离结构的制作方法的示意图；
图5至图11是本发明浅沟槽隔离结构的制作方法一实施例的示意图。
具体实施方式
发明人经过研究发现：现有技术中在半导体衬底中刻蚀形成浅沟槽时，一般会采用卤族元素气体一种或几种（如：HBr、Cl2、CF4、SF6或CH2F2等）作为刻蚀气体，而这些刻蚀气体会与多晶硅掺杂层中的Si反应，从而生成一些聚合物（polymer）沉积在多晶硅掺杂层的表面，而多晶硅掺杂层中重掺杂的磷离子会与这些聚合物进一步反应从而加深对多晶硅掺杂层的损伤（damage），从而使得多晶硅掺杂层的尺寸不断变小，进而导致多晶硅掺杂层的侧壁比较粗糙，而粗糙的侧壁是不可控的，最终影响了制程的稳定性，降低了半导体器件的性能和良率。
针对上述问题，本发明提供了一种浅沟槽隔离结构的制作方法，在对硬掩膜层和多晶硅层进行图案化处理之后，先至少在剩余的多晶硅掺杂层的侧面形成保护层，然后在半导体衬底中刻蚀形成浅沟槽，此时由于保护层的作用，多晶硅掺杂层的表面均未暴露在外，可以避免刻蚀气体与多晶硅掺杂层发生反应，进而保证多晶硅掺杂层的完整，在形成浅沟槽之后就可以去除所述保护层，继续填充隔离材料和去除剩余硬掩膜层的步骤，最终就可以保证制程的稳定性，且提高了半导体器件的性能和良率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本实施例提供了一种浅沟槽隔离结构的制作方法，具体包括以下步骤。
参考图5所示，提供半导体衬底100a。
所述半导体衬底100a用于为后续工艺提供平台，具体可以选自N型硅衬底、P型硅衬底、绝缘层上的硅（SOI）等衬底。
继续参考图5所示，在所述半导体衬底100a上形成衬垫氧化层200a。
所述衬垫氧化层200a用于保护半导体衬底100a，且可以作为后续刻蚀工艺的停止层。具体地，所述衬垫氧化层200a的材料可以为采用热氧化工艺形成的氧化硅，所述热氧化工艺可以选用氧化炉执行，在此不再赘述。
继续参考图5所示，在所述衬垫氧化层200a上形成多晶硅掺杂层300a。
所述多晶硅掺杂层300a用于后续形成NAND闪存的浮栅，其中的掺杂离子包括磷离子。具体地，所述磷离子的剂量范围包括：1E19/cm2～1E21/cm2，如：1E19/cm2、5E19/cm2、1E20/cm2、5E20/cm2或1E21/cm2等。
所述多晶硅掺杂层300a的厚度范围可以包括：500nm～1500nm，如：500nm、800nm、1000nm、1200nm或1500nm等。
本实施例中既先采用化学气相沉积工艺在衬垫氧化层200a上形成多晶硅层，然后对多晶硅层进行离子注入从而形成多晶硅掺杂层300a；也可以采用原位掺杂的方式直接采用化学气相沉积工艺在衬垫氧化层200a上形成多晶硅掺杂层300a。
需要说明的是，本实施例中还可以省略形成衬垫氧化层200a的步骤，从而直接在半导体衬底100a上形成多晶硅掺杂层300a，其不影响本发明的保护范围。
继续参考图5所示，在所述多晶硅掺杂层300a上依次形成氮化硅层410a和氧化硅层420a。
所述氮化硅层410a可以采用化学气相沉积（CVD）或物理气相沉积（PVD）工艺形成，其厚度范围可以包括100埃～1000埃，如：100埃、500埃或1000埃等。
所述氧化硅层420a可以用于保护氮化硅层410a，其也可以采用化学气相沉积或物理气相沉积工艺形成，其厚度范围可以包括500埃～1500埃，如：500埃、1000埃或1500埃等。
本实施例中氮化硅层410a和氧化硅层420a共同作为硬掩膜层，即硬掩膜层为多层结构。
需要说明的是，在本发明的其他实施例中，所述硬掩膜层可以是单层结构，此时只需在多晶硅掺杂层上形成氮化硅层即可。
参考图6所示，对所述硬掩膜层进行图案化处理，形成图案化的氧化硅层420b和图案化的氮化硅层410b。
具体地，对所述硬掩膜层进行图案化处理可以包括：
在图5所示的氧化硅层420a上形成光刻胶层（图未示）；
对所述光刻胶层进行曝光和显影处理，形成与浅沟槽对应的图案；
以剩余的光刻胶层为掩模，依次刻蚀所述氧化硅层420a和氮化硅层410a，直至将与浅沟槽对应的图案转移到硬掩膜层中；
采用灰化工艺或者化学试剂去除工艺去除剩余的光刻胶层。
本实施例中采用干法刻蚀工艺刻蚀所述氧化硅层420a和氮化硅层410a，具体可以采用含氟气体，如：CF4或CHF3等。
继续参考图6所示，以氧化硅层420b为掩模，刻蚀图5中的多晶硅掺杂层300a，直至暴露出衬垫氧化层200a的上表面，即衬垫氧化层200a作为刻蚀多晶硅掺杂层300a时的停止层。
本实施例中可以采用干法刻蚀工艺刻蚀所述多晶硅掺杂层300a，从而剩余未与浅沟槽对应的多晶硅掺杂层300b，其具体工艺对于本领域技术人员是熟知的，在此不再赘述。
本实施例在刻蚀氮化硅层410a和多晶硅掺杂层300a的过程中，会不可避免的腐蚀部分氧化硅层420b，因此氧化硅层420b的厚度要小于氧化硅层420a的厚度。
继续参考图7所示，在氧化硅层420b的上表面和侧面、氮化硅层410b的侧面和多晶硅掺杂层300b的侧面上形成保护层500。
本实施例通过原位生长工艺（in-situ cure）形成所述保护层500，具体可以采用SiH4和O2的混合气体或者CH4，气体的流量范围包括：5sccm～50sccm，温度范围包括：10℃～50℃（如室温），最终形成的保护层500的材料为SixCyHzO的聚会物材料，其中：x、y和z均为代表元素原子最简比的整数。
所述保护层500的厚度范围可以包括20埃～100埃，如：20埃、60埃或100埃，从而既可以使保护层500在刻蚀浅沟槽的过程中发挥保护多晶硅掺杂层300b不受腐蚀的作用，又可以节省材料和工艺时间，降低生产成本。
本实施例形成的保护层500在后续刻蚀形成浅沟槽时，基本不会与刻蚀气体发生反应，从而可以对多晶硅掺杂层300b的侧壁起到保护作用。
需要说明的是，在本发明的其他实施例中，可以仅在多晶硅掺杂层的侧面形成保护层，或者仅在多晶硅掺杂层的侧面和氮化硅的侧面形成保护层，或者仅在多晶硅掺杂层的侧面和氧化硅的表面形成保护层，即只要保护层能够覆盖多晶硅掺杂层的侧面即可，其不限制本发明的保护范围。
参考图8所示，以保护层500为掩模，依次刻蚀图7中的衬垫氧化层200a和半导体衬底100a，直至仅剩余位于多晶硅掺杂层300b和保护层500下方的衬垫氧化层200b，且在半导体衬底100b中形成浅沟槽600。
本实施例中采用卤族元素气体作为刻蚀气体。具体地，所述卤族元素气体可以包括HBr、Cl2、CF4、SF6和CH2F2中的一种或多种的任意组合，气体的流量范围为1sccm～1000sccm。
本实施例中采用等离子体刻蚀工艺形成所述浅沟槽600，需要特别指出的是，由于等离子体刻蚀工艺的特点，所述形成的浅沟槽600的侧壁并不垂直于衬底100b表面，所述浅沟槽600的侧壁是倾斜的。
参考图9所示，去除所述保护层500。
本实施例中可以采用湿法溶液去除所述保护层500，如：硫酸、氢氟酸或其他溶液，在此不再赘述。
参考图10所示，在9所示的浅沟槽600中填充隔离材料700a，且通过平坦化处理使隔离材料700a的上表面与所述氧化硅层420b的上表面齐平。
可选的，在填充隔离材料之前，可以先在浅沟槽600的底部和侧壁形成粘附修复层（图未示）。所述粘附修复层用于避免直接在所述浅沟槽600填充隔离材料时，隔离材料与浅沟槽600的侧壁的硅粘附性差，容易出现空洞，且隔离介质层与浅沟槽600侧壁的硅不匹配形成较大应力，同时可以修复在刻蚀浅沟槽600的过程中，对浅沟槽600侧壁硅表面造成的损伤。
所述粘附修复层可以为采用化学气相沉积工艺形成的氧化硅层。
所述隔离材料700a可以为氧化硅或氮化硅，其可以采用化学气相沉积工艺形成。
本实施例中通过化学机械研磨（CMP）工艺对隔离材料700a进行平坦化处理。
参考图11所示，去除所述氧化硅层420b和氮化硅层410b。
具体地，可以采用湿法刻蚀去除所述氧化硅层420b和氮化硅层410b，其对于本领域技术人员是熟知的，在此不再赘述。
需要说明的是，在采用湿法刻蚀工艺去除所述氧化硅层420b和氮化硅层410b时，所述氧化硅层420b和氮化硅层410b两侧的隔离材料700a也会被去除，从而剩余的隔离材料700b的上表面与多晶硅掺杂层300b的上表面基本齐平。
相应的，本发明还提供了一种NAND闪存的制作方法，其采用上述实施例中的浅沟槽隔离结构的制作方法来制作像素单元之间的浅沟槽隔离结构，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种浅沟槽隔离结构的制作方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上依次形成多晶硅掺杂层和硬掩膜层；
对所述硬掩膜层和所述多晶硅掺杂层进行图案化处理；
至少在剩余的所述多晶硅掺杂层的侧面形成保护层；
以剩余的所述硬掩膜层和所述保护层为掩模，在所述半导体衬底中刻蚀形成浅沟槽；
去除所述保护层；
在所述浅沟槽中填充隔离材料；
去除所述硬掩膜层。
2.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述多晶硅掺杂层包括磷离子。
3.如权利要求2所述的浅沟槽隔离结构的制作方法，其特征在于，所述磷离子的剂量范围包括：1E19/cm2～1E21/cm2。
4.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述硬掩膜层为多层结构。
5.如权利要求4所述的浅沟槽隔离结构的制作方法，其特征在于，形成所述硬掩膜层包括：在所述多晶硅掺杂层上依次形成氮化硅层和氧化硅层。
6.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，采用干法刻蚀工艺对所述硬掩膜层和所述多晶硅掺杂层进行图案化处理。
7.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，在形成所述多晶硅掺杂层之前，还包括：在所述半导体衬底上形成衬垫氧化层。
8.如权利要求7所述的浅沟槽隔离结构的制作方法，其特征在于，所述衬垫氧化硅的材料为氧化硅，采用热氧化工艺形成。
9.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述保护层的厚度范围包括：20埃～100埃。
10.如权利要求9所述的浅沟槽隔离结构的制作方法，其特征在于，采用原位生长工艺形成所述保护层。
11.如权利要求10所述的浅沟槽隔离结构的制作方法，其特征在于，所述原位生长工艺采用的气体包括SiH4和O2的混合气体或者CH4。
12.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，采用湿法刻蚀工艺去除所述保护层。
13.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述隔离材料包括氧化硅和氮化硅中的一种或组合。
14.一种NAND闪存的制作方法，其特征在于，包括权利要求1至13中任一项所述的浅沟槽隔离结构的制作方法。
CN201310224056.0A 2013-06-05 2013-06-05 浅沟槽隔离结构的制作方法和nand闪存的制作方法 Active CN104217986B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310224056.0A CN104217986B (zh) 2013-06-05 2013-06-05 浅沟槽隔离结构的制作方法和nand闪存的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310224056.0A CN104217986B (zh) 2013-06-05 2013-06-05 浅沟槽隔离结构的制作方法和nand闪存的制作方法

Publications (2)

Publication Number Publication Date
CN104217986A true CN104217986A (zh) 2014-12-17
CN104217986B CN104217986B (zh) 2017-09-22

Family

ID=52099349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310224056.0A Active CN104217986B (zh) 2013-06-05 2013-06-05 浅沟槽隔离结构的制作方法和nand闪存的制作方法

Country Status (1)

Country Link
CN (1) CN104217986B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762114A (zh) * 2014-12-18 2016-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107527858A (zh) * 2016-06-22 2017-12-29 中芯国际集成电路制造(上海)有限公司 快闪记忆体中浅沟槽的制作方法
CN112310273A (zh) * 2019-07-29 2021-02-02 中电海康集团有限公司 磁性隧道结及其制备方法
CN116053195A (zh) * 2023-03-27 2023-05-02 合肥晶合集成电路股份有限公司 浅沟槽隔离结构的形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127893B2 (ja) * 1998-07-07 2001-01-29 日本電気株式会社 半導体装置および半導体装置の製造方法
TW513807B (en) * 2001-12-17 2002-12-11 Nanya Technology Corp Manufacturing method of self-aligned split-gate flash memory
CN101414573A (zh) * 2007-10-19 2009-04-22 上海宏力半导体制造有限公司 一种可改善微笑效应的沟槽隔离结构制作方法
CN102270575A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN102623319A (zh) * 2012-03-22 2012-08-01 上海华力微电子有限公司 一种制备浮栅的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762114A (zh) * 2014-12-18 2016-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105762114B (zh) * 2014-12-18 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107527858A (zh) * 2016-06-22 2017-12-29 中芯国际集成电路制造(上海)有限公司 快闪记忆体中浅沟槽的制作方法
CN107527858B (zh) * 2016-06-22 2020-06-02 中芯国际集成电路制造(上海)有限公司 快闪记忆体中浅沟槽的制作方法
CN112310273A (zh) * 2019-07-29 2021-02-02 中电海康集团有限公司 磁性隧道结及其制备方法
CN112310273B (zh) * 2019-07-29 2023-04-07 中电海康集团有限公司 磁性隧道结及其制备方法
CN116053195A (zh) * 2023-03-27 2023-05-02 合肥晶合集成电路股份有限公司 浅沟槽隔离结构的形成方法

Also Published As

Publication number Publication date
CN104217986B (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
KR100799024B1 (ko) 낸드 플래시 메모리 소자의 제조방법
CN108122922A (zh) 用于嵌入式存储器的单元边界结构及其形成方法
CN103515321B (zh) 半导体器件的侧墙形成方法
CN105655286A (zh) 半导体结构的形成方法
CN104752361B (zh) 半导体结构的形成方法
CN103187258A (zh) 浮栅制造过程中氮化硅层的去除方法
CN101770974A (zh) 浅沟槽隔离结构的制造方法
TWI456702B (zh) 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法
CN104217986A (zh) 浅沟槽隔离结构的制作方法和nand闪存的制作方法
JP2009541999A5 (zh)
US20080213970A1 (en) Process for the formation of dielectric isolation structures in semiconductor devices
CN103794548B (zh) 局域互连结构的形成方法
CN105185702A (zh) 高k金属栅极结构的制造方法
CN101312148A (zh) 浅沟渠隔离结构及浮置栅极的制作方法
CN103730433B (zh) 导电栓塞及导电栓塞的形成方法
CN105118866B (zh) 浮栅型闪存结构及其制备方法
CN102157435B (zh) 接触孔形成方法
CN104347489A (zh) 导电插塞的形成方法
CN104465489B (zh) 半导体器件及其形成方法
CN104752358B (zh) 闪存器件及其形成方法
CN102194684B (zh) 栅极介质层制造方法
CN101728307A (zh) 浅沟槽隔离结构的制作方法
CN107437547B (zh) 一种半导体器件的制作方法
CN104916591A (zh) 半导体器件的制造方法
US20080102617A1 (en) Method of Fabricating Flash Memory Device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant