CN107527858A - 快闪记忆体中浅沟槽的制作方法 - Google Patents
快闪记忆体中浅沟槽的制作方法 Download PDFInfo
- Publication number
- CN107527858A CN107527858A CN201610459954.8A CN201610459954A CN107527858A CN 107527858 A CN107527858 A CN 107527858A CN 201610459954 A CN201610459954 A CN 201610459954A CN 107527858 A CN107527858 A CN 107527858A
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- etching
- preparation
- flash memory
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 238000005530 etching Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000010410 layer Substances 0.000 claims description 97
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 30
- 239000011241 protective layer Substances 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 2
- 229910052760 oxygen Inorganic materials 0.000 claims 2
- 239000001301 oxygen Substances 0.000 claims 2
- 230000003628 erosive effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009271 trench method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种快闪记忆体中浅沟槽的制作方法，包括：提供一半导体衬底，在所述半导体衬底上形成硬掩膜层；在所述硬掩膜层及半导体衬底上形成浅沟槽；对所述浅沟槽进行刻蚀，在所述浅沟槽的侧壁上形成台阶，使所述浅沟槽上宽下窄，由此提高半导体器件的电学性能及可靠性。
Description
技术领域
本发明涉及半导体制造方法，具体涉及一种快闪记忆体中浅沟槽的制作方法。
背景技术
随着芯片集成度越来越高，当今的手机、平板电脑等都集成了上网、游戏、音乐播放、视频播放、照相等常用的数码功能，越来越多的功能自然也对存储提出了更高的要求。而Flash是目前最为常用的非易失性存储器，在Flash使用方面，NAND Flash(快闪记忆体)相对于NOR Flash有着更低的单位比特(bit)成本，更大的存储密度、更快的写入和擦除速度、更多的可擦除次数等优点。
但是，随着NAND flash尺寸的减小，NAND flash中浅沟槽(Shallow TrenchIsolation，STI)的深宽比在不断的增加，导致在浅沟槽形成的过程中出现弓形(bowingprofile)不良，以至于影响最终形成的半导体器件的数据保持能力等电学性能以及可靠性(endurance)。
因此，如何提高半导体器件的电学性能及可靠性是本领域技术人员需要解决的课题。
发明内容
本发明的目的在于提供一种快闪记忆体中浅沟槽的制作方法，能够提高半导体器件的电学性能及可靠性。
为实现上述目的，本发明提供一种快闪记忆体中浅沟槽的制作方法，包括：
提供一半导体衬底，在所述半导体衬底上形成硬掩膜层；
在所述硬掩膜层及半导体衬底中形成浅沟槽；
对所述浅沟槽进行刻蚀，在所述浅沟槽的侧壁上形成台阶，使所述浅沟槽上宽下窄。
可选的，在所述硬掩膜层及半导体衬底上形成浅沟槽的步骤包括：
对所述硬掩膜层进行第一次刻蚀，形成第一凹槽，暴露出部分所述半导体衬底；
沉积保护层，所述保护层覆盖所述第一凹槽的侧壁、顶部以及暴露出的部分所述半导体衬底；
对所述第一凹槽底部的保护层及其底部的半导体衬底进行第二次刻蚀，形成第二凹槽，所述第一凹槽与第二凹槽构成所述浅沟槽。
可选的，所述第二次刻蚀同时去掉所述第一凹槽侧壁上沉积的保护层。
可选的，所述第二次刻蚀为干法刻蚀。
可选的，所述保护层为氧化层。
可选的，所述硬掩膜层包括至少两层次硬掩膜层。
可选的，所述硬掩膜层由下至上依次包括第一氧化层、多晶硅层、氮化硅层以及第二氧化层。
可选的，在对所述浅沟槽进行刻蚀的步骤中，通过对所述浅沟槽的侧壁进行刻蚀，在所述多晶硅层与半导体衬底之间形成台阶。
可选的，在对所述浅沟槽进行刻蚀的步骤中，，对所述浅沟槽的侧壁进行刻蚀包括对所述多晶硅层进行横向刻蚀，在所述多晶硅层与所述第一氧化层之间形成台阶。
可选的，在对所述浅沟槽进行刻蚀的步骤中，，对所述浅沟槽的侧壁进行刻蚀还包括对所述第一氧化层进行横向刻蚀，在所述第一氧化层与所述半导体衬底之间形成台阶。
可选的，所述多晶硅层与第一氧化层在相邻的所述浅沟槽隔离之间的宽度相同。
可选的，对所述多晶硅层的刻蚀为湿法刻蚀。
可选的，所述湿法刻蚀采用的刻蚀液为酸性溶液。
可选的，所述刻蚀液为多晶硅对半导体衬底刻蚀速率选择比大于等于2的溶液。
可选的，对所述第一氧化层的刻蚀为干法刻蚀。
与现有技术相比，本发明提供的快闪记忆体中浅沟槽的制作方法，在半导体衬底上形成浅沟槽之后，通过对所述浅沟槽进行刻蚀，在所述浅沟槽的侧壁上形成台阶，使所述浅沟槽上宽下窄，从而提高半导体器件的电学性能及可靠性。
附图说明
图1a～1c为发明人熟知的快闪记忆体中浅沟槽的制作方法的各步骤结构示意图。
图2为本发明一实施例所提供的快闪记忆体中浅沟槽的制作方法的流程图。
图3a～3g为本发明一实施例所提供的快闪记忆体中浅沟槽的制作方法的各步骤结构示意图。
具体实施方式
发明人熟知的快闪记忆体中浅沟槽的制作方法的各步骤结构示意图如图1a～1c所示，首先提供一半导体衬底10，所述半导体衬底10上形成有硬掩膜层11，所述硬掩膜层依次包括第一氧化层111、多晶硅层112、氮化硅层113以及第二氧化层114，通过对所述硬掩膜层11进行刻蚀形成第一浅沟槽隔离121，并暴露出部分所述半导体衬底10，形成如图1a所示的图形；然后在上述形成的结构上沉积第三氧化层13，所述第三氧化层13覆盖所述凹槽121以及暴露出的部分所述半导体衬底10，如图1b所示；最后，通过所述凹槽121对暴露出的部分所述半导体衬底10进行刻蚀，最终形成浅沟槽12，如图1c所示。采用该方法形成的浅沟槽12，其侧壁平滑，并且由于所述浅沟槽12深宽比的增加，在对暴露出的半导体衬底进行刻蚀时容易在半导体衬底中产生弓形不良，以至于影响半导体器件的数据保持能力等电学性能以及可靠性。
发明人发现，在浅沟槽中，在所述多晶硅层112、第一氧化层111与所述半导体衬底10之间形成有台阶时，即相邻的所述浅沟槽之间的多晶硅层112、第一氧化层111的宽度小于所述半导体衬底10的宽度时，能够提高最终的半导体器件的电学性能以及可靠性；并且，通过采用多晶硅对半导体衬底刻蚀速率选择比高的溶液对所述浅沟槽12进行湿法刻蚀，在横向上对多晶硅层112的刻蚀会大于对其余层的刻蚀，在所述浅沟槽12的侧壁上形成台阶。
经过进一步研究，发明人提供一种快闪记忆体中浅沟槽的制作方法，通过在浅沟槽的侧壁上形成台阶，来提高半导体器件的电学性能与可靠性，以此来减缓由于浅沟槽的深宽比增加造成弓形不良导致的可靠性降低以及数据保持能力的降低对半导体器件产生的影响。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
本发明的核心思想在于，在半导体衬底上形成浅沟槽之后，通过对所述浅沟槽进行刻蚀，在所述浅沟槽的侧壁上形成台阶，使所述浅沟槽上宽下窄，从而提高半导体器件的电学性能及可靠性。
请参考图2，其为本发明一实施例所提供的快闪记忆体中浅沟槽的制作方法的流程图。如图2所示，本发明提供一种快闪记忆体中浅沟槽的制作方法，包括以下步骤：
步骤S01：提供一半导体衬底，在所述半导体衬底上形成硬掩膜层；
步骤S02：在所述硬掩膜层及半导体衬底中形成浅沟槽；
步骤S03：对所述浅沟槽进行刻蚀，在所述浅沟槽的侧壁上形成台阶，使所述浅沟槽上宽下窄。
图3a～3g为本发明一实施例所提供的快闪记忆体中浅沟槽的制作方法的各步骤结构示意图，请参考图2所示，并结合图3a～图3g，详细说明本发明提出的快闪记忆体中浅沟槽的制作方法：
在步骤S01中，提供一半导体衬底20，并在所述半导体衬底20上形成硬掩膜层21，形成图3a所示的结构。
在本实施例中所述半导体衬底20可以是硅衬底、锗硅衬底或绝缘体上硅(SOI)，或本领域技术人员公知的其他半导体衬底。所述硬掩膜层21至少包括两层次硬掩膜层，本实施例中，所述硬掩膜层21右下至上依次包括第一氧化层211、多晶硅层212、氮化硅层213以及第二氧化层214，即在所述半导体衬底20上依次沉积第一氧化层211、多晶硅层212、氮化硅层213以及第二氧化层214，可以采用热氧化法形成、常压化学气相沉积法、低压化学气相沉积法沉积或其他的沉积方法分别沉积而成。
在步骤S02中，在所述硬掩膜层21及半导体衬底20中形成浅沟槽22，具体的，包括：首先，对所述硬掩膜层21进行第一次刻蚀，形成第一凹槽221，暴露出部分所述半导体衬底20，形成如图3b所示的结构；然后，沉积保护层23，所述保护层23覆盖所述第一凹槽221的侧壁、顶部以及暴露出的部分所述半导体衬底20，如图3c所示；最后，对所述第一凹槽221底部的保护层23及其底部的半导体衬底20进行第二次刻蚀，即所述第二次刻蚀的对象是位于所述第一凹槽221底部的保护层23以及位于所述第一凹槽221底部的半导体衬底20，在所述第一凹槽221的基础上形成第二凹槽222，所述第一凹槽221与所述第二凹槽222形成浅沟槽22，形成如图3d所示的结构，所述浅沟槽22有多个浅沟槽组成，所述浅沟槽可以均匀分布或者非均匀分布。所述第二次刻蚀同时去掉所述第一凹槽221侧壁上沉积的保护层23，所述保护层23其作用在于保护第一凹槽221，防止所述第一凹槽221在第二次刻蚀中被刻蚀，优选的，所述保护层23为氧化层，在其他实施例中，也可以采用其余的材质来代替所述氧化层。所述第二次刻蚀为干法刻蚀。
可以理解的是，本实施例仅提供了一种在所述硬掩膜层21及半导体衬底20上形成浅沟槽22的方法，但是本发明并不局限于该方法，在其他实施例中，可以采用其余的方法在所述硬掩膜层及半导体衬底上形成浅沟槽。
在步骤S03中，对所述浅沟槽22进行刻蚀，在所述浅沟槽22的侧壁上形成台阶，使所述浅沟槽22上宽下窄。
具体的，通过对所述浅沟槽22的侧壁进行刻蚀，在所述多晶硅层212与半导体衬底20之间形成台阶。首先，对所述浅沟槽22的侧壁上的多晶硅层212进行横向刻蚀，在所述多晶硅层212与第一氧化层211之间形成台阶，如图3e所示，对所述多晶硅层212的刻蚀采用湿法刻蚀，所述湿法刻蚀采用的刻蚀液为酸性溶液，例如：氢氟酸、硝酸或磷酸，并且所述刻蚀液为多晶硅对半导体衬底刻蚀速率选择比高的溶液，例如多晶硅对半导体衬底刻蚀速率选择比大于等于2的溶液，从而对所述多晶硅层212的刻蚀大于对其余层的刻蚀，最终在所述多晶硅层212与第一氧化层211之间形成台阶。
其次，对所述浅沟槽22的侧壁上的第一氧化层211进行横向刻蚀，在第一氧化层211与半导体衬底20之间形成台阶，如图3f所示。对所述第一氧化层211采用干法刻蚀，最终所述多晶硅层212与第一氧化层211在相邻的所述浅沟槽隔离之间的宽度相同，即所述多晶硅层212与第一氧化层211在所述浅沟槽22的沟槽所在的方向上平齐。最终形成的浅沟槽22，在所述多晶硅层212与半导体衬底20之间形成台阶，从而能够提高最终形成的半导体器件的电学性能以及可靠性。
在实际的浅沟槽的制作过程中，由于在上述刻蚀的过程中不可避免的会对半导体衬底20产生刻蚀，因此最终形成的浅沟槽22，在所述第一氧化层211与半导体衬底20之间形成的台阶上，所述半导体衬底20的边缘被刻蚀形成圆弧状，如图3g所示。
可以理解的是，在步骤S03中，仅提供了一种在所述浅沟槽22的侧壁上形成台阶的优选方法，本发明并不仅局限于该种方法，凡是能够在浅沟槽的侧壁上形成台阶的方法均属于本发明的保护范围。同时，需要说明的是，本发明实施例所提供的快闪记忆体中浅沟槽的制作方法，可以适用于形成浅沟槽的任何器件，尤其适用于对电性特性要求比较高的半导体器件。
综上所述，本发明所提供的快闪记忆体中浅沟槽的制作方法，在半导体衬底上形成浅沟槽之后，通过对所述浅沟槽进行刻蚀，在所述浅沟槽的侧壁上形成台阶，使所述浅沟槽上宽下窄，从而提高半导体器件的电学性能及可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (15)
1.一种快闪记忆体中浅沟槽的制作方法，其特征在于，包括：
提供一半导体衬底，在所述半导体衬底上形成硬掩膜层；
在所述硬掩膜层及半导体衬底中形成浅沟槽；
对所述浅沟槽进行刻蚀，在所述浅沟槽的侧壁上形成台阶，使所述浅沟槽上宽下窄。
2.如权利要求1所述的快闪记忆体中浅沟槽的制作方法，其特征在于，在所述硬掩膜层及半导体衬底上形成浅沟槽的步骤包括：
对所述硬掩膜层进行第一次刻蚀，形成第一凹槽，暴露出部分所述半导体衬底；
沉积保护层，所述保护层覆盖所述第一凹槽的侧壁、顶部以及暴露出的部分所述半导体衬底；
对所述第一凹槽底部的保护层及其底部的半导体衬底进行第二次刻蚀，形成第二凹槽，所述第一凹槽与第二凹槽构成所述浅沟槽。
3.如权利要求2所述的快闪记忆体中浅沟槽的制作方法，其特征在于，所述第二次刻蚀同时去掉所述第一凹槽侧壁上沉积的保护层。
4.如权利要求3所述的快闪记忆体中浅沟槽的制作方法，其特征在于，所述第二次刻蚀为干法刻蚀。
5.如权利要求3所述的快闪记忆体中浅沟槽的制作方法，其特征在于，所述保护层为氧化层。
6.如权利要求1所述的快闪记忆体中浅沟槽的制作方法，其特征在于，所述硬掩膜层包括至少两层次硬掩膜层。
7.如权利要求6所述的快闪记忆体中浅沟槽的制作方法，其特征在于，所述硬掩膜层由下至上依次包括第一氧化层、多晶硅层、氮化硅层以及第二氧化层。
8.如权利要求7所述的快闪记忆体中浅沟槽的制作方法，其特征在于，在对所述浅沟槽进行刻蚀的步骤中，通过对所述浅沟槽的侧壁进行刻蚀，在所述多晶硅层与半导体衬底之间形成台阶。
9.如权利要求8所述的快闪记忆体中浅沟槽的制作方法，其特征在于，在对所述浅沟槽进行刻蚀的步骤中，对所述浅沟槽的侧壁进行刻蚀包括对所述多晶硅层进行横向刻蚀，在所述多晶硅层与所述第一氧化层之间形成台阶。
10.如权利要求9所述的快闪记忆体中浅沟槽的制作方法，其特征在于，在对所述浅沟槽进行刻蚀的步骤中，对所述浅沟槽的侧壁进行刻蚀还包括对所述第一氧化层进行横向刻蚀，在所述第一氧化层与所述半导体衬底之间形成台阶。
11.如权利要求10所述的快闪记忆体中浅沟槽的制作方法，其特征在于，所述多晶硅层与第一氧化层在相邻的所述浅沟槽隔离之间的宽度相同。
12.如权利要求9所述的快闪记忆体中浅沟槽的制作方法，其特征在于，对所述多晶硅层的刻蚀为湿法刻蚀。
13.如权利要求12所述的快闪记忆体中浅沟槽的制作方法，其特征在于，所述湿法刻蚀采用的刻蚀液为酸性溶液。
14.如权利要求13所述的快闪记忆体中浅沟槽的制作方法，其特征在于，所述刻蚀液为多晶硅对半导体衬底刻蚀速率选择比大于等于2的溶液。
15.如权利要求10所述的快闪记忆体中浅沟槽的制作方法，其特征在于，对所述第一氧化层的刻蚀为干法刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610459954.8A CN107527858B (zh) | 2016-06-22 | 2016-06-22 | 快闪记忆体中浅沟槽的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610459954.8A CN107527858B (zh) | 2016-06-22 | 2016-06-22 | 快闪记忆体中浅沟槽的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107527858A true CN107527858A (zh) | 2017-12-29 |
| CN107527858B CN107527858B (zh) | 2020-06-02 |
Family
ID=60734134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610459954.8A Active CN107527858B (zh) | 2016-06-22 | 2016-06-22 | 快闪记忆体中浅沟槽的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107527858B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108648994A (zh) * | 2018-05-15 | 2018-10-12 | 长江存储科技有限责任公司 | 沟槽结构的形成方法、沟槽结构及存储器 |
| CN109887924A (zh) * | 2019-02-14 | 2019-06-14 | 长江存储科技有限责任公司 | 3d nand存储器的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6284623B1 (en) * | 1999-10-25 | 2001-09-04 | Peng-Fei Zhang | Method of fabricating semiconductor devices using shallow trench isolation with reduced narrow channel effect |
| CN101894786A (zh) * | 2009-05-20 | 2010-11-24 | 上海华虹Nec电子有限公司 | 浅沟槽隔离制备方法 |
| CN104217986A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制作方法和nand闪存的制作方法 |
-
2016
- 2016-06-22 CN CN201610459954.8A patent/CN107527858B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6284623B1 (en) * | 1999-10-25 | 2001-09-04 | Peng-Fei Zhang | Method of fabricating semiconductor devices using shallow trench isolation with reduced narrow channel effect |
| CN101894786A (zh) * | 2009-05-20 | 2010-11-24 | 上海华虹Nec电子有限公司 | 浅沟槽隔离制备方法 |
| CN104217986A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制作方法和nand闪存的制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108648994A (zh) * | 2018-05-15 | 2018-10-12 | 长江存储科技有限责任公司 | 沟槽结构的形成方法、沟槽结构及存储器 |
| CN109887924A (zh) * | 2019-02-14 | 2019-06-14 | 长江存储科技有限责任公司 | 3d nand存储器的形成方法 |
| CN109887924B (zh) * | 2019-02-14 | 2021-03-30 | 长江存储科技有限责任公司 | 3d nand存储器的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107527858B (zh) | 2020-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108010915B (zh) | 浮栅型闪存sab制作方法以及浮栅型闪存结构 | |
| CN107316808B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106941103A (zh) | Nand存储器的形成方法 | |
| KR20120019917A (ko) | 반도체 장치의 제조방법 | |
| CN106206598A (zh) | 分栅式闪存器件制造方法 | |
| CN107204339B (zh) | 隔离结构的形成方法和半导体结构的形成方法 | |
| CN112466888A (zh) | 半导体器件结构中多晶硅材料填充及3d nand存储器制备方法 | |
| US8643123B2 (en) | Method of making a semiconductor structure useful in making a split gate non-volatile memory cell | |
| CN107658222A (zh) | 一种3d nand闪存沟道孔的平坦化工艺 | |
| CN107527858A (zh) | 快闪记忆体中浅沟槽的制作方法 | |
| CN105405809B (zh) | 一种快闪存储器的制造方法 | |
| CN109461651A (zh) | 改善硅化物阻挡层刻蚀缺陷的方法 | |
| CN105448921B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN105097463B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN105140176B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN107437547B (zh) | 一种半导体器件的制作方法 | |
| CN107591399B (zh) | 半导体结构及其形成方法 | |
| CN105336590B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN108987402A (zh) | 存储元件的制造方法 | |
| CN105097811B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN104425347B (zh) | 浅沟槽隔离的制备方法 | |
| CN108122920B (zh) | 提高浮栅型闪存擦除效率的方法以及浮栅型闪存 | |
| CN108511342B (zh) | 半导体器件的制备方法 | |
| CN108550578A (zh) | 三维存储器制造方法 | |
| CN109962073A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |