CN105405809B - 一种快闪存储器的制造方法 - Google Patents
一种快闪存储器的制造方法 Download PDFInfo
- Publication number
- CN105405809B CN105405809B CN201410466643.5A CN201410466643A CN105405809B CN 105405809 B CN105405809 B CN 105405809B CN 201410466643 A CN201410466643 A CN 201410466643A CN 105405809 B CN105405809 B CN 105405809B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- flash memory
- insulating layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000007667 floating Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 16
- 238000000280 densification Methods 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 2
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000014759 maintenance of location Effects 0.000 abstract description 10
- 239000000126 substance Substances 0.000 description 5
- 238000000926 separation method Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000006735 deficit Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种快闪存储器的制造方法，包括在半导体衬底上刻蚀有源区和隔离区，半导体衬底由基底、牺牲层和掩模层依次层叠而成，在回刻掩模层和刻蚀牺牲层后的基底上形成衬垫层得到圆滑转角的半导体结构，在圆滑转角的半导体结构上形成绝缘层，在绝缘层上形成隔离氧化物层以填满所述隔离区，部分移除隔离氧化物层和绝缘层直到隔离氧化物层和绝缘层与掩模层平齐为止，去除位于有源区的掩模层，露出与掩模层接触的牺牲层和部分绝缘层，去除露出的牺牲层和部分绝缘层露出有源区的基底，在露出的有源区的基底上依次形成隧道氧化物层和浮栅层。本发明能够防止隔离区的隔离氧化物对隧道氧化物和衬垫层的影响，从而提高快闪存储器的数据保持特性。
Description
技术领域
本发明涉及半导体制造领域，具体涉及一种快闪存储器的制造方法。
背景技术
快闪存储器具有不易流失以及可重复擦除读写的特性，此外还具有传输速度快和低耗电的特性，使得快闪存储器在便携式产品、资讯、通讯及消费性电子产品中的应用非常广泛。
在快闪存储器中，数据保持性能(Data Retention)是一个重要的性能指标，为了提高数据保持性能，现有技术中一般采用现场蒸汽生成工艺(In-Situ Steam Generation，简称ISSG)在沟道边界形成衬垫氧化物，目的在于使沟道边界的转角变圆角(cornerrounding)保证沟道边沿处的隧道氧化物厚度和绝缘性能，且能够防止尖端放电对于闪存器件造成击穿或性能受损，但是在后续工艺中由于隔离氧化物的影响，使得隧道氧化物和衬垫氧化物的性能难以得到保障，从而降低快闪存储器的数据保持特性。
发明内容
有鉴于此，本发明实施例提供一种快闪存储器的制造方法，以提高快闪存储器的数据保持特性。
本发明实施例提供了一种快闪存储器的制造方法，所述方法包括：
在半导体衬底上刻蚀有源区和隔离区，其中，所述半导体衬底由基底、牺牲层和掩模层依次层叠而成；
对所述掩模层进行回刻至所述牺牲层，并以剩余掩模层为掩模刻蚀所述牺牲层至所述基底；
在回刻所述掩模层和刻蚀所述牺牲层后的所述基底上形成衬垫层，以得到圆滑转角的半导体结构；
在所述圆滑转角的半导体结构上形成绝缘层；
在所述绝缘层上形成隔离氧化物层以填满所述隔离区；
部分移除所述隔离氧化物层和所述绝缘层直到所述隔离氧化物层和绝缘层与所述掩模层平齐为止；
去除位于有源区的所述掩模层，露出与所述掩模层接触的牺牲层和部分绝缘层；
去除所述露出的牺牲层和部分绝缘层，露出有源区的基底；
在所述露出的有源区的基底上形成隧道氧化物层；
在所述隧道氧化物层上形成浮栅层。
进一步地，所述衬垫层的厚度处于50纳米～150纳米之间。
进一步地，采用现场蒸汽生成工艺在回刻所述掩模层和刻蚀所述牺牲层后的所述基底上形成衬垫层，以得到圆滑转角的半导体结构。
进一步地，所述在所述圆滑转角的半导体结构上形成绝缘层包括：
在所述圆滑转角的半导体结构上形成绝缘层；
对所述绝缘层进行致密化处理。
进一步地，所述对所述绝缘层进行致密化处理的温度范围为700℃～900℃之间，维持时间为10min～60min之间，气体氛围为N2或者N2与Ar的混合气体。
进一步地，在所述绝缘层上形成隔离氧化物层以填满所述隔离区包括：
在所述绝缘层上形成隔离氧化物以填满所述隔离区；
对所述隔离氧化物层进行蒸汽处理，所述蒸汽处理的温度范围为600℃～800℃之间；
对蒸汽处理后的隔离氧化物层进行致密化处理，所述对隔离氧化物进行致密处理的温度范围为900℃～1100℃。
进一步地，采用高温氧化法在所述圆滑转角的半导体结构上形成绝缘层。
进一步地，采用现场蒸汽生成工艺或干法氧化工艺在所述露出的有源区的基底上形成隧道氧化物层。
进一步地，在所述隧道氧化物层上形成浮栅层之后，所述方法还包括：
对所述浮栅层进行平坦化处理。
进一步地，所述牺牲层的材料为氧化硅。
进一步地，用氢氟酸溶液去除所述露出的牺牲层和部分绝缘层。
进一步地，所述掩模层的材料为氮化硅。
进一步地，用热磷酸溶液去除位于有源区的氮化硅掩模层。
进一步地，所述浮栅层的材料为多晶硅。
本发明实施例提供的快闪存储器的制造方法，通过在基底上形成衬垫层，得到圆滑转角的半导体结构，在圆滑转角的半导体结构上形成绝缘层，能够防止隔离区的隔离氧化物对隧道氧化物和衬垫层的影响，从而提高快闪存储器的数据保持特性。
附图说明
下面将通过参照附图详细描述本发明的示例性实施例，使本领域的普通技术人员更清楚本发明的上述及其他特征和优点，附图中：
图1是本发明实施例提供的一种快闪存储器的制造方法的流程图；
图2A-图2J是本发明实施例提供的一种快闪存储器的制造方法各步骤相对应的剖面示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
图1是本发明实施例提供的一种快闪存储器的制造方法的流程图，如图1所示，该快闪存储器的制造方法制得的快闪存储器可用于笔记本电脑、相机和手机等移动设备上，如图1所示，该快闪存储器的制造方法包括：
步骤S101、在半导体衬底上刻蚀有源区和隔离区，其中，所述半导体衬底由基底、牺牲层和掩模层依次层叠而成。
所述基底的材料优选为硅基底，所述牺牲层的材料优选为氧化硅牺牲层，所述掩模层的材料优选为氮化硅掩模层。
参见图2A，在半导体衬底11上进行刻蚀形成有源区20和隔离区30，其中，所述半导体衬底由基底11、牺牲层12和掩模层13依次层叠而成，所述刻蚀形成有源区20和隔离区30的方法可采用浅沟道隔离(Shallow Trench Isolation，STI)等干法刻蚀技术在半导体衬底上形成浅沟道隔离槽，以将有源区20和隔离区30进行隔离，其中，垂直的隔离沟槽轮廓不利于后续隔离氧化物层的填充要求，因此隔离区的侧面具有适当的倾斜度。
在本实施例中，所述牺牲层12用以消除基底11和掩模层13之间的应力，掩模层13用以作为刻蚀浅沟道时的掩模和后续步骤中化学机械研磨(Chemical MechanicalPolishing，CMP)的阻止层。该STI刻蚀过程通过干法刻蚀工艺，根据制作需要刻蚀隔离区30，半导体衬底上由隔离区30隔离开的区域即为有源区20。
步骤S102、对所述掩模层进行回刻至所述牺牲层，并以剩余掩模层为掩模刻蚀所述牺牲层至所述基底。
参见图2B，对所述掩模层13进行蚀刻至所述牺牲层12，以剩余的掩模层13为掩模刻蚀所述牺牲层12至基底11。
当所述掩模层13为氮化硅掩模层时，所述对掩模层13的蚀刻可采用湿法刻蚀，所述湿法刻蚀时所采用的溶液可以是热磷酸溶液，热磷酸溶液对氮化硅掩模层具有良好的均匀性和较高的选择比，因此可以严格控制需要蚀刻的掩模层的厚度。当所述牺牲层的材料为氧化硅时，以剩余掩模层为掩模刻蚀牺牲层至基底时可以采用湿法刻蚀，所述湿法刻蚀时所采用的溶液可以是氢氟酸溶液。
步骤S103、在回刻所述掩模层和刻蚀所述牺牲层后的所述基底上形成衬垫层，以得到圆滑转角的半导体结构。
参见图2C，所述衬垫层14的材料优选可以为氧化硅，可采用现场蒸汽生成工艺(In-Situ Steam Generation，简称ISSG)在回刻所述掩模层和刻蚀所述牺牲层后的基底11上形成衬垫层14，得到圆滑转角的半导体结构，所述衬垫层14是通过隔离区30沟槽侧壁的基底11的硅发生氧化反应而形成，而隔离区30沟槽侧壁的氧化硅牺牲层12和氮化硅掩模层13表面几乎不发生氧化反应，因此只在基底上形成了衬垫层14，采用ISSG工艺制备的衬垫层14还可以使得转角变圆，形成圆滑转角的半导体结构。基底11上刻蚀形成的转角尖端处，若没有做转角圆滑化(corner rounding)，则该转角处电荷密集，且会很容易形成尖端放电，该尖端放电对于闪存器件更是敏感，可能导致器件击穿或性能受损。
所述衬垫层14的厚度优选为处于50纳米～150纳米之间，能够缓解隔离层的应力且能够防止后续隔离层中的杂质穿透有源区造成污染，且能够保证后续工艺中形成绝缘层的厚度一致。
步骤S104、在所述圆滑转角的半导体结构上形成绝缘层。
具体地，所述在所述圆滑转角的半导体结构上形成绝缘层包括：
步骤S1041、在所述圆滑转角的半导体结构上形成绝缘层。
参见图2D，可采用高温氧化(High Temperature Oxidation，简称HTO)在圆滑转角的半导体结构上形成绝缘层15，由于HTO属于化学气相沉积工艺(Chemical VaporDeposition，CVD)法，因此可在隔离区沟槽侧壁的衬垫层14、牺牲层12和掩模层13上均匀的形成一层绝缘层15。
步骤S1042、对所述绝缘层进行致密化处理。
为了提高绝缘层15的绝缘性能，对绝缘层15进行致密化处理，致密化处理后的绝缘层15不仅缓解了后续隔离层的应力，还阻止了后续隔离层的杂质向有源区20扩散，在制作工艺中，由于隧道氧化物和隔离氧化物容易受到隔离氧化物的影响，使得隔离氧化物的厚度变薄，从而造成器件漏电，影响器件的数据保持性能，增加绝缘层15并进行致密化处理后，能够防止后续隔离氧化物对隧道氧化物和衬垫层的影响，从而提高器件的数据保持性能。
优选地，致密化条件为：温度在700℃～900℃之间，处理时间在10min～60min之间，气体氛围为氮/氩混合气体或氮气。
步骤S105、在所述绝缘层上形成隔离氧化物层以填满所述隔离区。
具体地，参见图2E，所述在所述绝缘层15上形成隔离氧化物层16以填满所述隔离区包括：
步骤S1051、在所述绝缘层15上形成隔离氧化物层16以填满所述隔离区。
通过高纵深比填沟工艺(High Aspect Ratio Process，HARP)填充隔离区，其中填充的隔离氧化物层16的材料优选可以为氧化硅，该隔离氧化物层16可作为绝缘层用于隔离有源区，隔离氧化物层16填充的宽厚度以填满隔离区为准。
步骤S1052、对所述隔离氧化物层16进行蒸汽处理，所述蒸汽处理的温度范围为600℃～800℃之间。
进行蒸汽处理的时间比较短可以为几分钟，例如：3分钟～5分钟，以提高隔离氧化物层16的隔离性能。
步骤S1053、对蒸汽处理后的隔离氧化物层进行致密化处理，所述对隔离氧化物进行致密处理的温度范围为900℃～1100℃。
进行致密化处理的时间为几分钟，例如：3分钟～5分钟，以提高隔离氧化物层16的隔离性能。
步骤S106、部分移除所述隔离氧化物层和所述绝缘层直到所述隔离氧化物层和绝缘层与所述掩模层平齐为止。
参见图2F，可采用化学机械研磨(Chemical Mechanical Polishing，CMP)的方法通过终点检测技术(Endpoint Detect)部分移除所述隔离氧化物层16和所述绝缘层15直到所述隔离氧化物层16和绝缘层与所述掩模层13平齐为止，从而使得半导体构件实现平坦化，在部分移除隔离氧化物的过程中，掩模层上的绝缘层也被部分移除掉。
步骤S107、去除位于有源区的所述掩模层，露出与所述掩模层接触的牺牲层和部分绝缘层。
参见图2G，当掩模层13的材料为氮化硅，牺牲层12的材料为氧化硅时，可通过热磷酸溶液去除位于有源区的掩模层，由于热磷酸溶液不能蚀刻氧化硅，因此蚀刻有源区的掩模层以后，露出与掩模层接触的牺牲层12和部分绝缘层15。
步骤S108、去除所述露出的牺牲层和部分绝缘层，露出有源区的基底。
参见图2H，当所述牺牲层的材料为氧化硅时，可采用氢氟酸溶液去除露出的氧化硅牺牲层和部分绝缘层，隔离氧化物层16的侧面由于被绝缘层15保护而避免被刻蚀，由于氢氟酸溶液对绝缘层15和牺牲层的刻蚀速率几乎相当，且绝缘层16的厚度和牺牲层的厚度基本相同，因此，去除掩膜层之后，露出的部分绝缘层同铜牺牲层被一起刻蚀掉，露出有源区的基底。
步骤S109、在所述露出的有源区的基底上形成隧道氧化物层。
参见图2I，可采用现场蒸汽生成工艺或干法氧化工艺，在所述露出的有源区的基底上形成隧道氧化物层17。
步骤S110、在所述隧道氧化物层上形成浮栅层。
参见图2J，在隧道氧化物17上淀积浮栅层18，该浮栅层18优选可以是浮栅多晶硅层。
优选的，在隧道氧化物17上形成浮栅层18以后，该快闪存储器的制造方法还可包括：
步骤S111、对所述浮栅层进行平坦化处理。
可以采用化学机械研磨工艺对浮栅层18进行平坦化处理，去除浮栅层18表面不希望存留的杂质材料，从而提高快闪存储器的成品良率，该快闪存储器可以是NAND快闪存储器也可以是NOR快闪存储器。
本发明实施例提供的快闪存储器的制造方法，通过在基底上形成衬垫层，得到圆滑转角的半导体结构，在圆滑转角的半导体结构上形成绝缘层，能够防止隔离区的隔离氧化物对隧道氧化物和衬垫层的影响，从而提高快闪存储器的数据保持特性。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (11)
1.一种快闪存储器的制造方法，其特征在于，所述方法包括：
在半导体衬底上刻蚀有源区和隔离区，其中，所述半导体衬底由基底、牺牲层和掩模层依次层叠而成；
对所述掩模层进行回刻至所述牺牲层，并以剩余掩模层为掩模刻蚀所述牺牲层至所述基底；
在回刻所述掩模层和刻蚀所述牺牲层后的所述基底上形成衬垫层，以得到圆滑转角的半导体结构，所述衬垫层的厚度处于50纳米～150纳米之间；
在所述圆滑转角的半导体结构上形成绝缘层；
在所述绝缘层上形成隔离氧化物层以填满所述隔离区；
部分移除所述隔离氧化物层和所述绝缘层直到所述隔离氧化物层和绝缘层与所述掩模层平齐为止；
去除位于有源区的所述掩模层，露出与所述掩模层接触的牺牲层和部分绝缘层；
去除所述露出的牺牲层和部分绝缘层，露出有源区的基底；
在所述露出的有源区的基底上形成隧道氧化物层；
在所述隧道氧化物层上形成浮栅层；
在所述圆滑转角的半导体结构上形成绝缘层包括：
采用高温氧化在隔离区沟槽侧壁的衬垫层、牺牲层和掩模层上均匀的形成一层绝缘层；
去除所述露出的牺牲层和部分绝缘层，露出有源区的基底包括：
用氢氟酸溶液同时去除所述露出的牺牲层和部分绝缘层，露出有源区的基底，所述牺牲层的材料为氧化硅。
2.根据权利要求1所述的快闪存储器的制造方法，其特征在于，采用现场蒸汽生成工艺在回刻所述掩模层和刻蚀所述牺牲层后的所述基底上形成衬垫层，以得到圆滑转角的半导体结构。
3.根据权利要求1所述的快闪存储器的制造方法，其特征在于，所述在所述圆滑转角的半导体结构上形成绝缘层包括：
在所述圆滑转角的半导体结构上形成绝缘层；
对所述绝缘层进行致密化处理。
4.根据权利要求3所述的快闪存储器的制造方法，其特征在于，所述对所述绝缘层进行致密化处理的温度范围为700℃～900℃之间，维持时间为10min～60min之间，气体氛围为N2或者N2与Ar的混合气体。
5.根据权利要求1所述的快闪存储器的制造方法，其特征在于，在所述绝缘层上形成隔离氧化物层以填满所述隔离区包括：
在所述绝缘层上形成隔离氧化物以填满所述隔离区；
对所述隔离氧化物层进行蒸汽处理，所述蒸汽处理的温度范围为600℃～800℃之间；
对蒸汽处理后的隔离氧化物层进行致密化处理，所述对隔离氧化物进行致密处理的温度范围为900℃～1100℃。
6.根据权利要求1所述的快闪存储器的制造方法，其特征在于，采用高温氧化法在所述圆滑转角的半导体结构上形成绝缘层。
7.根据权利要求1所述的快闪存储器的制造方法，其特征在于，采用现场蒸汽生成工艺或干法氧化工艺在所述露出的有源区的基底上形成隧道氧化物层。
8.根据权利要求1所述的快闪存储器的制造方法，其特征在于，在所述隧道氧化物层上形成浮栅层之后，所述方法还包括：
对所述浮栅层进行平坦化处理。
9.根据权利要求1所述的快闪存储器的制造方法，其特征在于，所述掩模层的材料为氮化硅。
10.根据权利要求9所述的快闪存储器的制造方法，其特征在于，用热磷酸溶液去除位于有源区的氮化硅掩模层。
11.根据权利要求1所述的快闪存储器的制造方法，其特征在于，所述浮栅层的材料为多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410466643.5A CN105405809B (zh) | 2014-09-12 | 2014-09-12 | 一种快闪存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410466643.5A CN105405809B (zh) | 2014-09-12 | 2014-09-12 | 一种快闪存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105405809A CN105405809A (zh) | 2016-03-16 |
| CN105405809B true CN105405809B (zh) | 2018-06-19 |
Family
ID=55471210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410466643.5A Active CN105405809B (zh) | 2014-09-12 | 2014-09-12 | 一种快闪存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105405809B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108257919B (zh) * | 2016-12-29 | 2020-10-27 | 联华电子股份有限公司 | 随机动态处理存储器元件的形成方法 |
| CN109659237B (zh) * | 2019-01-02 | 2021-10-26 | 上海华虹宏力半导体制造有限公司 | 闪存器件的形成方法 |
| US11264474B1 (en) * | 2020-08-18 | 2022-03-01 | Nanya Technology Corporation | Semiconductor device with boron nitride layer and method for fabricating the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1893015A (zh) * | 2005-06-30 | 2007-01-10 | 茂德科技股份有限公司（新加坡子公司） | 使用氯制造集成电路内的沟渠介电层 |
| CN101459115A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| CN102420141A (zh) * | 2011-05-26 | 2012-04-18 | 上海华力微电子有限公司 | 带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100696382B1 (ko) * | 2005-08-01 | 2007-03-19 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
| US20090191688A1 (en) * | 2008-01-28 | 2009-07-30 | Texas Instruments Incorporated | Shallow Trench Isolation Process Using Two Liners |
-
2014
- 2014-09-12 CN CN201410466643.5A patent/CN105405809B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1893015A (zh) * | 2005-06-30 | 2007-01-10 | 茂德科技股份有限公司（新加坡子公司） | 使用氯制造集成电路内的沟渠介电层 |
| CN101459115A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| CN102420141A (zh) * | 2011-05-26 | 2012-04-18 | 上海华力微电子有限公司 | 带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105405809A (zh) | 2016-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103400794B (zh) | 自对准沟槽的形成方法 | |
| KR20090067576A (ko) | 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법 | |
| TW200409298A (en) | Method for fabricating a vertical nitride read-only memory (NROM) cell | |
| US6787409B2 (en) | Method of forming trench isolation without grooving | |
| KR20090072260A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| CN108565264B (zh) | 存储串的制备方法及半导体结构刻蚀方法 | |
| KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
| US7429520B2 (en) | Methods for forming trench isolation | |
| CN105206520B (zh) | 一种浮栅的制作方法 | |
| CN105405809B (zh) | 一种快闪存储器的制造方法 | |
| CN107482016B (zh) | 防止选择性外延生长的硅损坏的3d nand制备方法及获得的3d nand闪存 | |
| TWI675456B (zh) | 記憶體裝置的形成方法 | |
| KR20080095621A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US10868022B2 (en) | Flash memory device and fabrication method thereof | |
| TW480715B (en) | Nonvolatile memory structure capable of increasing gate coupling-coefficient | |
| CN105990247A (zh) | 隔离结构及具有其的非挥发性存储器的制造方法 | |
| KR101121632B1 (ko) | 반도체 소자 및 비휘발성 메모리 소자의 소자분리막 형성 방법 | |
| CN105789133B (zh) | 一种闪存存储单元及制作方法 | |
| CN107527858B (zh) | 快闪记忆体中浅沟槽的制作方法 | |
| US20060141717A1 (en) | Method of forming isolation film in semiconductor device | |
| CN101350328A (zh) | 栅氧化层的制造方法 | |
| KR20080004945A (ko) | 트렌치 소자 분리 방법, 이를 이용한 게이트 구조물 형성방법 및 불 휘발성 메모리 소자 형성 방법 | |
| KR100642461B1 (ko) | 플래쉬 메모리소자의 소자분리막 형성방법 | |
| KR20070039645A (ko) | 불 휘발성 메모리 장치의 플로팅 게이트 형성 방법 | |
| KR100545137B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Patentee after: SHANGHAI GEYI ELECTRONIC Co.,Ltd. Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Patentee before: SHANGHAI GEYI ELECTRONIC Co.,Ltd. Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |