CN102420141A - 带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法 - Google Patents

带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法 Download PDF

Info

Publication number
CN102420141A
CN102420141A CN201110138151XA CN201110138151A CN102420141A CN 102420141 A CN102420141 A CN 102420141A CN 201110138151X A CN201110138151X A CN 201110138151XA CN 201110138151 A CN201110138151 A CN 201110138151A CN 102420141 A CN102420141 A CN 102420141A
Authority
CN
China
Prior art keywords
layer
isolation structure
preparation
fleet plough
groove isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110138151XA
Other languages
English (en)
Inventor
郑春生
张文广
徐强
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201110138151XA priority Critical patent/CN102420141A/zh
Publication of CN102420141A publication Critical patent/CN102420141A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本发明公开了一种带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其中，包括如下步骤：步骤a、形成一个初始复合结构，所述初始复合结构包括半导体衬底，覆盖于所述半导体衬底上的氧化膜，覆盖于所述氧化膜上的一层氮化硅衬垫以及于上述结构上形成的图案化沟槽；步骤b、与所述沟槽内壁及底部覆盖一层氧化层，所述氧化层以及所述初始复合结构组成第一复合结构。本发明的有益效果是，通过引入多晶半导体牺牲衬垫层降低了有源区的硅消耗，使后续制程中关键尺寸处于可控状态，同时通过干法退火使高深宽比工艺填充薄膜收缩产生硅拉伸应变以增强载流子的移动性，提高器件的性能。

Description

带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法
技术领域
本发明涉及一种浅沟槽隔离结构的制备方法，尤其是一种用于半导体制造领域的带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法。
背景技术
亚常压化学汽相淀积（SA-CAD）和高浓度等离子体化学汽相淀积（HDP-CVD）工艺已广泛地用于半导体产业中，应用之一就是浅沟槽隔离（Shallow Trench Isolation, STI），即用高质量二氧化硅（SiO2）来隔离有源区（Active Areas, AA）。对小于90nm的技术节点，这两种CVD技术表现出一些差异，但SA-CVD所具有的填充能力强、SiO2膜应力可调及不存在对底层材料造成损坏等方面的优点使其成为70nm节点以下半导体器件的优选STI填充方案。由于未来技术节点的降低而不断提高STI纵宽比，所以HDP-CVD SiO2工艺的发展空间越来越小，人们开始采用SA-CVD工艺，即在540℃温度下的O3/TEOS 化学组分的高深宽比工艺（HARP）。在STI应用中，采用HARP取代HDP的主要优点是能够保持优良的STI填充能力并可拓展到45nm技术节点和更低的节点上。HARP能在沟槽内生长一种高度均匀的氧化物膜，但同时会在沟槽内留下裂缝或者空隙，常用消除HARP留下的裂缝或者空隙的方法为蒸汽退火。蒸汽退火在消除裂缝或者空隙的同时会对半导体衬底产生氧化作用，使有源区的Si会被消耗，从而导致后续制程中有源区的关键尺寸（CD）很难控制。
发明内容
针对上述存在的问题，本发明提供一种带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，可以有效克服蒸汽退火时由于硅的氧化所导致的有源区关键尺寸的控制困难。
本发明解决技术问题所采用的技术方案为：
一种带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其中，包括如下步骤：
步骤a、形成一个初始复合结构，所述初始复合结构包括半导体衬底，覆盖于所述半导体衬底上的氧化膜，覆盖于所述氧化膜上的一层氮化硅衬垫以及于上述结构上形成的图案化沟槽；
步骤b、与所述沟槽内壁及底部覆盖一层氧化层，所述氧化层以及所述初始复合结构组成第一复合结构；
步骤c、在所述第一复合结构表面生长一层多晶半导体衬垫，所述多晶半导体衬垫覆盖于所述半导体衬底表面的氮化半导体衬垫上，以及所述沟槽内壁及底部的氧化层上，所述多晶半导体衬垫与所述第一复合结构组成第二复合结构；
步骤d、采用高深宽比工艺的亚常压化学汽相淀积法于所述第二复合结构表面形成填充物层，使所述沟槽为所述填充物层充满，所述填充物层与所述第二复合结构组成第三复合结构；
步骤e、对所述第三复合结构进行热处理；
步骤f、去除步骤d产生的填充物层的多余部分。
上述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其中，所述步骤b生长氧化层的方法为热氧化法。
上述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其中，所述步骤b生长氧化层的方法为化学汽相淀积法。
上述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其中，所述步骤b生长氧化层地方法为物理汽相淀积法。
上述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其中，所述步骤b生长的氧化层为二氧化硅薄膜。
上述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其中，所述步骤c生长的多晶半导体衬垫为多晶硅。
上述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其中，所述步骤f中去除填充物层的方法为化学机械研磨。
上述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其中，所述步骤e中的热处理方法为致密退火。
上述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其中，所述致密退火包括如下步骤：
步骤e1、进行蒸汽退火；
步骤e2、进行干法退火。
上述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其中，所述步骤e1蒸汽退火所采用的温度为600-800 C°。
上述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其中，所述步骤e2干法退火的参数为温度高于1050 C°，环境气体为氮气。
本发明的有益效果是：
通过引入多晶半导体牺牲衬垫层降低了AA的硅消耗，使后续制程中CD处于可控状态，同时通过干法退火使HARP填充薄膜收缩产生硅拉伸应变以增强载流子的移动性，提高器件的性能。
附图说明
图1是本发明带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法的流程示意框图；
图2是本发明带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法步骤a和步骤b完成后的状态结构示意图；
图3是本发明带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法步骤c完成后的状态结构示意图；
图4是本发明带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法步骤d完成后的状态结构示意图；
图5是本发明带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法步骤e完成后的状态结构示意图；
图6是本发明带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法步骤f完成后的状态结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示，本发明带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法包括：
如图2所示，步骤a、形成一个初始复合结构，所述初始复合结构包括半导体衬底1，覆盖于半导体衬底1上的氧化膜3，覆盖于氧化膜3上的一层氮化硅衬垫4以及于上述结构上形成的图案化沟槽2；步骤b、与沟槽2内壁及底部覆盖一层氧化层31，氧化层31以及初始复合结构组成第一复合结构11；
如图3所示，步骤c在第一复合结构11表面生长一层多晶半导体衬垫5，多晶半导体衬垫5覆盖于半导体衬底1表面的氮化半导体衬垫4上，以及沟槽2内壁及底部的氧化层31上，生长多晶半导体衬垫5的方法有多种，例如低压化学汽相淀积法（LPCVD）、固相晶化法(SPC)或者准分子激光晶化法(ELA)，当然也可以采用其他可获得同样技术效果的方法，形成的多晶半导体衬垫5为多晶硅薄膜，多晶半导体衬垫5与第一复合结构11组成第二复合结构12。
如图4所示，步骤d采用HARP工艺于第二复合结构12表面形成填充物层6，使沟槽2为填充物层6充满，填充物层6与第二复合结构12组成第三复合结构13，由于HARP工艺的特性，在填充物层6中产生裂缝和空隙；
如图5所示，步骤e对第三复合结构13进行热处理，热处理方式为致密退火，致密退火可以分为两个步骤，第一步先以600-800 C°的温度进行蒸汽退火，使步骤d中HARP工艺在填充物6中产生的裂缝和空隙消除，由于蒸汽退火的氧化作用使多晶半导体衬垫5被消耗，即所谓多晶牺牲衬垫层，由于多晶半导体衬垫5的牺牲，使AA的硅消耗减少，从而使CD得到控制，第二步在干燥氮气中以高于1050 C°的温度进行干法退火，进一步消除裂缝和空隙的同时使HARP填充物薄膜收缩产生硅拉伸应变以增强载流子的移动性，提高器件的性能。
如图6所示步骤f去除步骤d产生的填充物层6的多余部分，所去除填充物层6的多余部分大致上为高出氮化半导体衬垫4的部分填充物层6，去除填充物层6采用的方法可以是化学机械研磨。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的申请专利范围，所以凡运用本发明说明书及图示内容所作出的等效结构变化、利用公知的与本发明中提到具等同作用的物质进行代替，利用公知的与本发明中提到的手段方法具等同作用的手段方法进行替换，所得到的实施方式或者实施结果均包含在本发明的保护范围内。

Claims (11)

1.一种带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其特征在于，包括如下步骤：
步骤a、形成一个初始复合结构，所述初始复合结构包括半导体衬底，覆盖于所述半导体衬底上的氧化膜，覆盖于所述氧化膜上的一层氮化硅衬垫以及于上述结构上形成的图案化沟槽；
步骤b、与所述沟槽内壁及底部覆盖一层氧化层，所述氧化层以及所述初始复合结构组成第一复合结构；
步骤c、在所述第一复合结构表面生长一层多晶半导体衬垫，所述多晶半导体衬垫覆盖于所述半导体衬底表面的氮化硅衬垫上，以及所述沟槽内壁及底部的氧化层上，所述多晶半导体衬垫与所述第一复合结构组成第二复合结构；
步骤d、采用高深宽比工艺的亚常压化学汽相淀积法于所述第二复合结构表面形成填充物层，所述填充物层与所述第二复合结构组成第三复合结构；
步骤e、对所述第三复合结构进行热处理；
步骤f、去除步骤d产生的填充物层的多余部分。
2.如权利要求1所述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其特征在于，所述步骤b生长氧化层的方法为热氧化法。
3.如权利要求1所述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其特征在于，所述步骤b生长氧化层的方法为化学汽相淀积法。
4.如权利要求1所述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其特征在于，所述步骤b生长氧化层地方法为物理汽相淀积法。
5.如权利要求1所述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其特征在于，所述步骤b生长的氧化层为二氧化硅薄膜。
6.如权利要求1所述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其特征在于，所述步骤c生长的多晶半导体衬垫为多晶硅。
7.如权利要求1所述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其特征在于，所述步骤f中去除填充物层的方法为化学机械研磨。
8.如权利要求1所述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其特征在于，所述步骤e中的热处理方法为致密退火。
9.如权利要求8所述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其特征在于，所述致密退火包括如下步骤：
步骤e1、进行蒸汽退火；
步骤e2、进行干法退火。
10.如权利要求9所述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其特征在于，所述步骤e1蒸汽退火所采用的温度为600-800 C°。
11.如权利要求9所述带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法，其特征在于，所述步骤e2干法退火的参数为温度高于1050 C°，环境气体为氮气。
CN201110138151XA 2011-05-26 2011-05-26 带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法 Pending CN102420141A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110138151XA CN102420141A (zh) 2011-05-26 2011-05-26 带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110138151XA CN102420141A (zh) 2011-05-26 2011-05-26 带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法

Publications (1)

Publication Number Publication Date
CN102420141A true CN102420141A (zh) 2012-04-18

Family

ID=45944485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110138151XA Pending CN102420141A (zh) 2011-05-26 2011-05-26 带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法

Country Status (1)

Country Link
CN (1) CN102420141A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515289A (zh) * 2013-10-18 2014-01-15 上海华力微电子有限公司 一种浅沟槽隔离结构的形成方法
CN104576505A (zh) * 2013-10-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN104779195A (zh) * 2015-04-15 2015-07-15 上海华力微电子有限公司 一种浅沟槽隔离结构的制备方法
CN105097644A (zh) * 2014-05-23 2015-11-25 格罗方德半导体公司 制造具有绝缘层的集成电路的方法
CN105336697A (zh) * 2014-06-30 2016-02-17 上海格易电子有限公司 一种制造快闪存储器的方法
CN105405809A (zh) * 2014-09-12 2016-03-16 上海格易电子有限公司 一种快闪存储器的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW447040B (en) * 2000-10-13 2001-07-21 United Microelectronics Corp Method for preventing high-density plasma damage during a shallow trench isolation process
US20080305609A1 (en) * 2007-06-06 2008-12-11 Hui-Shen Shih Method for forming a seamless shallow trench isolation
CN101515560A (zh) * 2008-02-18 2009-08-26 台湾积体电路制造股份有限公司 形成浅槽隔离区的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW447040B (en) * 2000-10-13 2001-07-21 United Microelectronics Corp Method for preventing high-density plasma damage during a shallow trench isolation process
US20080305609A1 (en) * 2007-06-06 2008-12-11 Hui-Shen Shih Method for forming a seamless shallow trench isolation
CN101515560A (zh) * 2008-02-18 2009-08-26 台湾积体电路制造股份有限公司 形成浅槽隔离区的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515289A (zh) * 2013-10-18 2014-01-15 上海华力微电子有限公司 一种浅沟槽隔离结构的形成方法
CN104576505A (zh) * 2013-10-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN105097644A (zh) * 2014-05-23 2015-11-25 格罗方德半导体公司 制造具有绝缘层的集成电路的方法
CN105336697A (zh) * 2014-06-30 2016-02-17 上海格易电子有限公司 一种制造快闪存储器的方法
CN105336697B (zh) * 2014-06-30 2019-04-19 上海格易电子有限公司 一种制造快闪存储器的方法
CN105405809A (zh) * 2014-09-12 2016-03-16 上海格易电子有限公司 一种快闪存储器的制造方法
CN105405809B (zh) * 2014-09-12 2018-06-19 上海格易电子有限公司 一种快闪存储器的制造方法
CN104779195A (zh) * 2015-04-15 2015-07-15 上海华力微电子有限公司 一种浅沟槽隔离结构的制备方法

Similar Documents

Publication Publication Date Title
CN102420141A (zh) 带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法
CN105244269B (zh) 一种半导体器件及其制造方法
ATE387928T1 (de) Katheterspitze
JP2006186240A5 (zh)
CN102412184A (zh) 离子注入调整隔离氧化物应力的浅沟槽隔离结构制备方法
CN103531522B (zh) 浅沟槽隔离结构制备方法
US20080003739A1 (en) Method for forming isolation structure of flash memory device
CN102420140A (zh) 埋入式二次氮化硅衬垫的浅槽隔离结构的制备方法
CN107293545A (zh) 半导体存储器件及其制造方法
US8932935B2 (en) Forming three dimensional isolation structures
CN102543707A (zh) 通过形成硬掩膜层堆栈及采用基于电浆的掩膜图案化制程形成沟道半导体合金
CN100541758C (zh) 形成浅槽隔离区的方法、制备集成电路的方法以及形成衬里的方法
CN103531523A (zh) 浅沟槽隔离结构制备方法
US9130014B2 (en) Method for fabricating shallow trench isolation structure
CN105185702A (zh) 高k金属栅极结构的制造方法
CN102097312A (zh) 一种ono电容结构的生长工艺
CN101901785A (zh) 一种改善栅氧化层tddb失效的方法
CN102487032A (zh) 浅沟槽隔离结构的形成方法
CN110211916B (zh) 浅沟槽隔离结构的制造方法
CN107564800A (zh) 一种氮化硅层的制备方法
CN101989599A (zh) 具有浅沟槽隔离结构的半导体器件及其制造工艺
CN105845573A (zh) 一种FinFET器件及其制造方法、电子装置
CN104637881A (zh) 浅沟槽隔离结构的形成方法
CN104701148B (zh) 分裂栅的制造方法
US20150270364A1 (en) Gate height uniformity in semiconductor devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120418