CN107564800A - 一种氮化硅层的制备方法 - Google Patents

一种氮化硅层的制备方法 Download PDF

Info

Publication number
CN107564800A
CN107564800A CN201710772290.5A CN201710772290A CN107564800A CN 107564800 A CN107564800 A CN 107564800A CN 201710772290 A CN201710772290 A CN 201710772290A CN 107564800 A CN107564800 A CN 107564800A
Authority
CN
China
Prior art keywords
silicon nitride
flow
layer
silane
ammonia
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710772290.5A
Other languages
English (en)
Other versions
CN107564800B (zh
Inventor
张高升
曾庆锴
詹昶
王林
万先进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710772290.5A priority Critical patent/CN107564800B/zh
Publication of CN107564800A publication Critical patent/CN107564800A/zh
Application granted granted Critical
Publication of CN107564800B publication Critical patent/CN107564800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种氮化硅的制备方法，采用等离子体增强化学气相沉积的方法沉积氮化硅，反应气体为硅烷和氨气，其中，沉积时采用高频功率，硅烷的流量范围为90‑110sccm，氨气的流量范围为1500‑1700sccm。该方法中，采用高频功率，降低沉积时残留的硅氢键，从而提高氮化硅的拉应力，同时，配合控制硅烷和氨气流量在合理的范围内，达到降低氮化硅的热收缩率的目的。

Description

一种氮化硅层的制备方法
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种氮化硅层的制备方法。
背景技术
目前，存储器的应用越来越广泛，对存储容量的要求也不断提高，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器件。
在3D NAND存储器结构中，采用垂直堆叠多层存储单元的方式，实现堆叠式的3DNAND存储器件。在3D NAND存储器件中，首先要形成氮化硅层和氧化硅层的堆叠层，其中的氮化硅层为牺牲层，在堆叠层中形成沟道孔以及沟道孔中的存储层之后，将氮化硅层置换为金属层，作为每一层存储单元的栅线，每一沟道孔中形成一串存储单元，从而提高存储器件的集成度。
在3D NAND存储器件的制造工艺中，对堆叠层中的氮化硅层的形成工艺要求较高，需要有较小的热收缩率，以及较高的拉应力，控制氮化硅的热收缩率，可以避免后续高温工艺造成收缩，影响后续工艺的完成；控制氮化硅的拉应力，可以与氧化硅层在应力上达到平衡，避免晶片的由于氮化硅应力造成的翘曲。
发明内容
有鉴于此，本发明的目的在于提供一种氮化硅层的制备方法，提高氮化硅的拉应力，降低氮化硅的热收缩率。
为实现上述目的，本发明有如下技术方案：
一种氮化硅的制备方法，包括：
采用等离子体增强化学气相沉积的方法沉积氮化硅，反应气体为硅烷和氨气，其中，沉积时采用高频功率，硅烷的流量范围为90-110sccm，氨气的流量范围为1500-1700sccm。
可选地，高频功率的功率范围为1800-2100W。
可选地，沉积氮化硅时反应气体的出气孔到晶圆表面的高度范围为0.35-0.55inch。
可选地，硅烷的流量为100sccm，氨气的流量为1600sccm。
可选地，高频电源的功率为1898W。
可选地，沉积氮化硅时反应气体的出气孔到晶圆表面的高度为0.45inch。
可选地，沉积氮化硅时反应腔的温度为550℃，反应腔的压力为1.5torr。
可选地，所述制备方法用于形成3D NAND存储器件堆叠层中的牺牲层。
可选地，所述制备方法用于形成硬掩膜层、保护层或刻蚀停止层。
本发明实施例提供的氮化硅的制备方法，采用等离子体增强化学气相沉积的方法沉积氮化硅，反应气体为硅烷和氨气，其中，沉积时采用高频功率，硅烷的流量范围为90-110sccm，氨气的流量范围为1500-1700sccm。该方法中，采用高频功率，降低沉积时残留的硅氢键，从而提高氮化硅的拉应力，同时，配合控制硅烷和氨气流量在合理的范围内，达到降低氮化硅的热收缩率的目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了采用本发明实施例的制备方法形成的包含氮化硅层的堆叠层的TEM图片；
图2示出了采用现有技术和本发明实施例的制备方法形成的氮化硅的氢键浓度对比示意图；
图3示出了采用现有技术和本发明实施例的制备方法形成的氮化硅的拉应力对比示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，在3D NAND存储器件的制造工艺中，需要形成氮化硅层和氧化硅层的堆叠层，该堆叠层用于形成垂直方向的存储单元，堆叠层中氮化硅层的层数也越来越多，通常在32层、64层，甚至128层，厚度达到几个微米，这对氮化硅的应力要求很高，否则会造成晶片的翘曲，此外，堆叠层用于形成垂直方向的存储单元，在后续工艺中会有多道高温工艺，对氮化硅的热收缩率也提出了更高的要求，否则会影响后续工艺的正常进行。
为此，本发明提出了一种氮化硅的制备方法，以提高氮化硅的拉应力，降低氮化硅的热收缩率，该制备方法包括：采用等离子体增强化学气相沉积的方法沉积氮化硅，反应气体为硅烷和氨气，其中，沉积时采用高频功率，硅烷的流量范围为90-110sccm，氨气的流量范围为1500-1700sccm。
在等离子体增强化学气相沉积(PECVD,Plasma Enhanced Chemical VaporDeposition)中通常会有高频和低频两组功率源，高频功率源是指产生等离子体的工作频率为高频，对于不同的设备高频的频率值会有所不同，通常地，高频的频率为13.56MHz。
在本申请中，采用高频功率，低频功率会使得沉积的氮化硅薄膜中残留大量的硅氢键，硅氢键的键长较大，而氢键含量越高，氮化硅薄膜的拉应力就越弱，同时，硅氢键键能活性越高，在热处理之后会以氢气的形式逸出，造成氮化硅薄膜产生较大的收缩，也会降低氮化硅薄膜的拉应力。通过采用高频功率，可以减少氮化硅薄膜中残留的硅氢键，从而提高氮化硅薄膜的拉应力。优选地，高频功率的功率范围可以为1800-2100W。
而反应气体的流量与氮化硅薄膜的热收缩率有强相关性，在沉积氮化硅薄膜时，反应气体为硅烷(SiH4)和氨气(NH3)，在采用高频功率的同时，硅烷的流量范围可以为90-110sccm，氨气的流量范围可以为1500-1700sccm，通过控制硅烷和氨气流量在合理的范围内，可以实现降低氮化硅的热收缩率的目的。
此外，还可以进一步的提高氮化硅薄膜的均匀性，在上述工艺的基础上，进一步控制反应气体的出气孔到晶圆表面的高度，达到提高氮化硅薄膜的均匀性的目的，具体的，沉积氮化硅时反应气体的出气孔到晶圆表面的高度范围可以为0.35-0.55inch。
对于反应腔的温度以及反应腔的压力可以采用常规设置，沉积氮化硅薄膜时，反应腔的温度通常为550℃，反应腔的压力通常为1.5torr。
该方法尤其适用于3D NAND存储器件的堆叠层中氮化硅层的制备，在一些实施例中，用于形成所述堆叠层中的氮化硅层，形成每一氮化硅层时的工艺参数为：反应腔的温度可以为550℃，反应腔的压力可以为1.5torr，高频功率的功率范围可以为1800-2100W，反应气体的出气孔到晶圆表面的高度范围可以为0.35-0.55inch，硅烷的流量范围可以为90-110sccm，氨气的流量范围可以为1500-1700sccm。在此工艺条件下，形成的堆叠层不存在明显翘曲，氮化硅薄膜的热收缩率小，且具有良好的均匀性。
氮化硅层为牺牲层，在后续工艺中，该氮化硅层将会被去除，并被替换为金属层，作为每一层存储器件的栅极，因此，氮化硅层的厚度直接决定了器件的栅极物理尺寸，氮化硅层的均匀性决定了栅极的均匀性以及器件的性能，合理的调配氮化硅的本征应力，使得晶片的翘曲度稳定在合理的范围内，保证后续工艺的顺利进行，较低的收缩率保证，在后续的高温处理工艺中，氮化硅层较低的收缩率，避免对其他工艺造成影响。
在一个具体的实施例中，形成了包括71层氮化硅层的堆叠层，依次在衬底上交替沉积氮化硅和氧化硅，从而形成堆叠层，在形成堆叠层之后，进行热退火，释放堆叠层中的应力，在形成每一氮化硅层时的工艺参数为：反应腔的温度为550℃，反应腔的压力为1.5torr，高频功率的功率为1898W，硅烷的流量为100sccm，氨气的流量为1600sccm，反应气体的出气孔到晶圆表面的高度为0.45inch。
在形成完整个堆叠层之后，会进行热退火工艺，释放堆叠层中的应力，对于该实施例形成的堆叠层，在热退火之后，对堆叠层进行TEM(透射电子显微镜，Transmissionelectron microscope)分析，参考图1所示，其中，图(A)、(B)、(C)分别为堆叠层底部、中部和顶部的剖面示意图，黑色的线条为氮化硅层，白色的线条为氧化硅层，可以看到，底部、中部和顶部的氮化硅层都没有明显的翘曲变形，且具有较好的均匀性。
参考图2所示，为现有技术和本发明实施例形成的氮化硅的氢键浓度对比示意图，图3为现有技术和本发明实施例形成的氮化硅的拉应力对比示意图，其中，S6代表本发明实施例制备方法形成的氮化硅，TC1-BL代表现有技术制备方法形成的氮化硅，可以看到，本发明实施例中形成的氮化硅中的氢键浓度大幅减小，其中的氢键包括Si-H键和N-H键，而拉应力得到较大提升。
对于上述的氮化硅薄膜的制备方法，还适用于其他的应用，例如形成氮化硅的硬掩膜层，氮化硅的保护层，以及氮化硅的刻蚀停止层等。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种氮化硅的制备方法，其特征在于，包括：
采用等离子体增强化学气相沉积的方法沉积氮化硅，反应气体为硅烷和氨气，其中，沉积时采用高频功率，硅烷的流量范围为90-110sccm，氨气的流量范围为1500-1700sccm。
2.根据权利要求1所述的方法，其特征在于，高频功率的功率范围为1800-2100W。
3.根据权利要求2所述的方法，其特征在于，沉积氮化硅时反应气体的出气孔到晶圆表面的高度范围为0.35-0.55inch。
4.根据权利要求1所述的方法，其特征在于，硅烷的流量为100sccm，氨气的流量为1600sccm。
5.根据权利要求4所述的方法，其特征在于，高频电源的功率为1898W。
6.根据权利要求5所述的方法，其特征在于，沉积氮化硅时反应气体的出气孔到晶圆表面的高度为0.45inch。
7.根据权利要求1-6中任一项所述的方法，其特征在于，沉积氮化硅时反应腔的温度为550℃，反应腔的压力为1.5torr。
8.根据权利要求7所述的方法，其特征在于，所述制备方法用于形成3DNAND存储器件堆叠层中的牺牲层。
9.根据权利要求1所述的方法，其特征在于，所述制备方法用于形成硬掩膜层、保护层或刻蚀停止层。
CN201710772290.5A 2017-08-31 2017-08-31 一种氮化硅层的制备方法 Active CN107564800B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710772290.5A CN107564800B (zh) 2017-08-31 2017-08-31 一种氮化硅层的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710772290.5A CN107564800B (zh) 2017-08-31 2017-08-31 一种氮化硅层的制备方法

Publications (2)

Publication Number Publication Date
CN107564800A true CN107564800A (zh) 2018-01-09
CN107564800B CN107564800B (zh) 2020-02-18

Family

ID=60977654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710772290.5A Active CN107564800B (zh) 2017-08-31 2017-08-31 一种氮化硅层的制备方法

Country Status (1)

Country Link
CN (1) CN107564800B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687524A (zh) * 2020-12-25 2021-04-20 长江存储科技有限责任公司 一种晶圆弯曲度调整方法
CN114388265A (zh) * 2022-01-11 2022-04-22 广州粤芯半导体技术有限公司 Mim电容器中绝缘体薄膜及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1242597A (zh) * 1998-03-09 2000-01-26 西门子公司 带有有利于表面状态钝化的层的器件结构
CN1914717A (zh) * 2004-01-29 2007-02-14 应用材料公司 应力被调节的单层氮化硅膜及其沉积方法
CN101167165A (zh) * 2005-05-26 2008-04-23 应用材料股份有限公司 增加pecvd氮化硅膜层的压缩应力的方法
CN101393869A (zh) * 2007-09-17 2009-03-25 中芯国际集成电路制造(上海)有限公司 氮化硅薄膜及接触刻蚀停止层的形成方法
CN101496145A (zh) * 2006-06-20 2009-07-29 应用材料股份有限公司 利用原位氮等离子体处理及非原位紫外光固化来增加氮化硅拉伸应力的方法
CN101989623A (zh) * 2009-08-07 2011-03-23 比亚迪股份有限公司 一种太阳能电池减反射膜及其制备方法
CN103109352A (zh) * 2010-10-06 2013-05-15 应用材料公司 用于3d内存应用的pecvd氧化物-氮化物以及氧化物-硅堆栈
CN103296068A (zh) * 2012-03-02 2013-09-11 中芯国际集成电路制造(上海)有限公司 Cmos及其形成方法
CN105845549A (zh) * 2015-01-29 2016-08-10 气体产品与化学公司 制造3d装置的方法和前体
CN105977198A (zh) * 2016-06-20 2016-09-28 西安电子科技大学 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法
CN106057636A (zh) * 2015-04-01 2016-10-26 应用材料公司 在3d nand存储设备中用于提高竖直蚀刻性能的膜的等离子体增强化学气相沉积
CN106449362A (zh) * 2016-10-10 2017-02-22 上海华力微电子有限公司 一种改善应力记忆工艺效果的方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1242597A (zh) * 1998-03-09 2000-01-26 西门子公司 带有有利于表面状态钝化的层的器件结构
CN1914717A (zh) * 2004-01-29 2007-02-14 应用材料公司 应力被调节的单层氮化硅膜及其沉积方法
CN101167165A (zh) * 2005-05-26 2008-04-23 应用材料股份有限公司 增加pecvd氮化硅膜层的压缩应力的方法
CN101496145A (zh) * 2006-06-20 2009-07-29 应用材料股份有限公司 利用原位氮等离子体处理及非原位紫外光固化来增加氮化硅拉伸应力的方法
CN101393869A (zh) * 2007-09-17 2009-03-25 中芯国际集成电路制造(上海)有限公司 氮化硅薄膜及接触刻蚀停止层的形成方法
CN101989623A (zh) * 2009-08-07 2011-03-23 比亚迪股份有限公司 一种太阳能电池减反射膜及其制备方法
CN103109352A (zh) * 2010-10-06 2013-05-15 应用材料公司 用于3d内存应用的pecvd氧化物-氮化物以及氧化物-硅堆栈
CN103296068A (zh) * 2012-03-02 2013-09-11 中芯国际集成电路制造(上海)有限公司 Cmos及其形成方法
CN105845549A (zh) * 2015-01-29 2016-08-10 气体产品与化学公司 制造3d装置的方法和前体
CN106057636A (zh) * 2015-04-01 2016-10-26 应用材料公司 在3d nand存储设备中用于提高竖直蚀刻性能的膜的等离子体增强化学气相沉积
CN105977198A (zh) * 2016-06-20 2016-09-28 西安电子科技大学 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法
CN106449362A (zh) * 2016-10-10 2017-02-22 上海华力微电子有限公司 一种改善应力记忆工艺效果的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
邓其明: "PECVD氮化硅薄膜的制备工艺及仿真研究", 《优秀硕士论文集》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687524A (zh) * 2020-12-25 2021-04-20 长江存储科技有限责任公司 一种晶圆弯曲度调整方法
CN114388265A (zh) * 2022-01-11 2022-04-22 广州粤芯半导体技术有限公司 Mim电容器中绝缘体薄膜及其制备方法

Also Published As

Publication number Publication date
CN107564800B (zh) 2020-02-18

Similar Documents

Publication Publication Date Title
TWI749031B (zh) 填充間隙的方法及儀器
TWI541898B (zh) 用於半導體整合之非敏性乾式移除製程
CN100561708C (zh) 制造受应力电晶体结构的集成制程
CN101199044A (zh) 硅基电介质的化学气相沉积方法
CN100561684C (zh) 基底绝缘膜的形成方法
TWI710015B (zh) 基板處理方法
CN106298473A (zh) 半导体器件的制造方法及衬底处理装置
TW201330103A (zh) 減少間隙填充製程期間基板差排之方法
WO2018088003A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101577862B1 (ko) 붕소 함유 실리콘산탄질화막의 형성 방법 및 실리콘산탄질화막의 형성 방법
JP6091940B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US20140057458A1 (en) Method for forming silicon oxide film of semiconductor device
CN107564800A (zh) 一种氮化硅层的制备方法
CN110651375A (zh) 用于显示器应用的cvd薄膜应力控制方法
CN1267975C (zh) 于一半导体晶片表面上沉积一薄膜的方法
JPH06236853A (ja) 窒化物薄膜の成長方法
KR20030041088A (ko) 유전체 박막 제조 방법 및 시스템
US6235654B1 (en) Process for forming PECVD nitride with a very low deposition rate
JP2006500778A (ja) ウェハ用二層ｌｔｏ背面シール
WO2022179037A1 (zh) 半导体结构的制作方法
US8822348B2 (en) Dummy wafer structure and method of forming the same
JP3230185B2 (ja) 均一誘電層の沈積法
TWI682499B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
US8748260B2 (en) Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits
CN1226079A (zh) 半导体器件成膜方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant