JP3230185B2 - 均一誘電層の沈積法 - Google Patents

均一誘電層の沈積法

Info

Publication number
JP3230185B2
JP3230185B2 JP20782797A JP20782797A JP3230185B2 JP 3230185 B2 JP3230185 B2 JP 3230185B2 JP 20782797 A JP20782797 A JP 20782797A JP 20782797 A JP20782797 A JP 20782797A JP 3230185 B2 JP3230185 B2 JP 3230185B2
Authority
JP
Japan
Prior art keywords
dielectric layer
substrate
uniform
depositing
chemical vapor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20782797A
Other languages
English (en)
Other versions
JPH10303191A (ja
Inventor
耿輝 廖
敏龍 黄
玉▲タン▼ ▲トウ▼
光▲ツァウ▼ 陳
文鐸 蘇
Original Assignee
台湾茂▲シイ▼電子股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台湾茂▲シイ▼電子股▲分▼有限公司 filed Critical 台湾茂▲シイ▼電子股▲分▼有限公司
Publication of JPH10303191A publication Critical patent/JPH10303191A/ja
Application granted granted Critical
Publication of JP3230185B2 publication Critical patent/JP3230185B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は均一誘電層の沈積法
であり、特に半導体の製造プロセスに応用される均一誘
電層の沈積法である。
【0002】
【従来の技術】半導体の製造において、誘電層の成長方
法は沈積法又は熱酸化法等の非沈積法で行われていた。
誘電層の沈積については、既に多くの多種多様の沈積法
が発展され、例えば早期の蒸着を始めとして、現在慣用
されている物理蒸着(PVD)又は化学蒸着(CVD)
等があり、その中にもCVD法が最も適用されている。
現在慣用されている誘電層の沈積法では、主としてCV
D沈積法を常圧CVD(APCVD)、第二常圧CVD
(SPCVD)、低圧CVD(LPCVD)及びプラズ
マ補強CVD(PECVD)に区分し、その使用される
含シリコン反応ガスの供給源としてシラン(SiH4
又はテトラエチルオルソシリケート(TEOS)が使用
されている。
【0003】TEOSを利用して二酸化珪素(Si
2)誘電層のLPCVD沈積を行う沈積法は、ステッ
プカバレージが良好であることから、従来から半導体の
製造プロセスに広く応用されていた。しかしながら、所
要の反応温度がかなり高い(650〜750℃)ため、
400℃の温度下で行われるPECVD沈積に代りつつ
ある。一方、TEOSを利用して行われるAPCVD沈
積のプロセスでは、近年オゾンを通して反応を550℃
までに低下させた温度下で行わさせる方法が採られてい
る。
【0004】
【発明が解決しようとする課題】しかしながら、この従
来のTEOSを使用したPECVD沈積プロセスの進行
後、その過程中イオンの衝撃を受けて発生された表面電
荷の残留により、続いてTEOSを使用しオゾンを通し
たAPCVD又はSACVDの誘電層沈積プロセス中に
沈積速度の不均一を来たし、ウェハ上に沈積された誘電
層の厚さがウェハの円心からの距離に従って違ってしま
い、後続プロセスの進行がスムーズに運べないという不
都合が存在していた。
【0005】本発明は上記の欠点を解決し、残留電荷分
布の不均一現象を除去し、誘電層を均一に沈積させる均
一誘電層の沈積法を提供することを主たる目的とするも
のである。
【0006】
【課題を解決するための手段】上記目的を達成するため
に本発明の均一誘電層の沈積法は、(a)基板を供給す
るステップと、(b)プラズマ補強化学蒸着法(PEC
VD)により、前記基板上に第1の誘電膜材を沈積させ
るステップと、(c)酸素プラズマを導入して、前記基
板表面の電荷分布の不均一現象を除去するステップと、
(d)化学蒸着法(CVD)により、テトラエチルオル
ソシリケート(TEOS)を反応ガスの供給源として、
前記酸素プラズマで処理した前記第1の誘電膜上に第2
の誘電膜材を沈積させて前記基板上に均一厚さの誘電層
を得るステップと、を備えてなり、これにより上記の課
題を解決しようとするものである。
【0007】上記コンセプションによれば、均一な誘電
層を形成する方法において前記基板は、その上にポリシ
リコンゲート構造を有するシリコン基板である。
【0008】上記コンセプションによれば、均一な誘電
層を形成する方法において、前記プラズマ補強化学蒸着
法はテトラエチルオルソシリケート(TEOS)を反応
ガスの供給源として、前記第1の誘電膜材を前記基板上
に沈積させる方法である。
【0009】上記コンセプションによれば、均一な誘電
層を形成する方法において、前記第1の誘電膜材は二酸
化珪素である。
【0010】上記コンセプションによれば、前記ステッ
プ(c)において導入された酸素プラズマの圧力は3〜
14torr、好ましくは8.2torrである。
【0011】上記コンセプションによれば、前記ステッ
プ(d)において使用された化学蒸着法は、オゾンを添
加した常圧化学蒸着法と、オゾンを添加した第二常圧化
学蒸着法との中から一つ選んで使用され、テトラエチル
オルソシリケート(TEOS)を反応ガスの供給源とし
て、第2の誘電膜材を前記第1の誘電膜上に沈積させる
方法である。
【0012】上記コンセプションによれば、前記第2の
誘電膜材は二酸化珪素である。
【0013】このように上記均一誘電層の沈積法は、シ
リコン基板を供給し、沈積される誘電層が二酸化珪素で
あり、使用される反応ガスの供給源としてテトラエチル
オルソシリケート(TEOS)を用い、PE/TEOS
プロセス後3〜14torr、好ましくは8.2tor
rの酸素プラズマを導入することにより、残留電荷分布
の不均一現象が除去され、後続のO3/TEOSプロセ
スにおける厚さの均一性が改善されることから、誘電層
が均一に沈積される。
【0014】
【発明の実施の形態】以下、添付図を参照しながら、本
発明の実施形態を説明する。
【0015】MOSセル系の半導体製造プロセスにおい
て、よくPECVD/TEOS沈積プロセスに、オゾン
を通すAPCVD/TEOS又はSACVD/TEOS
沈積プロセスを附加して、例えば二酸化珪素誘電層の沈
積が行われているが、O3/TEOSプロセスの厚さの
均一性がその下のPE/TEOS層に密接に関連するこ
とはこの分野の業者のよく知るところである。そして上
記に説明されているようにPE/TEOSプロセス後に
残留された電荷はウェハに沈積された誘電層の厚さをウ
ェハの円心から離れた距離に従って違わせるので、後続
の製造プロセスが困難になる。これを改善するために本
発明の均一誘電層の沈積法が提供される。
【0016】即ち、(a)基板を供給するステップと、
(b)プラズマ補強化学蒸着法(PECVD)により、
前記基板上に第1の誘電膜材を沈積させるステップと、
(c)酸素プラズマを導入して、前記基板表面の電荷分
布の不均一現象を除去するステップと、(d)化学蒸着
法(CVD)により、前記酸素プラズマで処理した前記
第1の誘電膜上に第2の誘電膜材を沈積させて前記基板
上に均一厚さの誘電層を得るステップと、を備えてなる
均一誘電層の沈積法を提供することにより、図1の曲線
A及び図2の曲線Cに示されるように電荷分布の良好な
均一性が得られた。
【0017】ここにおいて、図1は本発明方法により処
理された後に得られた誘電層と従来の誘電層とを表面電
荷分析機により測定して得た酸化電荷分布比較図であ
り、その図中、基板とプラズマ出口との距離が280m
ilsの場合において、曲線Aは本発明方法により圧力
8.2torr下で形成され、曲線Bは従来の圧力1t
orr下で形成された酸化電荷分布を示している。
【0018】一方、図2は本発明方法により処理された
後に得られた誘電層と従来の誘電層とを表面電荷分析機
により測定して得た酸化電荷分布比較図であり、その図
中、基板とプラズマ出口との距離が780milsの場
合において、曲線Cは本発明方法により圧力8.2to
rr下で形成され、曲線Dは従来の圧力1torr下で
形成された酸化電荷分布を示している。
【0019】これら図1及び図2における曲線A及び曲
線Cの表示から本発明の方法による均一誘電層の沈積が
裏付けられる。
【0020】このように、上記誘電層の均一沈積法は、
シリコン基板を供給し、沈積される誘電層が二酸化珪素
であり、使用される反応ガスの供給源としてテトラエチ
ルオルソシリケート(TEOS)を用い、PE/TEO
Sプロセスの経過後、3〜14torr、好ましくは
8.2torrの酸素プラズマを導入することにより、
残留電荷分布の不均一現象が除去され、後続のO3/T
EOSプロセスにおける厚さの均一性が改善されること
から、誘電層が均一に沈積される。当然ながら、上記の
沈積において使用されるプラズマは、N2Oプラズマ又
はN2プラズマに置換してもよい。
【図面の簡単な説明】
図1は本発明の方法により処理された後に得られた誘電
層と従来の誘電層とを表面電荷分析機により測定して得
た酸化電荷分布比較図である。図2は同じく本発明の方
法により処理された後に得られた誘電層と従来の誘電層
とを表面電荷分析機により測定して得た酸化電荷分布比
較図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−189578(JP,A) 特開 平6−252275(JP,A) 特開 平10−64998(JP,A) 特開 平7−50295(JP,A) 特開 平5−291415(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/316

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】(a)基板を供給するステップと、(b)
    プラズマ補強化学蒸着法(PECVD)により、前記基
    板上に第1の誘電膜材を沈積させるステップと、(c)
    酸素プラズマを導入して、前記基板表面の電荷分布の不
    均一現象を除去するステップと、(d)化学蒸着法(C
    VD)により、テトラエチルオルソシリケート(TEO
    S)を反応ガスの供給源として、前記酸素プラズマで処
    理した前記第1の誘電膜上に第2の誘電膜材を沈積させ
    て前記基板上に均一厚さの誘電層を得るステップと、を
    備えてなる均一誘電層の沈積法。
  2. 【請求項2】前記基板はその上にポリシリコンゲート構
    造を有するシリコン基板である、請求項1に記載の均一
    誘電層の沈積法。
  3. 【請求項3】前記ステップ(b)における前記プラズマ
    補強化学蒸着法は、テトラエチルオルソシリケート(T
    EOS)を反応ガスの供給源として、前記第1の誘電膜
    材を前記基板上に沈積させる、請求項1に記載の均一誘
    電層の沈積法。
  4. 【請求項4】前記第1の誘電膜材は二酸化珪素である、
    請求項3に記載の均一誘電層の沈積法。
  5. 【請求項5】前記ステップ(c)において導入された酸
    素プラズマの圧力は3〜14torrである、請求項1
    に記載の均一誘電層の沈積法。
  6. 【請求項6】前記ステップ(d)において使用された化
    学蒸着法はオゾンを添加した常圧化学蒸着法が選んで使
    用され、テトラエチルオルソシリケート(TEOS)を
    反応ガスの供給源として、第2の誘電膜材を前記第1の
    誘電膜上に沈積させる、請求項1に記載の均一誘電層の
    沈積法。
  7. 【請求項7】前記第2の誘電膜材は二酸化珪素である、
    請求項6に記載の均一誘電層の沈積法。
  8. 【請求項8】前記ステップ(c)において導入された酸
    素プラズマの圧力は8.2torrである、請求項5に
    記載の均一誘電層の沈積法。
JP20782797A 1997-04-30 1997-08-01 均一誘電層の沈積法 Expired - Fee Related JP3230185B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW86105753 1997-04-30
TW86105753A TW389963B (en) 1997-04-30 1997-04-30 Method of depositing uniform dielectric layers

Publications (2)

Publication Number Publication Date
JPH10303191A JPH10303191A (ja) 1998-11-13
JP3230185B2 true JP3230185B2 (ja) 2001-11-19

Family

ID=21626575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20782797A Expired - Fee Related JP3230185B2 (ja) 1997-04-30 1997-08-01 均一誘電層の沈積法

Country Status (2)

Country Link
JP (1) JP3230185B2 (ja)
TW (1) TW389963B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077104A (ja) * 1999-09-07 2001-03-23 Miyazaki Oki Electric Co Ltd 半導体装置の層間絶縁膜の形成方法
KR101897214B1 (ko) * 2011-11-16 2018-10-23 주식회사 원익아이피에스 박막 제조 방법
GB201522552D0 (en) * 2015-12-21 2016-02-03 Spts Technologies Ltd Method of improving adhesion

Also Published As

Publication number Publication date
TW389963B (en) 2000-05-11
JPH10303191A (ja) 1998-11-13

Similar Documents

Publication Publication Date Title
US6207304B1 (en) Method of forming silicon oxy-nitride films by plasma-enhanced chemical vapor deposition
US7462571B2 (en) Film formation method and apparatus for semiconductor process for forming a silicon nitride film
JP3265042B2 (ja) 成膜方法
US6936549B2 (en) Chemical vapor deposition using organometallic precursors
KR100469126B1 (ko) 수소 함유량이 적은 박막 형성방법
US7601651B2 (en) Method to improve the step coverage and pattern loading for dielectric films
US5356722A (en) Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
US6962876B2 (en) Method for forming a low-k dielectric layer for a semiconductor device
US6531413B2 (en) Method for depositing an undoped silicate glass layer
US20170243734A1 (en) Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
KR20180012727A (ko) 기판 처리 방법
US20030215570A1 (en) Deposition of silicon nitride
US20050014365A1 (en) Methods of forming cobalt layers for semiconductor devices
JPH1174485A (ja) 半導体装置およびその製造方法
US7112531B2 (en) Silicon oxide co-deposition/etching process
US6482754B1 (en) Method of forming a carbon doped oxide layer on a substrate
US6500771B1 (en) Method of high-density plasma boron-containing silicate glass film deposition
JP3230185B2 (ja) 均一誘電層の沈積法
US6235654B1 (en) Process for forming PECVD nitride with a very low deposition rate
US5883015A (en) Method for using oxygen plasma treatment on a dielectric layer
JPH05251347A (ja) 成膜方法
JP2629587B2 (ja) 半導体装置の製造方法
US7326438B2 (en) Method for depositing nitride film using chemical vapor deposition apparatus of single chamber type
JPH06181205A (ja) 半導体装置の製造方法
JPH06342786A (ja) 絶縁膜の形成方法および減圧cvd装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees