JPH10303191A - 均一誘電層の沈積法 - Google Patents
均一誘電層の沈積法Info
- Publication number
- JPH10303191A JPH10303191A JP20782797A JP20782797A JPH10303191A JP H10303191 A JPH10303191 A JP H10303191A JP 20782797 A JP20782797 A JP 20782797A JP 20782797 A JP20782797 A JP 20782797A JP H10303191 A JPH10303191 A JP H10303191A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- substrate
- depositing
- chemical vapor
- vapor deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】残留電荷分布の不均一現象を除去し、誘電層を
均一に沈積させる均一誘電層の沈積法を提供する。 【解決手段】上記課題を達成するために、本発明の均一
誘電層の沈積法は、（ａ）基板を供給するステップと、
（ｂ）プラズマ補強化学蒸着法（ＰＥＣＶＤ）により、
前記基板上に第１の誘電膜材を沈積させるステップと、
（ｃ）酸素プラズマを導入して、前記基板表面の電荷分
布の不均一現象を除去するステップと、（ｄ）化学蒸着
法（ＣＶＤ）により、前記酵素プラズマで処理した前記
第１の誘電膜上に第２の誘電膜材を沈積させて前記基板
上に均一厚さの誘電層を得るステップと、を備えてな
る。
均一に沈積させる均一誘電層の沈積法を提供する。 【解決手段】上記課題を達成するために、本発明の均一
誘電層の沈積法は、（ａ）基板を供給するステップと、
（ｂ）プラズマ補強化学蒸着法（ＰＥＣＶＤ）により、
前記基板上に第１の誘電膜材を沈積させるステップと、
（ｃ）酸素プラズマを導入して、前記基板表面の電荷分
布の不均一現象を除去するステップと、（ｄ）化学蒸着
法（ＣＶＤ）により、前記酵素プラズマで処理した前記
第１の誘電膜上に第２の誘電膜材を沈積させて前記基板
上に均一厚さの誘電層を得るステップと、を備えてな
る。
Description
【０００１】
【発明の属する技術分野】本発明は均一誘電層の沈積法
であり、特に半導体の製造プロセスに応用される均一誘
電層の沈積法である。
であり、特に半導体の製造プロセスに応用される均一誘
電層の沈積法である。
【０００２】
【従来の技術】半導体の製造において、誘電層の成長方
法は沈積法又は熱酸化法等の非沈積法で行われていた。
誘電層の沈積については、既に多くの多種多様の沈積法
が発展され、例えば早期の蒸着を始めとして、現在慣用
されている物理蒸着（ＰＶＤ）又は化学蒸着（ＣＶＤ）
等があり、その中にもＣＶＤ法が最も適用されている。
現在慣用されている誘電層の沈積法では、主としてＣＶ
Ｄ沈積法を常圧ＣＶＤ（ＡＰＣＶＤ）、第二常圧ＣＶＤ
（ＳＰＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）及びプラズ
マ補強ＣＶＤ（ＰＥＣＶＤ）に区分し、その使用される
含シリコン反応ガスの供給源としてシラン（ＳｉＨ4）
又はテトラエチルオルソシリケート（ＴＥＯＳ）が使用
されている。
法は沈積法又は熱酸化法等の非沈積法で行われていた。
誘電層の沈積については、既に多くの多種多様の沈積法
が発展され、例えば早期の蒸着を始めとして、現在慣用
されている物理蒸着（ＰＶＤ）又は化学蒸着（ＣＶＤ）
等があり、その中にもＣＶＤ法が最も適用されている。
現在慣用されている誘電層の沈積法では、主としてＣＶ
Ｄ沈積法を常圧ＣＶＤ（ＡＰＣＶＤ）、第二常圧ＣＶＤ
（ＳＰＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）及びプラズ
マ補強ＣＶＤ（ＰＥＣＶＤ）に区分し、その使用される
含シリコン反応ガスの供給源としてシラン（ＳｉＨ4）
又はテトラエチルオルソシリケート（ＴＥＯＳ）が使用
されている。
【０００３】ＴＥＯＳを利用して二酸化珪素（Ｓｉ
Ｏ2）誘電層のＬＰＣＶＤ沈積を行う沈積法は、ステッ
プカバレージが良好であることから、従来から半導体の
製造プロセスに広く応用されていた。しかしながら、所
要の反応温度がかなり高い（６５０〜７５０℃）ため、
４００℃の温度下で行われるＰＥＣＶＤ沈積に代りつつ
ある。一方、ＴＥＯＳを利用して行われるＡＰＣＶＤ沈
積のプロセスでは、近年オゾンを通して反応を５５０℃
までに低下させた温度下で行わさせる方法が採られてい
る。
Ｏ2）誘電層のＬＰＣＶＤ沈積を行う沈積法は、ステッ
プカバレージが良好であることから、従来から半導体の
製造プロセスに広く応用されていた。しかしながら、所
要の反応温度がかなり高い（６５０〜７５０℃）ため、
４００℃の温度下で行われるＰＥＣＶＤ沈積に代りつつ
ある。一方、ＴＥＯＳを利用して行われるＡＰＣＶＤ沈
積のプロセスでは、近年オゾンを通して反応を５５０℃
までに低下させた温度下で行わさせる方法が採られてい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来のＴＥＯＳを使用したＰＥＣＶＤ沈積プロセスの進行
後、その過程中イオンの衝撃を受けて発生された表面電
荷の残留により、続いてＴＥＯＳを使用しオゾンを通し
たＡＰＣＶＤ又はＳＡＣＶＤの誘電層沈積プロセス中に
沈積速度の不均一を来たし、ウェハ上に沈積された誘電
層の厚さがウェハの円心からの距離に従って違ってしま
い、後続プロセスの進行がスムーズに運べないという不
都合が存在していた。
来のＴＥＯＳを使用したＰＥＣＶＤ沈積プロセスの進行
後、その過程中イオンの衝撃を受けて発生された表面電
荷の残留により、続いてＴＥＯＳを使用しオゾンを通し
たＡＰＣＶＤ又はＳＡＣＶＤの誘電層沈積プロセス中に
沈積速度の不均一を来たし、ウェハ上に沈積された誘電
層の厚さがウェハの円心からの距離に従って違ってしま
い、後続プロセスの進行がスムーズに運べないという不
都合が存在していた。
【０００５】本発明は上記の欠点を解決し、残留電荷分
布の不均一現象を除去し、誘電層を均一に沈積させる均
一誘電層の沈積法を提供することを主たる目的とするも
のである。
布の不均一現象を除去し、誘電層を均一に沈積させる均
一誘電層の沈積法を提供することを主たる目的とするも
のである。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明の均一誘電層の沈積法は、（ａ）基板を供給す
るステップと、（ｂ）プラズマ補強化学蒸着法（ＰＥＣ
ＶＤ）により、前記基板上に第１の誘電膜材を沈積させ
るステップと、（ｃ）酸素プラズマを導入して、前記基
板表面の電荷分布の不均一現象を除去するステップと、
（ｄ）化学蒸着法（ＣＶＤ）により、前記酵素プラズマ
で処理した前記第１の誘電膜上に第２の誘電膜材を沈積
させて前記基板上に均一厚さの誘電層を得るステップ
と、を備えてなり、これにより上記の課題を解決しよう
とするものである。
に本発明の均一誘電層の沈積法は、（ａ）基板を供給す
るステップと、（ｂ）プラズマ補強化学蒸着法（ＰＥＣ
ＶＤ）により、前記基板上に第１の誘電膜材を沈積させ
るステップと、（ｃ）酸素プラズマを導入して、前記基
板表面の電荷分布の不均一現象を除去するステップと、
（ｄ）化学蒸着法（ＣＶＤ）により、前記酵素プラズマ
で処理した前記第１の誘電膜上に第２の誘電膜材を沈積
させて前記基板上に均一厚さの誘電層を得るステップ
と、を備えてなり、これにより上記の課題を解決しよう
とするものである。
【０００７】上記コンセプションによれば、均一な誘電
層を形成する方法において前記基板は、その上にポリシ
リコンゲート構造を有するシリコン基板である。
層を形成する方法において前記基板は、その上にポリシ
リコンゲート構造を有するシリコン基板である。
【０００８】上記コンセプションによれば、均一な誘電
層を形成する方法において、前記プラズマ補強化学蒸着
法はテトラエチルオルソシリケート（ＴＥＯＳ）を反応
ガスの供給源として、前記第１の誘電膜材を前記基板上
に沈積させる方法である。
層を形成する方法において、前記プラズマ補強化学蒸着
法はテトラエチルオルソシリケート（ＴＥＯＳ）を反応
ガスの供給源として、前記第１の誘電膜材を前記基板上
に沈積させる方法である。
【０００９】上記コンセプションによれば、均一な誘電
層を形成する方法において、前記第１の誘電膜材は二酸
化珪素である。
層を形成する方法において、前記第１の誘電膜材は二酸
化珪素である。
【００１０】上記コンセプションによれば、前記ステッ
プ（ｃ）において導入された酸素プラズマの圧力は３〜
１４ｔｏｒｒ、好ましくは８．２ｔｏｒｒである。
プ（ｃ）において導入された酸素プラズマの圧力は３〜
１４ｔｏｒｒ、好ましくは８．２ｔｏｒｒである。
【００１１】上記コンセプションによれば、前記ステッ
プ（ｄ）において使用された化学蒸着法は、オゾンを添
加した常圧化学蒸着法と、オゾンを添加した第二常圧化
学蒸着法との中から一つ選んで使用され、テトラエチル
オルソシリケート（ＴＥＯＳ）を反応ガスの供給源とし
て、第２の誘電膜材を前記第１の誘電膜上に沈積させる
方法である。
プ（ｄ）において使用された化学蒸着法は、オゾンを添
加した常圧化学蒸着法と、オゾンを添加した第二常圧化
学蒸着法との中から一つ選んで使用され、テトラエチル
オルソシリケート（ＴＥＯＳ）を反応ガスの供給源とし
て、第２の誘電膜材を前記第１の誘電膜上に沈積させる
方法である。
【００１２】上記コンセプションによれば、前記第２の
誘電膜材は二酸化珪素である。
誘電膜材は二酸化珪素である。
【００１３】このように上記均一誘電層の沈積法は、シ
リコン基板を供給し、沈積される誘電層が二酸化珪素で
あり、使用される反応ガスの供給源としてテトラエチル
オルソシリケート（ＴＥＯＳ）を用い、ＰＥ／ＴＥＯＳ
プロセス後３〜１４ｔｏｒｒ、好ましくは８．２ｔｏｒ
ｒの酸素プラズマを導入することにより、残留電荷分布
の不均一現象が除去され、後続のＯ3／ＴＥＯＳプロセ
スにおける厚さの均一性が改善されることから、誘電層
が均一に沈積される。
リコン基板を供給し、沈積される誘電層が二酸化珪素で
あり、使用される反応ガスの供給源としてテトラエチル
オルソシリケート（ＴＥＯＳ）を用い、ＰＥ／ＴＥＯＳ
プロセス後３〜１４ｔｏｒｒ、好ましくは８．２ｔｏｒ
ｒの酸素プラズマを導入することにより、残留電荷分布
の不均一現象が除去され、後続のＯ3／ＴＥＯＳプロセ
スにおける厚さの均一性が改善されることから、誘電層
が均一に沈積される。
【００１４】
【発明の実施の形態】以下、添付図を参照しながら、本
発明の実施形態を説明する。
発明の実施形態を説明する。
【００１５】ＭＯＳセル系の半導体製造プロセスにおい
て、よくＰＥＣＶＤ／ＴＥＯＳ沈積プロセスに、オゾン
を通すＡＰＣＶＤ／ＴＥＯＳ又はＳＡＣＶＤ／ＴＥＯＳ
沈積プロセスを附加して、例えば二酸化珪素誘電層の沈
積が行われているが、Ｏ3／ＴＥＯＳプロセスの厚さの
均一性がその下のＰＥ／ＴＥＯＳ層に密接に関連するこ
とはこの分野の業者のよく知るところである。そして上
記に説明されているようにＰＥ／ＴＥＯＳプロセス後に
残留された電荷はウェハに沈積された誘電層の厚さをウ
ェハの円心から離れた距離に従って違わせるので、後続
の製造プロセスが困難になる。これを改善するために本
発明の均一誘電層の沈積法が提供される。
て、よくＰＥＣＶＤ／ＴＥＯＳ沈積プロセスに、オゾン
を通すＡＰＣＶＤ／ＴＥＯＳ又はＳＡＣＶＤ／ＴＥＯＳ
沈積プロセスを附加して、例えば二酸化珪素誘電層の沈
積が行われているが、Ｏ3／ＴＥＯＳプロセスの厚さの
均一性がその下のＰＥ／ＴＥＯＳ層に密接に関連するこ
とはこの分野の業者のよく知るところである。そして上
記に説明されているようにＰＥ／ＴＥＯＳプロセス後に
残留された電荷はウェハに沈積された誘電層の厚さをウ
ェハの円心から離れた距離に従って違わせるので、後続
の製造プロセスが困難になる。これを改善するために本
発明の均一誘電層の沈積法が提供される。
【００１６】即ち、（ａ）基板を供給するステップと、
（ｂ）プラズマ補強化学蒸着法（ＰＥＣＶＤ）により、
前記基板上に第１の誘電膜材を沈積させるステップと、
（ｃ）酸素プラズマを導入して、前記基板表面の電荷分
布の不均一現象を除去するステップと、（ｄ）化学蒸着
法（ＣＶＤ）により、前記酵素プラズマで処理した前記
第１の誘電膜上に第２の誘電膜材を沈積させて前記基板
上に均一厚さの誘電層を得るステップと、を備えてなる
均一誘電層の沈積法を提供することにより、図１の曲線
Ａ及び図２の曲線Ｃに示されるように電荷分布の良好な
均一性が得られた。
（ｂ）プラズマ補強化学蒸着法（ＰＥＣＶＤ）により、
前記基板上に第１の誘電膜材を沈積させるステップと、
（ｃ）酸素プラズマを導入して、前記基板表面の電荷分
布の不均一現象を除去するステップと、（ｄ）化学蒸着
法（ＣＶＤ）により、前記酵素プラズマで処理した前記
第１の誘電膜上に第２の誘電膜材を沈積させて前記基板
上に均一厚さの誘電層を得るステップと、を備えてなる
均一誘電層の沈積法を提供することにより、図１の曲線
Ａ及び図２の曲線Ｃに示されるように電荷分布の良好な
均一性が得られた。
【００１７】ここにおいて、図１は本発明方法により処
理された後に得られた誘電層と従来の誘電層とを表面電
荷分析機により測定して得た酸化電荷分布比較図であ
り、その図中、基板とプラズマ出口との距離が２８０ｍ
ｉｌｓの場合において、曲線Ａは本発明方法により圧力
８．２ｔｏｒｒ下で形成され、曲線Ｂは従来の圧力１ｔ
ｏｒｒ下で形成された酸化電荷分布を示している。
理された後に得られた誘電層と従来の誘電層とを表面電
荷分析機により測定して得た酸化電荷分布比較図であ
り、その図中、基板とプラズマ出口との距離が２８０ｍ
ｉｌｓの場合において、曲線Ａは本発明方法により圧力
８．２ｔｏｒｒ下で形成され、曲線Ｂは従来の圧力１ｔ
ｏｒｒ下で形成された酸化電荷分布を示している。
【００１８】一方、図２は本発明方法により処理された
後に得られた誘電層と従来の誘電層とを表面電荷分析機
により測定して得た酸化電荷分布比較図であり、その図
中、基板とプラズマ出口との距離が７８０ｍｉｌｓの場
合において、曲線Ｃは本発明方法により圧力８．２ｔｏ
ｒｒ下で形成され、曲線Ｄは従来の圧力１ｔｏｒｒ下で
形成された酸化電荷分布を示している。
後に得られた誘電層と従来の誘電層とを表面電荷分析機
により測定して得た酸化電荷分布比較図であり、その図
中、基板とプラズマ出口との距離が７８０ｍｉｌｓの場
合において、曲線Ｃは本発明方法により圧力８．２ｔｏ
ｒｒ下で形成され、曲線Ｄは従来の圧力１ｔｏｒｒ下で
形成された酸化電荷分布を示している。
【００１９】これら図１及び図２における曲線Ａ及び曲
線Ｃの表示から本発明の方法による均一誘電層の沈積が
裏付けられる。
線Ｃの表示から本発明の方法による均一誘電層の沈積が
裏付けられる。
【００２０】このように、上記誘電層の均一沈積法は、
シリコン基板を供給し、沈積される誘電層が二酸化珪素
であり、使用される反応ガスの供給源としてテトラエチ
ルオルソシリケート（ＴＥＯＳ）を用い、ＰＥ／ＴＥＯ
Ｓプロセスの経過後、３〜１４ｔｏｒｒ、好ましくは
８．２ｔｏｒｒの酸素プラズマを導入することにより、
残留電荷分布の不均一現象が除去され、後続のＯ3／Ｔ
ＥＯＳプロセスにおける厚さの均一性が改善されること
から、誘電層が均一に沈積される。当然ながら、上記の
沈積において使用されるプラズマは、Ｎ2Ｏプラズマ又
はＮ2プラズマに置換してもよい。
シリコン基板を供給し、沈積される誘電層が二酸化珪素
であり、使用される反応ガスの供給源としてテトラエチ
ルオルソシリケート（ＴＥＯＳ）を用い、ＰＥ／ＴＥＯ
Ｓプロセスの経過後、３〜１４ｔｏｒｒ、好ましくは
８．２ｔｏｒｒの酸素プラズマを導入することにより、
残留電荷分布の不均一現象が除去され、後続のＯ3／Ｔ
ＥＯＳプロセスにおける厚さの均一性が改善されること
から、誘電層が均一に沈積される。当然ながら、上記の
沈積において使用されるプラズマは、Ｎ2Ｏプラズマ又
はＮ2プラズマに置換してもよい。
図１は本発明の方法により処理された後に得られた誘電
層と従来の誘電層とを表面電荷分析機により測定して得
た酸化電荷分布比較図である。図２は同じく本発明の方
法により処理された後に得られた誘電層と従来の誘電層
とを表面電荷分析機により測定して得た酸化電荷分布比
較図である。
層と従来の誘電層とを表面電荷分析機により測定して得
た酸化電荷分布比較図である。図２は同じく本発明の方
法により処理された後に得られた誘電層と従来の誘電層
とを表面電荷分析機により測定して得た酸化電荷分布比
較図である。
Claims (7)
- 【請求項１】（ａ）基板を供給するステップと、（ｂ）
プラズマ補強化学蒸着法（ＰＥＣＶＤ）により、前記基
板上に第１の誘電膜材を沈積させるステップと、（ｃ）
酸素プラズマを導入して、前記基板表面の電荷分布の不
均一現象を除去するステップと、（ｄ）化学蒸着法（Ｃ
ＶＤ）により、前記酸素プラズマで処理した前記第１の
誘電膜上に第２の誘電膜材を沈積させて前記基板上に均
一厚さの誘電層を得るステップと、を備えてなる均一誘
電層の沈積法。 - 【請求項２】前記基板はその上にポリシリコンゲート構
造を有するシリコン基板である、請求項１に記載の均一
誘電層の沈積法。 - 【請求項３】前記ステップ（ｂ）における前記プラズマ
補強化学蒸着法は、テトラエチルオルソシリケート（Ｔ
ＥＯＳ）を反応ガスの供給源として、前記第１の誘電膜
材を前記基板上に沈積させる、請求項１に記載の均一誘
電層の沈積法。 - 【請求項４】前記第１の誘電膜材は二酸化珪素である、
請求項３に記載の均一誘電層の沈積法。 - 【請求項５】前記ステップ（ｃ）において導入された酸
素プラズマの圧力は３〜１４ｔｏｒｒ、好ましくは８．
２ｔｏｒｒである、請求項１に記載の均一誘電層の沈積
法。 - 【請求項６】前記ステップ（ｄ）において使用された化
学蒸着法はオゾンを添加した常圧化学蒸着法と、オゾン
を添加した第二常圧化学蒸着法との中から一つ選んで使
用され、テトラエチルオルソシリケート（ＴＥＯＳ）を
反応ガスの供給源として、第２の誘電膜材を前記第１の
誘電膜上に沈積させる、請求項１に記載の均一誘電層の
沈積法。 - 【請求項７】前記第２の誘電膜材は二酸化珪素である、
請求項８に記載の均一誘電層の沈積法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW86105753A TW389963B (en) | 1997-04-30 | 1997-04-30 | Method of depositing uniform dielectric layers |
| TW86105753 | 1997-04-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303191A true JPH10303191A (ja) | 1998-11-13 |
| JP3230185B2 JP3230185B2 (ja) | 2001-11-19 |
Family
ID=21626575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20782797A Expired - Fee Related JP3230185B2 (ja) | 1997-04-30 | 1997-08-01 | 均一誘電層の沈積法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3230185B2 (ja) |
| TW (1) | TW389963B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077104A (ja) * | 1999-09-07 | 2001-03-23 | Miyazaki Oki Electric Co Ltd | 半導体装置の層間絶縁膜の形成方法 |
| JP2015501551A (ja) * | 2011-11-16 | 2015-01-15 | ウォニック アイピーエス カンパニー リミテッド | 薄膜の製造方法 |
| JP2017147438A (ja) * | 2015-12-21 | 2017-08-24 | エスピーティーエス テクノロジーズ リミティド | 接着向上法 |
-
1997
- 1997-04-30 TW TW86105753A patent/TW389963B/zh not_active IP Right Cessation
- 1997-08-01 JP JP20782797A patent/JP3230185B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077104A (ja) * | 1999-09-07 | 2001-03-23 | Miyazaki Oki Electric Co Ltd | 半導体装置の層間絶縁膜の形成方法 |
| JP2015501551A (ja) * | 2011-11-16 | 2015-01-15 | ウォニック アイピーエス カンパニー リミテッド | 薄膜の製造方法 |
| JP2017147438A (ja) * | 2015-12-21 | 2017-08-24 | エスピーティーエス テクノロジーズ リミティド | 接着向上法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3230185B2 (ja) | 2001-11-19 |
| TW389963B (en) | 2000-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200251328A1 (en) | Method of topology-selective film formation of silicon oxide | |
| US6207304B1 (en) | Method of forming silicon oxy-nitride films by plasma-enhanced chemical vapor deposition | |
| US6531413B2 (en) | Method for depositing an undoped silicate glass layer | |
| US7462571B2 (en) | Film formation method and apparatus for semiconductor process for forming a silicon nitride film | |
| US20170243734A1 (en) | Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches | |
| US7211506B2 (en) | Methods of forming cobalt layers for semiconductor devices | |
| KR20180012727A (ko) | 기판 처리 방법 | |
| US20120164848A1 (en) | Method for forming nitride film | |
| JPH1174485A (ja) | 半導体装置およびその製造方法 | |
| US6534409B1 (en) | Silicon oxide co-deposition/etching process | |
| US20020192982A1 (en) | Method of forming a carbon doped oxide layer on a substrate | |
| JP2023553273A (ja) | 半導体デバイス形成のための下部層膜 | |
| KR20040100767A (ko) | 저압 실리콘 질화막 형성 방법 | |
| US5795820A (en) | Method for simplifying the manufacture of an interlayer dielectric stack | |
| JP3230185B2 (ja) | 均一誘電層の沈積法 | |
| US5436200A (en) | Blanket tungsten deposition | |
| US6235654B1 (en) | Process for forming PECVD nitride with a very low deposition rate | |
| US5883015A (en) | Method for using oxygen plasma treatment on a dielectric layer | |
| KR100256818B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| US11978625B2 (en) | Methods of forming metal nitride films | |
| JP2629587B2 (ja) | 半導体装置の製造方法 | |
| JPH06342786A (ja) | 絶縁膜の形成方法および減圧ｃｖｄ装置 | |
| JPH11186259A (ja) | 金属間誘電層の形成方法 | |
| JPH06181205A (ja) | 半導体装置の製造方法 | |
| JPH11219947A (ja) | 半導体素子の薄膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090914 |
|
| LAPS | Cancellation because of no payment of annual fees |