JP2017147438A - 接着向上法 - Google Patents

接着向上法 Download PDF

Info

Publication number
JP2017147438A
JP2017147438A JP2016247555A JP2016247555A JP2017147438A JP 2017147438 A JP2017147438 A JP 2017147438A JP 2016247555 A JP2016247555 A JP 2016247555A JP 2016247555 A JP2016247555 A JP 2016247555A JP 2017147438 A JP2017147438 A JP 2017147438A
Authority
JP
Japan
Prior art keywords
dielectric layer
silicon
semiconductor substrate
layer
pecvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016247555A
Other languages
English (en)
Other versions
JP6869025B2 (ja
Inventor
クルック キャスリン
Crook Kathrine
クルック キャスリン
アール バージェス スティーブン
Stephen R Burgess
アール バージェス スティーブン
プライス アンドリュー
Andrew Price
プライス アンドリュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPTS Technologies Ltd
Original Assignee
SPTS Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPTS Technologies Ltd filed Critical SPTS Technologies Ltd
Publication of JP2017147438A publication Critical patent/JP2017147438A/ja
Application granted granted Critical
Publication of JP6869025B2 publication Critical patent/JP6869025B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Abstract

【課題】半導体構造への誘電体層の適切な接着を確保可能な方法を提供する。【解決手段】第一のプラズマ化学気相成長（ＰＥＣＶＤ）プロセスにより二酸化ケイ素接着層を半導体基板上へ堆積させる工程及び第二のＰＥＣＶＤプロセスにより誘電体層を前記接着層上へ堆積させる工程を含み、かつ、第一のＰＥＣＶＤプロセスは、Ｏ２の不存在下又はＯ２を２５０ｓｃｃｍ以下の流量で当該プロセスに導入しながら、オルトケイ酸テトラエチル（ＴＥＯＳ）を含む気体雰囲気で行われる。【選択図】図１

Description

本発明は、半導体基板と誘電体層の接着を向上させる方法に関する。また、本方法は、半導体基板、誘電体層及び二酸化ケイ素接着層を含む構造体に関する。
工業的意味では半導体基板表面上への誘電体層の堆積を伴う多数の方法、構造及び装置がある。一例としてＣＩＳ（ＣＭＯＳイメージセンサ）製品の製造がある。これらの製造法では、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ、シリコン貫通ビア）絶縁及びビア露出用途（Ｖｉａ Ｒｅｖｅａｌ Ａｐｐｌｉｃａｔｉｏｎｓ）におけるインターポーザー不動態化のためにプラズマ化学気相成長（ＰＥＣＶＤ）により誘電体層を堆積させる必要がある。低温で高エッチング速度のケイ素エッチング法が、望ましくないポリマー副生成物を有意な量で形成する。これはＴＳＶ及びビア露出用途において顕著である。ポリマー副生成物は、任意の絶縁層を堆積させる前に除去されなければならない。この理由の一つは、ポリマー副生成物の存在が、事後的に堆積させた誘電体層の接着性を損なうことである。副生成物の除去には、Ｏ２アッシング及びＥＫＣポリマー揮散を含む多数の洗浄工程が必要である。これらの工程自体が、ケイ素表面上に他の残留物を生成する。また、これらの残留物は、誘電体層の接着を不十分にすることがある。
典型的には、３００ｍｍのケイ素基板が、ケイ素の薄化及びエッチングの前に、ガラス支持基板へ接合される。接合のために使用される接着剤には、ＣＶＤ堆積前にガス放出を行う必要があるという不安定な真空特性がある。しかしながら、ガス放出副生成物がケイ素表面を汚染する可能性がある。このようなプロセスによるケイ素表面の汚染は好ましくない。汚染の一結果として、事後的に堆積した誘電体層の接着性が損なわれる。したがって、工業的製造プロセスの一部として、半導体構造への誘電体層の適切な接着を確保するという課題があり得ることは明らかである。
上述の特定の課題に加えて、半導体表面が汚染されるか否かによらず、ケイ素等の半導体基板への誘電体層の接着を向上させるという一般的な要求及び需要があることは明らかであろう。本発明は、少なくとも幾つかの実施形態では、これらの課題、要求及び需要を解決する。
本発明の第一態様によれば、以下の工程：
第一のプラズマ化学気相成長（ＰＥＣＶＤ）プロセスにより二酸化ケイ素接着層を半導体基板上へ堆積させる工程；及び
第二のＰＥＣＶＤプロセスにより誘電体層を前記接着層上へ堆積させる工程；
を含み、かつ前記第一のＰＥＣＶＤプロセスは、Ｏ２の不存在下で又はＯ２を２５０ｓｃｃｍ以下の流量で当該プロセスに導入しながら、オルトケイ酸テトラエチル（ＴＥＯＳ）を含む気体雰囲気で行われる、半導体基板と誘電体層の間の接着を向上させる方法が提供される。
Ｏ２は、１００ｓｃｃｍ以下、好ましくは１０ｓｃｃｍ以下の流量で上記プロセスへ導入されることができる。最も好ましくは、Ｏ２は、上記プロセスへ導入されない。
半導体基板はケイ素でよい。
接着層を堆積させる半導体基板は、追加の非半導体成分を含んでよい。非半導体成分は、金属成分を含んでよい。例えば、半導体基板は、その上に銅又はタングステン成分を含んで部分的に金属化されたケイ素基板でよい。典型的には、非半導体成分は、得られる表面領域の少ない割合を構成するにすぎない。一般に、非半導体成分は、半導体基板の得られる表面領域の１０％未満を構成する。
半導体基板は、接着層を堆積させる汚染表面を含んでよい。
半導体基板は、接着層を堆積させる疎水性表面を含んでよい。
接着層上へ堆積させる誘電体層は、ケイ素含有材料でよい。誘電体層は、窒化ケイ素、酸化ケイ素又は炭化ケイ素を含んでよい。誘電体層が酸化ケイ素である場合、これは、ＴＥＯＳ又はシラン等の適切な前駆体を用いて堆積させられた二酸化ケイ素でよい。
接着層上へ堆積させる誘電体層は、親水性でよい。
第一のＰＥＣＶＤプロセスでは、プラズマを発生させるためにＲＦシグナルを使用してよい。ＲＦシグナルは、４００ｋＨｚ未満の周波数でよい。典型的には、ＲＦシグナルは、１００ｋＨｚを超える周波数である。プラズマを発生させるために、これらの周波数で単一ＲＦシグナルを用いると、特に有利な結果が得られた。
また、プラズマを発生させるために二重ＲＦシグナルを用いることが可能であり、それらのＲＦシグナルの一方は比較的低い周波数であり、他方のＲＦシグナルは比較的高い周波数である。シャワーヘッド、又はシャワーヘッドと圧盤の複合体へ、ＲＦ出力を掛けることができる。したがって、第一のＰＥＣＶＤプロセスでは、プラズマを発生させるために、第二のＲＦシグナルをさらに使用してよい。第二のＲＦシグナルは、４００ｋＨｚを超える周波数でよい。好ましくは、第二のＲＦシグナルは、１３．５６ＭＨｚの周波数である。
第一のＰＥＣＶＤプロセスは、ＴＥＯＳ、所望によりＯ２、及び単数又は複数のさらなる成分を含む気体雰囲気で行なわれることができる。
第一のＰＥＣＶＤプロセスは、Ｈ２を含む気体雰囲気で行なわれることができる。Ｈ２は、５００〜１２００ｓｃｃｍの範囲内の流量で第一のＰＥＣＶＤプロセスへ導入されることができる。Ｈ２流量は、８００〜１１００ｓｃｃｍの範囲内でよい。
第一のＰＥＣＶＤプロセスは、ＴＥＯＳを１．３〜１．６ｃｃｍの流量で当該プロセスに導入しながら行なわれることができる。
二酸化ケイ素接着層は、１０００ｎｍ以下、好ましくは２００ｎｍ以下の厚さを有してよい。より厚い接着層が本発明の範囲内にある。しかしながら、二酸化ケイ素接着層が、二酸化ケイ素接着層上へ堆積させた誘電体層よりも誘電性に劣る実施形態では、比較的薄い接着層、例えば２００ｎｍ以下の厚さを有する接着層を利用することが有益であろう。
接着層は、少なくとも０．３％のＣＨｘ：ＳｉＯ比率を有してよい。ＣＨｘ：ＳｉＯ比率は少なくとも３％でよい。本明細書に記載のＣＨｘ：ＳｉＯ比率は、ＣＨｘ及びＳｉＯの吸光度と関連するフーリエ変換赤外分光法（ＦＴＩＲ）により得られたピーク面積を比較することにより計算される。Ｘは１〜３でよい。ＣＨｘ：ＳｉＯ比率は、約１８００ｃｍ−１でのＳｉＯピークの積分面積に対する約２９００〜３０００ｃｍ−１でのＣＨｘピークの積分面積の比を百分率で表したものでよい。
第一のＰＥＣＶＤプロセスは、２．０〜４．０Ｔｏｒｒの範囲内の圧力で行なわれることができる。圧力は、２．０〜３．５Ｔｏｒｒの範囲内でよい。圧力は、２．０〜３．０Ｔｏｒｒの範囲内でよい。
第一のＰＥＣＶＤプロセスは、１００〜２００℃の範囲内の温度で行なわれることができる。
本発明の第二態様によれば、半導体基板、誘電体層、及び半導体基板と誘電体層の間に形成された二酸化ケイ素接着層を含み、本発明の第一態様に従う方法により製造された構造体が提供される。
本発明の第三態様によれば、半導体基板、誘電体層、及び半導体基板と誘電体層の間に形成された二酸化ケイ素接着層を含む構造体であって、接着層は、ＣＨｘ｛式中、ｘは１〜３である｝及びＳｉＯの吸光度と関連するＦＴＩＲにより得られたピーク面積を比較することにより算出された少なくとも０．３％のＣＨｘ：ＳｉＯ比率を有する、構造体が提供される。接着層は、少なくとも３％のＣＨｘ：ＳｉＯ比率を有してよい。
本発明は、上記で説明されたが、上記で又は以下の詳細な説明、図面若しくは特許請求の範囲で説明された特徴の任意の進歩的な組み合わせへ拡張されるものである。
本発明に従う方法及び構造体の実施形態が、添付図面を参照して説明される。
図１は、３つの接着層の電流−電圧特性（Ｉ−Ｖ）曲線を示す。 図２は、堆積直後と５日後に得られたＩ−Ｖ曲線を示す。 図３は、従来のＴＥＯＳ系ＰＥＣＶＤプロセス、及びＯ２の存在しないＴＥＯＳ系ＰＥＣＶＤプロセスを用いて得られた二酸化ケイ素層のＦＴＩＲスペクトルを示す。 図４は、本発明の構造体の概略図である。
図４は、半導体基板４２、接着層４４及び誘電体層４６を含む本発明の構造体４０の概略図である。本発明は、半導体基板４２と誘電体層４６の間の接着性を向上させるために接着層４４を利用する。接着層４４は、低酸素流量を利用するか、又は酸素流を全く利用しないＰＥＣＶＤプロセスにおいて半導体基板４２上へ堆積させられた二酸化ケイ素層である。誘電体層４６は、ＰＥＣＶＤにより接着層４４上へ堆積させられる。本発明の実施例と比較例とを以下に示す。
半導体基板
汚染されたケイ素表面を再現するために、低温（５０〜２００℃）で、その場（ｉｎ−ｓｉｔｕ）ポリマー揮散プラズマを、露出したケイ素表面上へ直接掛けた。標準的なプロセス条件を表１に示す。
Figure 2017147438
この汚染されたケイ素表面は、デバイスウエハー上で通常生じる汚染されたケイ素表面を代表すると考えられる。
汚染されたケイ素表面上へ多数のＰＥＣＶＤ堆積物を形成した。標準的なテープ引っ張り試験を用いることによって、複数の堆積層の接着性を定量化した。引っ張り試験では、１０×１０の１ｍｍグリッドを菱形の印としてフィルムによってケイ素基板に付けた。粘着テープをそのフィルムの表面に付けて、ケイ素表面と垂直に引っ張る。接着性の合格率を、グリッド内において何割のフィルムがケイ素に接着したままであるかを参照して数値化する。
接着層
ＰＥＣＶＤプロセス中に酸素をほとんど又は全く流さないＴＥＯＳ・ＰＥＣＶＤプロセスにおいて、二酸化ケイ素接着層を堆積させた。表２に、ＰＥＣＶＤプロセスパラメータにとって標準的な範囲及び（非限定的であるが）好ましい値を示す。利用された低ＲＦ周波数は３８０ｋＨｚであり、利用された高ＲＦ周波数は１３．５６ＭＨｚであった。他の周波数を代わりに使用した可能性も捨てきれない。一般に、低ＲＦ周波数は、４００ｋＨｚ未満の周波数であると見なすことができ、高ＲＦ周波数は、４００ｋＨｚ以上の周波数であると見なすことができる。
Figure 2017147438
異なる条件下で堆積させた二酸化ケイ素接着層について接着試験を行なった。結果を表３に示す。
Figure 2017147438
さらに、酸素流なしで堆積させた表３に記載のフィルムを、それらの電気特性を調べるための試験に供した。図１には、高ＲＦ周波数、低ＲＦ周波数、及び低ＲＦ周波数と低圧の実施形態の各々に関するＩ−Ｖ曲線１０，１２，１４を示す。表４には、リーク電流及びブレークダウン電圧を示す。
Figure 2017147438
低ＲＦ周波数を用いて堆積させた二酸化ケイ素フィルムの電流特性は、高ＲＦ周波数を用いて堆積させたものより優れることが分かる。プロセス圧力の低下は、電気特性をさらに向上させる。誘電体フィルムのためには、ブレークダウン電圧を最大にして、固定電位で、例えば２ＭＶ／ｃｍでリーク電流を最小にすることが好ましい。
堆積直後に、及びフィルムを周囲条件に５日間に亘って曝した後に、電気特性を測定することにより膜安定性を調べた。図２には、関連したＩ−Ｖ曲線を示す。曲線２０，２２は、堆積直後及び５日後のそれぞれに測定された低ＲＦ周波数の堆積と対応する。曲線２４，２６は、堆積直後及び５日後のそれぞれに測定された低ＲＦ周波数及び低圧の堆積と対応する。表５には、堆積直後及び５日後に測定されたリーク電流を示す。低ＲＦ周波数を用いて得られたフィルムは、５日間で最低限の増加しか示さない。低ＲＦ周波数と低圧の堆積を用いて得られたフィルムは、リーク電流の増加を示さず、それは最小の再吸収を意味する。
Figure 2017147438
また、この期間にＦＴＩＲスペクトルを得た。表６には、３４００ｃｍ−１及び９５０ｃｍ−１の−ＯＨ吸光度と対応する正規化ＦＴＩＲピーク面積を示す。また、低ＲＦ周波数及び低堆積圧力を用いて堆積させた接着層は、他のフィルムより低い含水率を示す。より高いプロセス圧力条件で得られたフィルムについては、低ＲＦ周波数接着層が、高ＲＦ周波数接着層より有意に低い含水率を示す。
Figure 2017147438
二酸化ケイ素接着層の炭素含有率を測定して、従来のＴＥＯＳ・ＰＥＣＶＤプロセスを用いて堆積させた二酸化ケイ素層と比べた。これらの結果を表７に示す。本発明の二酸化ケイ素接着層は、従来法で得られた二酸化ケイ素フィルムより高いＣＨｘ含有率を有することが分かる。ＣＨｘ含有率は、ＣＨｘ：ＳｉＯ比率として表される。この比率は、ＣＨｘ及びＳｉＯの吸光度と対応するＦＴＩＲスペクトルにおけるピーク面積を比較することにより得られる。
図３には、本発明の二酸化ケイ素接着層及び従来のＴＥＯＳ・ＰＥＣＶＤプロセスを用いて堆積させた二酸化ケイ素層のＦＴＩＲスペクトルを示す。約１０８０ｃｍ−１での極大ピークが、ＳｉＯ伸長吸光度である。約２９００〜３０００ｃｍ−１でのピークが、ＣＨｘ吸光度と関連する。以下に示されるＣＨｘ：ＳｉＯピーク面積比率が、１０８０ｃｍ−１ピークの積分面積に対する２９００〜３０００ｃｍ−１ピークの積分面積の比率を算出することにより得られる。
ＣＨｘ基が、二酸化ケイ素接着層を僅かに疎水性にする。これは、ケイ素基板の汚染された疎水性表面と適合する。シラン系ＰＥＣＶＤを用いて堆積させた二酸化ケイ素層は、炭素結合がなく、本来は親水性であることが知られている。
Figure 2017147438
誘電体層の堆積
ＴＥＯＳ系ＰＥＣＶＤ及びシラン系ＰＥＣＶＤにより堆積させた窒化ケイ素及び二酸化ケイ素のフィルムを含む様々な誘電体層を堆積させた。５００ｎｍ〜３μｍの範囲の厚さ及び５０〜４００℃の温度でフィルムを堆積させた。汚染されたケイ素表面上へ、又は二酸化ケイ素接着層上へフィルムを堆積させた。代表的な堆積条件を表８に示す。
Figure 2017147438
堆積させた誘電体層の性質
汚染されたケイ素表面上へ直接堆積させた誘電体フィルムで接着試験を行なった。また、ＰＥＣＶＤによって、ケイ素表面上へ１００ｎｍの二酸化ケイ素接着層を堆積させ、その後に接着層上へ誘電体層を堆積させて、実験を行なった。上記の低ＲＦ周波数で低圧のＰＥＣＶＤプロセスを用いて接着層を堆積させた。堆積させた複数の誘電体層の厚さは、ＴＥＯＳ系二酸化ケイ素、シラン系二酸化ケイ素、及び窒化ケイ素フィルムについて、それぞれ３μｍ、６００ｎｍ及び５００ｎｍであった。接着試験の結果を表９に示す。
Figure 2017147438
理論又は推測に拘束されることを望まないが、二酸化ケイ素接着層は、汚染されたケイ素の疎水性表面と僅かに親水性の誘電体層の間で接合層として機能することが考えられる。また、理論又は推測に拘束されることを望まないが、二酸化ケイ素接着層を形成するために本発明で利用される低酸素流量又は酸素流なしのプロセスは、実質的に、さらには完全に、二酸化ケイ素層を形成するためのＴＥＯＳから遊離した酸素に依存することが分かる。
本発明は、ＰＥＣＶＤにより広範な誘電体層を接着層上へ堆積させるために利用されることができる。本発明は、堆積させた誘電体層が二酸化ケイ素であるときにも特に利用し易い。ひいては、堆積を遮ることなく、接着層の「種」堆積を主要な二酸化ケイ素誘電体層へ進入させることによって、結合力を最大化する。この結果、複数のフィルム間の連続転移が起こり、複合層の強固な接着を促進する。

Claims (15)

  1. 第一のプラズマ化学気相成長（ＰＥＣＶＤ）プロセスにより二酸化ケイ素接着層を半導体基板上へ堆積させる工程；及び
    第二のＰＥＣＶＤプロセスにより誘電体層を前記接着層上へ堆積させる工程；
    を含み、かつ前記第一のＰＥＣＶＤプロセスは、Ｏ２の不存在下で又はＯ２を２５０ｓｃｃｍ以下の流量で当該プロセスに導入しながら、オルトケイ酸テトラエチル（ＴＥＯＳ）を含む気体雰囲気で行われる、半導体基板と誘電体層の間の接着を向上させる方法。
  2. Ｏ２が、１００ｓｃｃｍ以下の流量で前記プロセスに導入される、請求項１に記載の方法。
  3. Ｏ２が、１０ｓｃｃｍ以下の流量で前記プロセスに導入される、請求項２に記載の方法。
  4. 前記半導体基板がケイ素である、請求項１〜３のいずれか１項に記載の方法。
  5. 前記誘電体層がケイ素含有材料である、請求項１〜４のいずれか１項に記載の方法。
  6. 前記誘電体層が、窒化ケイ素、酸化ケイ素又は炭化ケイ素である、請求項５に記載の方法。
  7. 前記第一のＰＥＣＶＤプロセスでは、第一のＲＦシグナルを利用してプラズマを発生させ、かつ前記第一のＲＦシグナルが、４００ｋＨｚ未満の周波数である、請求項１〜６のいずれか１項に記載の方法。
  8. 前記第一のＰＥＣＶＤプロセスが、Ｈ２を含む気体雰囲気で行なわれる、請求項１〜７のいずれか１項に記載の方法。
  9. Ｈ２が、５００〜１２００ｓｃｃｍの範囲内の流量で前記第一のＰＥＣＶＤプロセスへ導入される、請求項８に記載の方法。
  10. 前記二酸化ケイ素接着層が、１０００ｎｍ以下、好ましくは２００ｎｍ以下の厚さを有する、請求項１〜９のいずれか１項に記載の方法。
  11. 前記接着層が、ＣＨｘ｛式中、ｘは１〜３である。｝及びＳｉＯの吸光度と関連するＦＴＩＲにより得られたピーク面積を比較することにより算出された少なくとも０．３％、好ましくは少なくとも３％のＣＨｘ｛式中、ｘは１〜３である。｝：ＳｉＯ比率を有する、請求項１〜１０のいずれか１項に記載の方法。
  12. 前記第一のＰＥＣＶＤプロセスが、３．０〜４．０Ｔｏｒｒの範囲内、好ましくは２．５〜３．５Ｔｏｒｒの範囲内の圧力で行なわれる、請求項１〜１１のいずれか１項に記載の方法。
  13. 前記第一のＰＥＣＶＤプロセスが、１００〜２００℃の範囲内の温度で行なわれる、請求項１〜１２のいずれか１項に記載の方法。
  14. 半導体基板、誘電体層、及び該半導体基板と該誘電体層の間に形成された二酸化ケイ素接着層を含み、かつ請求項１〜１３のいずれか１項に記載の方法により製造された構造体。
  15. 半導体基板、誘電体層、及び該半導体基板と該誘電体層の間に形成された二酸化ケイ素接着層を含む構造体であって、該接着層が、ＣＨｘ｛式中、ｘは１〜３である。｝及びＳｉＯの吸光度と関連するＦＴＩＲにより得られたピーク面積を比較することにより算出された少なくとも０．３％、好ましくは少なくとも３％のＣＨｘ｛式中、ｘは１〜３である。｝：ＳｉＯ比率を有する構造体。
JP2016247555A 2015-12-21 2016-12-21 接着向上法 Active JP6869025B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1522552.7 2015-12-21
GBGB1522552.7A GB201522552D0 (en) 2015-12-21 2015-12-21 Method of improving adhesion

Publications (2)

Publication Number Publication Date
JP2017147438A true JP2017147438A (ja) 2017-08-24
JP6869025B2 JP6869025B2 (ja) 2021-05-12

Family

ID=55311366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016247555A Active JP6869025B2 (ja) 2015-12-21 2016-12-21 接着向上法

Country Status (7)

Country Link
US (1) US10096468B2 (ja)
EP (1) EP3184665B1 (ja)
JP (1) JP6869025B2 (ja)
KR (1) KR20170074796A (ja)
CN (1) CN107039267B (ja)
GB (1) GB201522552D0 (ja)
TW (1) TWI772280B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201806865D0 (en) * 2018-04-26 2018-06-13 Spts Technologies Ltd Method of depositing a SiN film
CN110942974B (zh) * 2018-09-25 2023-06-09 长鑫存储技术有限公司 半导体结构的形成方法及在晶圆上形成氧化硅膜的方法
CN109535785A (zh) * 2018-11-27 2019-03-29 东莞市和域战士纳米科技有限公司 一种超疏水透明防水膜及其制备方法
CN110567896A (zh) * 2019-09-12 2019-12-13 江苏集萃智能传感技术研究所有限公司 一种基于多波段滤光的便携式分析装置
CN110448263A (zh) * 2019-09-12 2019-11-15 江苏集萃智能传感技术研究所有限公司 一种基于多波段滤光图像传感器的胶囊内窥镜
CN112342531A (zh) * 2020-10-19 2021-02-09 绍兴同芯成集成电路有限公司 一种利用低频射频电浆制备ild绝缘层的晶圆制造工艺

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02138474A (ja) * 1988-11-16 1990-05-28 Hitachi Ltd 薄膜形成方法
JPH07142730A (ja) * 1993-05-31 1995-06-02 Sgs Thomson Microelettronica Spa 絶縁材料間における界面接着方法
JPH08203891A (ja) * 1995-01-27 1996-08-09 Sharp Corp 半導体装置の製造方法
JPH10303191A (ja) * 1997-04-30 1998-11-13 Taiwan Maoxi Electron Co Ltd 均一誘電層の沈積法
JP2002075981A (ja) * 2000-06-22 2002-03-15 Texas Instr Inc <Ti> 重合体材料と増強された接着性を持つ半導体装置保護被膜及びその製造方法
JP2006253557A (ja) * 2005-03-14 2006-09-21 Renesas Technology Corp 半導体装置の製造方法
CN103377886A (zh) * 2012-04-13 2013-10-30 中芯国际集成电路制造(上海)有限公司 硬掩膜层结构及其制造方法和半导体器件制造方法
JP2013229608A (ja) * 2012-04-26 2013-11-07 Spts Technologies Ltd 二酸化珪素フィルムを付着させる方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
US4892753A (en) * 1986-12-19 1990-01-09 Applied Materials, Inc. Process for PECVD of silicon oxide using TEOS decomposition
US5426076A (en) 1991-07-16 1995-06-20 Intel Corporation Dielectric deposition and cleaning process for improved gap filling and device planarization
JPH06326026A (ja) * 1993-04-13 1994-11-25 Applied Materials Inc 半導体装置の薄膜形成方法
CN1074006C (zh) * 1995-10-13 2001-10-31 陶氏化学公司 涂覆的塑料基材
US6143666A (en) 1998-03-30 2000-11-07 Vanguard International Seminconductor Company Plasma surface treatment method for forming patterned TEOS based silicon oxide layer with reliable via and interconnection formed therethrough
US6197705B1 (en) * 1999-03-18 2001-03-06 Chartered Semiconductor Manufacturing Ltd. Method of silicon oxide and silicon glass films deposition
US7547643B2 (en) * 2004-03-31 2009-06-16 Applied Materials, Inc. Techniques promoting adhesion of porous low K film to underlying barrier layer
US7601648B2 (en) * 2006-07-31 2009-10-13 Applied Materials, Inc. Method for fabricating an integrated gate dielectric layer for field effect transistors
DE102009046259B4 (de) * 2009-10-30 2019-10-10 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Stärkere Haftung eines PECVD-Kohlenstoffs auf dielektrischen Materialien durch Vorsehen einer Haftungsgrenzfläche
GB0922647D0 (en) * 2009-12-24 2010-02-10 Aviza Technologies Ltd Methods of depositing SiO² films
US8541053B2 (en) * 2010-07-08 2013-09-24 Molecular Imprints, Inc. Enhanced densification of silicon oxide layers
TWI474400B (zh) * 2010-11-29 2015-02-21 Univ Nat Taiwan Science Tech 疏水性二氧化矽層及有機薄膜電晶體的製造方法
CN102169288A (zh) * 2010-12-02 2011-08-31 南京大学扬州光电研究院 一种在蓝宝石基板上进行光刻的方法
US20140000686A1 (en) * 2012-06-29 2014-01-02 Applied Materials, Inc. Film stack and process design for back passivated solar cells and laser opening of contact
CN104716055B (zh) 2013-12-11 2017-09-29 中芯国际集成电路制造(上海)有限公司 晶圆级封装方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02138474A (ja) * 1988-11-16 1990-05-28 Hitachi Ltd 薄膜形成方法
JPH07142730A (ja) * 1993-05-31 1995-06-02 Sgs Thomson Microelettronica Spa 絶縁材料間における界面接着方法
JPH08203891A (ja) * 1995-01-27 1996-08-09 Sharp Corp 半導体装置の製造方法
JPH10303191A (ja) * 1997-04-30 1998-11-13 Taiwan Maoxi Electron Co Ltd 均一誘電層の沈積法
JP2002075981A (ja) * 2000-06-22 2002-03-15 Texas Instr Inc <Ti> 重合体材料と増強された接着性を持つ半導体装置保護被膜及びその製造方法
JP2006253557A (ja) * 2005-03-14 2006-09-21 Renesas Technology Corp 半導体装置の製造方法
CN103377886A (zh) * 2012-04-13 2013-10-30 中芯国际集成电路制造(上海)有限公司 硬掩膜层结构及其制造方法和半导体器件制造方法
JP2013229608A (ja) * 2012-04-26 2013-11-07 Spts Technologies Ltd 二酸化珪素フィルムを付着させる方法

Also Published As

Publication number Publication date
US20170178901A1 (en) 2017-06-22
TW201732064A (zh) 2017-09-16
JP6869025B2 (ja) 2021-05-12
TWI772280B (zh) 2022-08-01
EP3184665B1 (en) 2021-09-15
CN107039267B (zh) 2022-09-27
US10096468B2 (en) 2018-10-09
KR20170074796A (ko) 2017-06-30
EP3184665A1 (en) 2017-06-28
CN107039267A (zh) 2017-08-11
GB201522552D0 (en) 2016-02-03

Similar Documents

Publication Publication Date Title
JP6869025B2 (ja) 接着向上法
TWI449802B (zh) 掺碳氮化矽薄膜及其製造方法與裝置
CN104593747B (zh) 使用含氧前体的介电阻挡层沉积
TWI581334B (zh) 沉積二氧化矽膜的方法
JP3178375B2 (ja) 絶縁膜の形成方法
US20060189171A1 (en) Seasoning process for a deposition chamber
JP3532830B2 (ja) 半導体装置及びその製造方法
US9177789B2 (en) Semiconductor process
US9472392B2 (en) Step coverage dielectric
JP6318433B2 (ja) シリコン窒化膜の形成方法及びシリコン窒化膜
US20120098108A1 (en) Passivation film for electronic device and method of manufacturing the same
Su et al. Properties and electric characterizations of tetraethyl orthosilicate-based plasma enhanced chemical vapor deposition oxide film deposited at 400° C for through silicon via application
JP2005045058A (ja) 銅拡散バリア性絶縁膜の形成方法およびその絶縁膜
US20080207003A1 (en) Production method of semiconductor apparatus
CN113802108A (zh) 沉积的方法
CN100590810C (zh) 介质层的形成方法及双镶嵌结构的制造方法
JPH11111712A (ja) 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置
JP3318818B2 (ja) 絶縁膜形成方法
TW200400278A (en) Method of forming a fluorocarbon polymer film on a substrate using a passivation layer
JP2000223485A (ja) 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法
US20040188675A1 (en) Semiconductor device and method of manufacturing the same
JPH07254590A (ja) 半導体装置の製造方法
TWI684668B (zh) 氮化矽膜之製造方法及氮化矽膜
JP2004304177A (ja) 半導体装置および半導体装置の製造方法
CN117737691A (zh) 二氧化硅厚层的沉积

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191023

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210413

R150 Certificate of patent or registration of utility model

Ref document number: 6869025

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250