JP2004304177A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2004304177A
JP2004304177A JP2004076345A JP2004076345A JP2004304177A JP 2004304177 A JP2004304177 A JP 2004304177A JP 2004076345 A JP2004076345 A JP 2004076345A JP 2004076345 A JP2004076345 A JP 2004076345A JP 2004304177 A JP2004304177 A JP 2004304177A
Authority
JP
Japan
Prior art keywords
film
inorganic
semiconductor device
forming
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004076345A
Other languages
English (en)
Inventor
Shigehiko Kaji
成彦 梶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2004076345A priority Critical patent/JP2004304177A/ja
Publication of JP2004304177A publication Critical patent/JP2004304177A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 低誘電率化を実現するとともに、製造工程において膜剥離などの不良を発生することのない有機絶縁膜材料を用いた半導体装置および半導体装置の製造方法を提供する。
【解決手段】 半導体基材301上に無機膜302を形成する工程と、無機膜302上にシリコンを含有する中間膜303を形成する工程と、中間膜303上にフッ素を含有する有機膜304を形成する工程とを有する。有機膜304はフッ素化アリレン膜とすることができる。また、無機膜302は、SiO膜、SiN膜、SiC膜、SiOC膜およびSiCN膜よりなる群から選ばれるいずれか1の膜とすることができる。
【選択図】 図3

Description

本発明は、半導体装置および半導体装置の製造方法に関し、より詳しくは、低誘電率の絶縁膜を有する半導体装置およびその半導体装置の製造方法に関する。
近年、半導体デバイスの高速化は著しく、多層配線部における配線抵抗と配線間や配線層間の寄生容量に起因する信号伝搬速度の低下による伝送遅延が問題となってきている。このような問題は、半導体デバイスの高集積化に伴う配線幅および配線間隔の微細化につれて配線抵抗が上昇し且つ寄生容量が増大するので、益々顕著となる傾向にある。
従来より、このような配線抵抗および寄生容量の増大に基づく信号遅延を防止するために、アルミニウム配線に代わる銅配線の導入が行われるとともに、層間絶縁膜として低誘電率の絶縁膜材料を用いることが試みられてきた。例えば、SiO(酸化シリコン)膜中にメチル基を導入したSiOC(酸炭化シリコン、Carbon Doped Silicon Oxide)膜やポリアリルエーテル誘導体膜などの有機絶縁材料が知られている。しかしながら、これらの膜の誘電率は2.6〜2.9程度であり、よりデザインルールの微細化が進んだ世代の半導体デバイスに向けて更なる誘電率の低下が求められていた。
一方、誘電率が2.0〜2.4程度の低誘電率の絶縁膜としては、SiO(酸化シリコン)を多孔質化した膜も知られている。しかしながら、このような多孔質膜は機械的強度の低下が顕著であるために、製造工程で絶縁膜にクラックが発生するという問題があった。また、製造工程で使用または発生するガスや薬液が多孔質膜の空孔に吸着することによる膜特性低下の問題や、このような特性の低下を防止するために後処理工程が必要になるという問題もあった。
そこで、多孔質化せずに2.0〜2.4程度の低誘電率を満たす絶縁膜材料としてフッ素化アリレン膜が提案されている。しかしながら、フッ素化アリレン膜はフッ素(F)を含有するために、SiO(酸化シリコン)膜、SiN(窒化シリコン)膜およびSiC(炭化シリコン)膜などのような無機膜との密着性が悪く、製造工程において膜が剥離するなどの不良が発生するという問題があった。
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、低誘電率化を実現することのできる有機絶縁膜材料を用いた半導体装置および半導体装置の製造方法を提供することにある。
また、本発明の目的は、製造工程において膜剥離などの不良を発生することのない半導体装置および半導体装置の製造方法を提供することにある。
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
本発明の半導体装置は、半導体基材上に形成された無機膜と、この無機膜上に形成されたシリコンを含有する中間膜と、この中間膜上に形成されたフッ素を含有する有機膜とを有することを特徴とする。
本発明の半導体装置において、有機膜はフッ素化アリレン膜とすることができる。フッ素化アリレン膜としては、式(1)で表わされる繰り返し単位を有するポリ(テトラフルオロ−p−キシリレン)またはその誘導体からなるものを用いることができる。
Figure 2004304177
(式(1)において、Xは水素原子(H)またはフッ素原子(F)を表わす。)
本発明の半導体装置において、無機膜はSiO(酸化シリコン)膜、SiN(窒化シリコン)膜、SiC(炭化シリコン)膜、SiOC(酸炭化シリコン)膜、SiCN(炭窒化シリコン)膜およびSiON(酸窒化シリコン)膜よりなる群から選ばれるいずれか1の膜とすることができる。
尚、本発明の半導体装置は、多層配線構造を有する半導体装置であって、下層配線上に形成された第1の絶縁膜と、この第1の絶縁膜上に形成されたシリコンを含有する中間膜と、この中間膜上に形成された第2の絶縁膜とを有し、第2の絶縁膜は、フッ素を含有する低誘電率の層間絶縁膜であることを特徴とするものとすることもできる。この場合、第2の絶縁膜はフッ素化アリレン膜とすることができる。また、フッ素化アリレン膜は式(1)で表される繰り返し単位を有するポリ(テトラフルオロ−p−キシリレン)またはその誘導体からなる膜とすることができる。さらに、第1の絶縁膜は、SiO膜、SiN膜、SiC膜、SiOC膜、SiCN膜およびSiON膜よりなる群から選ばれるいずれか1の膜とすることができる。
本発明の半導体装置の製造方法は、半導体基材上に無機膜を形成する工程と、この無機膜をプラズマ処理する工程と、プラズマ処理した無機膜の上にフッ素を含有する有機膜を形成する工程とを有することを特徴とする。
本発明の半導体装置の製造方法において、中間膜を形成する工程は、シランカップリング剤および有機溶剤を含む中間膜組成物を無機膜上に塗布する工程と、加熱処理を施して中間膜組成物から有機溶剤を除去する工程とを有することができる。
また、本発明の半導体装置の製造方法において、中間膜を形成する工程は、シランカップリング剤の蒸気を無機膜上に導く工程と、この蒸気を無機膜上に凝縮させる工程とを有することができる。
シランカップリング剤は、エポキシ系シランカップリング剤またはアミノ系シランカップリング剤とすることができる。
また、本発明の半導体装置の製造方法において、中間膜を形成する工程は、シラノール化合物および有機溶剤を含む中間膜組成物を無機膜上に塗布する工程と、加熱処理を施して中間膜組成物から有機溶剤を除去する工程とを有することができる。
本発明の半導体装置の製造方法においては、無機膜をプラズマ処理した後に中間膜を形成することが好ましい。
また、本発明の半導体装置の製造方法においては、プラズマ処理は、He(ヘリウム),Ne(ネオン),Ar(アルゴン),N(窒素)およびH(水素)よりなる群から選ばれるいずれか1のガスを用いて行うことができる。
また、本発明の半導体装置の製造方法においては、有機膜を形成した後に300℃〜500℃の温度で熱処理を行うことが好ましい。
また、本発明の半導体装置の製造方法においては、有機膜をフッ素化アリレン膜とすることができる。フッ素化アリレン膜としては、上記の式(3)で表わされる繰り返し単位を有するポリ(テトラフルオロ−p−キシリレン)またはその誘導体からなるものを用いることができる。
さらに、本発明の半導体装置の製造方法においては、無機膜をSiO膜、SiN膜、SiC膜、SiOC膜、SiCN膜およびSiON膜よりなる群から選ばれるいずれか1の膜とすることができる。
この発明は以上説明したように、低誘電率化を実現することのできる絶縁膜を提供することができるので、半導体デバイスの寄生容量を大幅に低減することができ、微細化に伴う信号遅延を抑制することができる。
また、本発明によれば、膜剥離などの不良を低減させることができるので、半導体製造工程における歩留まりを向上させることができる。また、信頼性に優れた半導体装置を製造することができる。
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
実施の形態1.
図1および図2を用いて本実施の形態を説明する。図1は、本実施の形態における薄膜形成方法の概念図である。また、図2は、本実施の形態で用いられる薄膜形成装置の概念図である。本実施の形態においては、プラズマを用いて無機膜の表面処理を行った後、低誘電率の有機絶縁膜を形成することを特徴としている。
まず、図1(a)に示すように、半導体基材101上に所定の膜厚の無機膜102が形成された基板を準備する。無機膜は、後工程で形成される有機膜とのエッチング選択比が大きいものであればよい。例えば、無機膜として、SiO膜、SiN膜、SiC膜、SiOC膜、SiCN膜またはSiON膜などを用いることができ、例えばプラズマCVD(Chemical Vapor Deposition)法などによって形成することができる。
尚、半導体基材としては、例えば、シリコン基板上にゲート電極が形成されたものを用いることができる。シリコン基板には、素子分離領域や、ソースまたはドレインとなる拡散層などが形成されていてもよい。
次に、半導体基材上に無機膜が形成された基板を図2の薄膜形成装置201の成膜チャンバ207内に載置する。
図2の薄膜形成装置201においては、収納容器202にプラズマ処理用のガスが入っている。本実施の形態において用いられるプラズマ処理用のガスとしては、He、NeおよびArなどの希ガス、N並びにHなどが好ましく、特にHeおよびHが好ましい。
プラズマ処理用のガスは、配管203を通じて流量制御手段204により所定の流量に制御された後、配管205を通って配管206に向かう。その後、配管206から成膜チャンバ207に導入される。成膜チャンバ207の内部は、予め所定の真空度に減圧されている。また、成膜チャンバ207内には、無機膜が形成された基板が所定の温度に保たれた状態で載置されている。
次に、成膜チャンバ207内に配設された電極(図示せず)に高周波(RF)を印加し、無機膜の表面をプラズマ処理する。
例えば、図1(b)に示すように、Heガスを用いて無機膜102の表面をプラズマ処理する。具体的には、8インチサイズのシリコン基板上にSiC膜を形成した基板に対して、流量100sccm、圧力1TorrでHeガスを導入し、周波数13.56MHzの高周波を200Wの出力で印加する。プラズマ処理時間は、例えば60秒程度とすることができる。ここで、基板の温度は、例えば、続いて行う有機膜の成膜に適した温度とすることができる。
プラズマ処理により発生したガスや余剰のプラズマ処理用ガスは、圧力制御装置208を介し排気装置209によって、薄膜形成装置201の外部へと排出される。
このように無機膜の表面をプラズマ処理することによって、短時間に無機膜の表層のみを改質することができる。続いて、無機膜の上に低誘電率の有機膜を成膜すると、無機膜と有機膜との間で良好な密着性を実現することが可能となる。
次に、図1(c)に示すように、無機膜102上に低誘電率の有機膜103を形成する。本実施の形態においては、プラズマ処理に続いて速やかに有機膜の成膜を行うことが好ましい。図2の薄膜形成装置201によれば、プラズマ処理後に真空を維持した状態のまま同一の成膜チャンバ207内において、連続して有機膜の成膜を行うことができる。
Figure 2004304177
Figure 2004304177
Figure 2004304177
Figure 2004304177
Figure 2004304177
収納容器210内の原料ガスは配管211から流量制御手段212を介して配管213を通った後、加熱反応手段214に送られる。流量制御手段212は、加熱反応手段214に送られる原料ガスの流量を所定の値に制御する。加熱反応手段214では500℃〜650℃、好ましくは550℃〜600℃の温度で原料ガスが加熱分解されて、気体状のポリマー前駆体が生成する。
Figure 2004304177
加熱反応手段214で生成したポリマー前駆体ガスは、配管215および配管206を通じて成膜チャンバ207に送られる。
成膜チャンバ207内には、プラズマ処理を終えた基板が載置されている。この基板の表面温度を−50℃〜0℃、好ましくは−40℃〜−30℃に保持し、無機膜上に導入したポリマー前駆体ガスを導く。この際、例えば、ポリマー前駆体ガスの流量を5sccm、成膜圧力を20mTorrとすることができる。そして、ポリマー前駆体ガスを凝縮・重合させることによって、低誘電率有機膜としてのフッ素化アリレン膜を無機膜上に形成することができる。尚、余剰のポリマー前駆体ガスは、圧力制御装置208を介し排気装置209によって、薄膜形成装置201の外部へと排出される。
Figure 2004304177
Figure 2004304177
Figure 2004304177
本発明では、フッ素化アリレン膜形成後にさらに加熱処理を行うことが好ましい。半導体基板上に蒸着したポリマーは加熱処理前においては弱い結晶性を有しているのみであるが、350℃以上の温度で加熱処理をすると結晶化が進み、400℃で加熱処理をすればさらに結晶化を進行させることができる。したがって、加熱処理の条件は、約300℃〜約500℃、好ましくは約350℃〜約400℃の温度で、30分間〜180分間、好ましくは60分間〜90分間とする。温度が300℃より低くなると機械的強度が充分でなく、一方、温度が500℃より高くなると蒸着膜を形成するポリマーの分解反応が起こる。
図4に、加熱処理の温度とフッ素化アリレン膜の比誘電率との関係の一例を示す。また、表1に、加熱処理の温度とフッ素化アリレン膜の機械的強度との関係の一例を示す。尚、フッ素化アリレン膜としては、式6のポリ(テトラフルオロ−p−キシリレン)膜を用いた。これらより、加熱温度が高くなると、機械的強度が大きく増す一方で比誘電率が僅かに上昇するようになることが分かる。
Figure 2004304177
本実施の形態においてはフッ素化アリレン膜を用いたが、本発明はこれに限られるものではない。フッ素化アリレン膜以外の他のフッ素を含む有機膜を用いてもよい。例えば、フッ素化エチレン膜、フッ素化ポリイミド膜またはフッ素化アモルファスカーボン膜などを用いてもよい。
本実施の形態によれば、無機膜をプラズマによって表面処理した後に低誘電率の有機膜を成膜するので、無機膜と有機膜との密着性を向上させることができる。したがって、半導体製造工程での歩留まりを向上させることができるとともに、製品の信頼性の向上を図ることができる。
実施の形態2.
図2および図3を用いて本実施の形態を説明する。図3は、本実施の形態における薄膜形成方法の概念図である。本実施の形態においては、無機膜と低誘電率の有機絶縁膜との間に中間膜を形成することを特徴としている。
実施の形態1と同様に、半導体基材301上に所定の膜厚の無機膜302が形成された基板を準備する(図3(a))。無機膜としては、例えばSiO膜、SiN膜、SiC膜、SiOC膜、SiCN膜またはSiON膜などを用いることができ、例えばプラズマCVD法などによって形成することができる。
尚、半導体基材としては、例えば、シリコン基板上にゲート電極が形成されたものを用いることができる。シリコン基板には、素子分離領域や、ソースまたはドレインとなる拡散層などが形成されていてもよい。
次に、図3(b)に示すように、無機膜302の上にシリコンを含有する中間膜303を形成する。無機膜の上にこのような中間膜を形成することによって、後に形成する低誘電率の有機膜との接着性を向上させることができる。
中間膜の形成は、例えば、シランカップリング剤を用いて行うことができる。具体的には、シランカップリング剤を適当な有機溶剤に溶かした中間膜組成物を用い、これを例えば回転塗布法などによって無機膜の上に塗布する。その後、加熱処理を施すことによって中間膜組成物から有機溶剤を除去する。このようにすることによって、シランカップリング剤の膜を無機膜上に形成することができる。有機溶剤としては、例えば、エタノールなどのアルコール類、アセトンなどのケトン類、トルエンなどの芳香族類または酢酸エチルなどのエステル類などを用いることができる。尚、中間膜組成物は、レベリング剤などの添加剤を含んでいてもよい。
シランカップリング剤としては、例えば、エポキシ系シランカップリング剤またはアミノ系シランカップリング剤などを用いることができる。エポキシ系シランカップリング剤としては、例えば、3−グリシドキシプロピルトリメトキシシラン(式8)などを挙げることができる。また、アミノ系シランカップリング剤としては、例えば、N−フェニル−3−アミノプロピルトリメトキシシラン(式9)、アミノプロピルトリメトキシシラン(式10)およびアミノプロピルトリエトキシシラン(式11)などを挙げることができる。尚、中間膜組成物を構成するシリコン成分はモノマーに限られるものではなく、シランカップリング剤のオリゴマーまたはポリマーを含んでいてもよい。
Figure 2004304177
Figure 2004304177
Figure 2004304177
Figure 2004304177
例えば、アミノプロピルトリエトキシシランをメタノールに10体積%溶解させた溶液を、回転塗布法を用いて無機膜の上に塗布する。その後、150℃で5分間の加熱処理を行うことによって有機溶剤を蒸発除去する。これにより、無機膜上にシリコンを含有する中間膜を形成することができる。
また、シラノール化合物(式12)を用いて中間膜を形成することもできる。例えば、シラノール化合物と適当な有機溶剤とを含有する中間膜組成物を用い、これを例えば回転塗布法などによって無機膜の上に塗布する。その後、加熱処理を施すことによって中間膜組成物から有機溶剤を除去する。このようにすることによって、シリコンを含有する中間膜を無機膜の上に形成することができる。有機溶剤としては、例えば、エタノールなどのアルコール類、アセトンなどのケトン類、トルエンなどの芳香族類または酢酸エチルなどのエステル類などを用いることができる。尚、中間膜組成物は、レベリング剤などの添加剤を含んでいてもよい。
Figure 2004304177
具体的には、用いるシロキサンの構造によって、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー(例えばメチルシルセスキオキサンポリマーMSQなど)、水素化シルセスキオキサンポリマー(HSQ)または水素化アルキルシルセスキオキサンポリマー(HOSP)などの膜を中間膜として形成することができる。
本実施の形態において、中間膜は、無機膜上に均一に塗布されていることが好ましい。また、中間膜は、無機膜および有機膜との間で良好な接着力を得るために適当な膜厚であることが好ましい。
次に、図3(c)に示すように、中間膜303の上に低誘電率の有機膜304を形成する。例えば、基板を図2の薄膜形成装置201の成膜チャンバ207内に載置し、実施の形態1と同様にして中間膜上にフッ素化アリレン膜を形成することができる。また、フッ素化アリレン膜以外の他のフッ素を含む有機膜を形成してもよい。例えば、フッ素化エチレン膜、フッ素化ポリイミド膜またはフッ素化アモルファスカーボン膜などを形成してもよい。
有機膜を形成した後は、実施の形態1と同様に加熱処理を行うことが好ましい。加熱処理を行うことによって有機膜の結晶化を進めることができるとともに、中間膜と無機膜および中間膜と有機膜とをそれぞれ反応させて、これらの間の接着性をより向上させることができる。加熱処理の条件は、約300℃〜約500℃、好ましくは約350℃〜約400℃の温度で、30分間〜180分間、好ましくは60分間〜90分間とする。温度が300℃より低くなると機械的強度が充分でなく、一方、温度が500℃より高くなると蒸着膜を形成するポリマーの分解反応が起こる。
本実施の形態によれば、無機膜と低誘電率有機膜との間にシリコンを含有する中間膜を介在させるので、無機膜と有機膜との接着性を向上させることができる。したがって、半導体製造工程での歩留まりを向上させることができるとともに、製品の信頼性の向上を図ることができる。
例えば、有機膜の形成工程までを終えた後、有機膜の表面からシリコン基板に達する傷を付けて、1cm×1cmの正方形の中に1mm×1mmのマス目を100個形成した。次に、これらの傷の上にテープを貼った後、このテープを一定の力で引き剥がし、剥がれたマス目の数を数えることによって膜の密着性を評価した。結果を表2に示す。尚、表2における密着性とは、(剥がれたマス目の数/100)×100(%)をいう。
Figure 2004304177
表2より、従来例に比較して、実施の形態1および実施の形態2では密着性が大きく向上していることが分かる。
尚、本実施の形態においては、シランカップリング剤を用いてシリコンの含有する中間膜を形成する方法について述べたが、本発明はこれに限られるものではない。例えば、シラザンまたはアルコキシシラン類などのシリコンに有機官能基が結合した構造をもつ化合物を用いて中間膜を形成してもよい。
また、本実施の形態は、実施の形態1と組み合わせて行ってもよい。すなわち、成膜チャンバ内に載置した基板にプラズマ処理を行った後、シランカップリング剤などを用いて中間膜を形成してもよい。これにより、無機膜と中間膜との間の接着力を向上させることができる。プラズマ処理は、He,Ne,Ar,NまたはHなどのガスを用いて行うことができる。
図5は本実施の形態により製造された半導体装置の断面図であり、下層配線401上に銅配線層402が形成された例について示している。簡単のために、図では下層配線401の構造を省略しているが、例えば、シリコン基板に形成された拡散層に至るタングステンプラグとすることができる。
図5において、第1の絶縁膜403は本実施の形態における無機膜であり、拡散防止膜として機能する。また、第2の絶縁膜404は本実施の形態におけるフッ素を含有する有機膜であり、低誘電率(比誘電率2.0〜2.4)の層間絶縁膜として機能する。そして、第1の絶縁膜403と第2の絶縁膜404との間には、本実施の形態による中間膜405が設けられている。尚、406はSiC膜であり、407はSiO膜であり、408はアルミニウム配線層である。
第1の絶縁膜403の膜厚は、例えば、30nm〜50nm程度とすることができる。また、中間膜405の膜厚は、例えば、5nm〜10nm程度とすることができる。さらに、第2の絶縁膜404の膜厚は、例えば、150nm〜200nm程度とすることができる。
また、図6は、本実施の形態による半導体装置の断面図の他の例である。図では、下層配線501上に形成された第1の銅配線層502が、ビアプラグ503を介して第2の銅配線層504と電気的に接続している。ここで、第1の絶縁膜505は本実施の形態における無機膜であり、拡散防止膜として機能する。また、第2の絶縁膜506は本実施の形態におけるフッ素を含有する有機膜(第2の絶縁膜)であり、低誘電率の層間絶縁膜として機能する。そして、第1の絶縁膜505と第2の絶縁膜506との間には、本実施の形態による中間膜507が設けられている。尚、508はSiC膜であり、509はSiO膜であり、510はアルミニウム配線層である。
図5の例における銅配線層は、ダマシン法によって形成することができる。例えば、第2の絶縁膜404のドライエッチングにより下層配線401に至る開口部を形成した後、この開口部に銅層を埋込むことによって銅配線層402を形成することができる。この場合、銅層の埋込みは、メッキ法により開口部を埋設するように銅層を形成した後、CMP(Chemichal Mechanical Polishing,化学的機械研磨)法により開口部内にのみ銅層を残すように表面を研磨することによって実現することができる。尚、図6の例においても同様である。
本実施の形態によれば、中間膜405(または、中間膜507)の存在によって、第2の絶縁膜404(または、第2の絶縁膜506)と第1の絶縁膜403(または、第1の絶縁膜505)との密着性を向上させることができるので、研磨により外的な力が加わってもこれらの膜の間に剥離が発生することはない。したがって、電気的特性および信頼性に優れた半導体装置を製造することが可能となる。
尚、図6では配線層が2層の例について示したが、本実施の形態は3層以上(例えば、10層)の多層配線構造を有する例にも適用することが可能である。
実施の形態3.
図2および図3を用いて本実施の形態を説明する。本実施の形態における半導体装置は、実施の形態2と同様の構造を有するが、実施の形態2とは異なる方法によって中間膜を形成することを特徴としている。
実施の形態1と同様に、半導体基材301上に所定の膜厚の無機膜302が形成された基板を準備する(図3(a))。無機膜としては、例えばSiO膜、SiN膜、SiC膜、SiOC膜、SiCN膜またはSiON膜などを用いることができ、例えばプラズマCVD法などによって形成することができる。
尚、半導体基材としては、例えば、シリコン基板上にゲート電極が形成されたものを用いることができる。シリコン基板には、素子分離領域や、ソースまたはドレインとなる拡散層などが形成されていてもよい。
次に、図3(b)に示すように、無機膜302の上にシリコンを含有する中間膜303を形成する。本実施の形態においては、シランカップリング剤の蒸気を用い、例えば、図2の薄膜形成装置201を使用することによって中間膜を形成することができる。
シランカップリング剤としては、例えば、3−グリシドキシプロピルトリメトキシシランなどのエポキシ系シランカップリング剤を用いることができる。また、N−フェニル−3−アミノプロピルトリメトキシシラン、アミノプロピルトリメトキシシランまたはアミノプロピルトリエトキシシランなどのアミノ系シランカップリング剤を用いることもできる。
図2において、収納容器202にはシランカップリング剤が入っている。シランカップリング剤は、加熱装置(図示せず)によって蒸発気化された後、配管203を通じて流量制御手段204に送られる。そして、流量制御手段204で所定の流量に制御された後、配管205を通って配管206に向かう。その後、配管206から成膜チャンバ207に導入される。
成膜チャンバ207内には、無機膜が形成された基板が載置されている。この際、基板の表面温度を低温に保持しておくと、成膜チャンバ207内に導入されたシランカップリング剤の蒸気は無機膜上で凝縮して膜を形成する。このようにして、無機膜の上にシリコンを含有する中間膜を形成することができる。
例えば、シリコン基板上にSiOC膜を形成した基板を成膜チャンバ207内に載置する。この際、基板を保持する静電チャック(図示せず)の温度を−30℃程度に保持しておく。収納容器202にアミノプロピルトリエトキシシランを入れ、上記の方法に従って成膜チャンバ207内にアミノプロピルトリエトキシシランの蒸気を導入する。導入された蒸気はSiOC膜上で凝縮し、アミノプロピルトリエトキシシランの薄膜が形成される。
続いて、図3(c)に示すように、中間膜303の上に低誘電率の有機膜304を形成する。図2の薄膜形成装置201によれば、中間膜形成後に真空を維持した状態のまま同一の成膜チャンバ207内において、連続して有機膜の成膜を行うことができる。
例えば、実施の形態1と同様にして、成膜チャンバ内にフッ素化アリレン膜のポリマー前駆体ガスを導入することによって、中間膜上にフッ素化アリレン膜を形成することができる。また、フッ素化アリレン膜以外の他のフッ素を含む有機膜を形成してもよい。例えば、フッ素化エチレン膜、フッ素化ポリイミド膜またはフッ素化アモルファスカーボン膜などを形成してもよい。
有機膜を形成した後は、実施の形態1と同様に加熱処理を行うことが好ましい。加熱処理を行うことによって有機膜の結晶化を進めることができるとともに、中間膜と無機膜および中間膜と有機膜とをそれぞれ反応させて、これらの間の接着性をより向上させることができる。加熱処理の条件は、約300℃〜約500℃、好ましくは約350℃〜約400℃の温度で、30分間〜180分間、好ましくは60分間〜90分間とする。温度が300℃より低くなると機械的強度が充分でなく、一方、温度が500℃より高くなると蒸着膜を形成するポリマーの分解反応が起こる。
本実施の形態によれば、実施の形態2の効果に加えて次のような効果を得ることができる。すなわち、1の薄膜形成装置によって中間膜の形成と有機膜の形成を連続して行うので、異物の混入を防いで歩留まりをさらに向上させることが可能となる。
尚、本実施の形態においては、シランカップリング剤を用いてシリコンの含有する中間膜を形成する方法について述べたが、本発明はこれに限られるものではない。例えば、シラザンまたはアルコキシシラン類などのシリコンに有機官能基が結合した構造をもつ化合物の蒸気を用いて中間膜を形成してもよい。
また、本実施の形態は、実施の形態1と組み合わせて行ってもよい。すなわち、成膜チャンバ内に載置した基板にプラズマ処理を行った後、シランカップリング剤などの蒸気を導入して中間膜を形成する。続いて、低誘電率の有機膜の成膜を行う。中間膜形成前にプラズマ処理を行うことによって、無機膜と中間膜との接着性を向上させることができる。プラズマ処理は、He,Ne,Ar,NまたはHなどのガスを用いて行うことができる。
また、本実施の形態により形成した中間膜は、図5および図6の例に適用することが可能である。すなわち、図5の中間膜405および図6の中間膜507は、本実施の形態により形成した中間膜であってもよい。
実施の形態1〜3においては、無機膜上に低誘電率の有機膜を形成する例について述べたが、本発明はこれに限られるものではない。有機膜と無機膜との密着性や接着性を向上させることを目的とするものであれば他の構成であってもよく、有機膜を用いた薄膜の積層化の工程全般に適用することが可能である。
(a)〜(c)は、実施の形態1における薄膜形成工程を示す断面図である。 本発明において使用される薄膜形成装置の概念図である。 (a)〜(c)は、実施の形態2および3における薄膜形成工程を示す断面図である。 加熱処理温度とフッ素化アリレン膜の比誘電率との関係の一例を示す図である。 本発明による多層配線構造を有する半導体装置の断面図である。 本発明による多層配線構造を有する半導体装置の断面図である。
符号の説明
101,301 半導体基材
102,302 無機膜
103,304 有機膜
201 薄膜形成装置
202 原料収納容器
204,212 流量制御手段
207 成膜チャンバ
208 圧力制御装置
209 排気装置
214 加熱反応手段
303 中間膜

Claims (12)

  1. 半導体基材上に形成された無機膜と、
    前記無機膜上に形成されたシリコンを含有する中間膜と、
    前記中間膜上に形成されたフッ素を含有する有機膜とを有することを特徴とする半導体装置。
  2. 前記有機膜がフッ素化アリレン膜である請求項1に記載の半導体装置。
  3. 前記フッ素化アリレン膜が式(1)
    Figure 2004304177
    (式(1)において、Xは水素原子またはフッ素原子を表わす。)
    で表される繰り返し単位を有するポリ(テトラフルオロ−p−キシリレン)またはその誘導体からなる膜である請求項2に記載の半導体装置。
  4. 前記無機膜がSiO膜、SiN膜、SiC膜、SiOC膜、SiCN膜およびSiON膜よりなる群から選ばれるいずれか1の膜である請求項1〜3のいずれか1に記載の半導体装置。
  5. 半導体基材上に無機膜を形成する工程と、
    前記無機膜をプラズマ処理する工程と、
    前記プラズマ処理した無機膜の上にフッ素を含有する有機膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
  6. 半導体基材上に無機膜を形成する工程と、
    前記無機膜上にシリコンを含有する中間膜を形成する工程と、
    前記中間膜上にフッ素を含有する有機膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
  7. 前記中間膜を形成する工程は、シランカップリング剤および有機溶剤を含む中間膜組成物を前記無機膜上に塗布する工程と、
    加熱処理を施して前記中間膜組成物から前記有機溶剤を除去する工程とを有する請求項6に記載の半導体装置の製造方法。
  8. 前記中間膜を形成する工程は、シランカップリング剤の蒸気を前記無機膜上に導く工程と、
    前記蒸気を前記無機膜上に凝縮させる工程とを有する請求項6に記載の半導体装置の製造方法。
  9. 前記シランカップリング剤は、エポキシ系シランカップリング剤またはアミノ系シランカップリング剤である請求項7または8に記載の半導体装置の製造方法。
  10. 前記中間膜を形成する工程は、シラノール化合物および有機溶剤を含む中間膜組成物を前記無機膜上に塗布する工程と、
    加熱処理を施して前記中間膜組成物から前記有機溶剤を除去する工程とを有する請求項6に記載の半導体装置の製造方法。
  11. 前記無機膜をプラズマ処理した後に前記中間膜を形成する請求項6〜10のいずれか1に記載の半導体装置の製造方法。
  12. 前記有機膜を形成した後に300℃〜500℃の温度で熱処理を行う請求項5〜11のいずれか1に記載の半導体装置の製造方法。
JP2004076345A 2003-03-17 2004-03-17 半導体装置および半導体装置の製造方法 Pending JP2004304177A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004076345A JP2004304177A (ja) 2003-03-17 2004-03-17 半導体装置および半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003071888 2003-03-17
JP2004076345A JP2004304177A (ja) 2003-03-17 2004-03-17 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004304177A true JP2004304177A (ja) 2004-10-28

Family

ID=33421746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004076345A Pending JP2004304177A (ja) 2003-03-17 2004-03-17 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004304177A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008004584A1 (fr) * 2006-07-05 2008-01-10 Tokyo Electron Limited Procédé de post-traitement destiné à un film de carbone amorphe
JP2012080109A (ja) * 2009-06-04 2012-04-19 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008004584A1 (fr) * 2006-07-05 2008-01-10 Tokyo Electron Limited Procédé de post-traitement destiné à un film de carbone amorphe
US8377818B2 (en) 2006-07-05 2013-02-19 Tokyo Electron Limited Aftertreatment method for amorphous carbon film
TWI392023B (zh) * 2006-07-05 2013-04-01 Tokyo Electron Ltd Treatment of amorphous carbon film
JP2012080109A (ja) * 2009-06-04 2012-04-19 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
JP2013153221A (ja) * 2009-06-04 2013-08-08 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置

Similar Documents

Publication Publication Date Title
JP4090740B2 (ja) 集積回路の作製方法および集積回路
US8173537B1 (en) Methods for reducing UV and dielectric diffusion barrier interaction
US7314828B2 (en) Repairing method for low-k dielectric materials
US7622380B1 (en) Method of improving adhesion between two dielectric films
JP5006428B2 (ja) 窒素含有前駆物質を用いる誘電体バリアの堆積
US20060189153A1 (en) Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same
JP2008117903A (ja) 半導体装置の製造方法
EP1316108A1 (en) Low-dielectric silicon nitride film and method of forming the same, semiconductor device and fabrication process thereof
JP2004221275A (ja) 有機絶縁膜及びその製造方法及び有機絶縁膜を用いた半導体装置及びその製造方法。
US20030001278A1 (en) Method for manufacturing a semiconductor device and a semiconductor device
JPWO2008010591A1 (ja) 多孔質絶縁膜の形成方法
US7202160B2 (en) Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same
EP1037276A1 (en) Method for forming a porous silicon dioxide film
JP2011151057A (ja) 半導体装置の製造方法
JP2010287655A (ja) 半導体装置の製造方法
JP2004200203A (ja) 半導体装置及びその製造方法
US6998325B2 (en) Method for manufacturing semiconductor device
US7125794B2 (en) Method of manufacturing semiconductor device
US20100093174A1 (en) Method of manufacturing low-k dielectric film, and formation of air-gap using the low-k dielectric film
JP2004296476A (ja) 半導体装置の製造方法
US7084077B2 (en) Method of fabricating multilayer interconnect wiring structure having low dielectric constant insulator film with enhanced adhesivity
JP2004304177A (ja) 半導体装置および半導体装置の製造方法
JP2007258403A (ja) 多孔性低誘電率薄膜及びその製作方法
JP2000150646A (ja) 半導体装置およびその製造方法
KR20040082295A (ko) 반도체 장치 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050131