JP2007258403A - 多孔性低誘電率薄膜及びその製作方法 - Google Patents

Abstract

【課題】従来の技術による諸問題を解決するための多孔性低誘電率材料薄膜構造及び関連製作方法を提供する。
【解決手段】多孔性低誘電率材料薄膜を製作する方法は、（ａ）基板を提供し、（ｂ）第一化学的気相堆積（ＣＶＤ）工程を行い、堆積チャンバーにバックボーン前駆体を導入して基板の上に界面誘電層を形成し、（ｃ）第二ＣＶＤ工程を行い、バックボーン前駆体を導入しながらポロゲン前駆体を堆積チャンバーに導入し、バックボーン前駆体と合わせて界面誘電層の上にポロゲンを含んだバックボーン層を形成し、（ｄ）バックボーン層の中のポロゲンを除去して複数の孔隙のある超低誘電率材料層を形成するステップを含む。界面誘電層と超低誘電率材料層は多孔性低誘電率材料薄膜を構成している。
【選択図】図１０

Description

この発明は半導体素子における低誘電率材料薄膜及びその製作方法に関し、特に多孔性超低誘電率材料薄膜の構造及び関連製作方法に関する。

半導体素子集積度の向上につれ、半導体チップにおける隣接素子の間隔距離が縮小され、さまざまな問題をもたらしている。例えば、間隔距離の近い二つの導体間に層間誘電膜が充填されていれば、両導体と層間誘電膜はコンデンサーを形成する。コンデンサーが形成されると、抵抗−容量による遅延効果（ＲＣ遅延）により信号の伝送に遅延が生じる。

従来の層間誘電膜は二酸化シリコン（ＳｉＯ_２）で製作され、その製作工程においてはシランやシロキサンなどの材料を反応前駆体として使うことが多い。層間誘電膜を製作する工法としてはＣＶＤ（化学的気相堆積）法、ＰＥＣＶＤ（プラズマ促進化学的気相堆積）法、ＨＤＰＣＶＤ（高密度化学的気相堆積）法などが挙げられ、それによって製作された誘電膜の誘電率は約４．０である。
しかし、半導体集積回路の製作がサブミクロンないし６５または４５ナノメートル以下のレベルに達すると、ＲＣ遅延は回路機能の向上に関わる重要なポイントとなる。それを改善すべく、金属相互接続の配線抵抗を低くするか、または誘電膜の容量を減少させる方法が考案された。金属相互接続の配線抵抗を低くする方法では、抵抗率の高いアルミニウムの代わりに銅が使用され、誘電膜の容量を減少させる方法では、低誘電率の代替材料が開発されつつある。

１５０または１３０ナノメートルの半導体技術に関し、誘電率２．７〜３．５の低誘電率材料を使用することが望ましいことは既存の研究に指摘されている。１００ナノメートル以下のレベルになると、遅延効果を改善するためには、誘電率２．２〜２．６の極低誘電率（ＥＬＫ）材料または誘電率２．２を下回る超低誘電率（ＵＬＫ）材料を使用することが望ましい。しかし、誘電率が２．５を下回る低誘電率材料は孔隙のある粗鬆な構造であるため、その化学的特性が相対的に低下している。例えば、誘電率が低ければ低いほど、機械的強度、凝集力ないし界面接着力はいずれも低下を免れない。低誘電率材料薄膜の界面接着力が５ジュール／平方メートルを下回れば、後続の研磨工程で外力により剥離か断裂しやすくなり、ひいては半導体素子の電気的性能と信頼性に影響する。図１を参照する。図１はＳＥＭ（走査型電子顕微鏡）で観察された従来のＵＬＫ薄膜の断面図である。ＵＬＫ薄膜を研磨すると、丸で囲まれた部分のような層間剥離が発生するので、半導体素子の品質に大きく影響する。
したがって、高機械強度と低誘電率を兼ね備えた低誘電率材料薄膜の開発は重要な課題となっている。

この発明は前述の問題を解決するため、多孔性低誘電率材料薄膜の構造及び関連製作方法を提供することを課題とする。

この発明は多孔性低誘電率材料薄膜を製作する方法を提供する。該方法は、（ａ）基板を提供し、（ｂ）第一化学的気相堆積（ＣＶＤ）工程を行い、堆積チャンバーにバックボーン前駆体を導入して基板の上に界面誘電層を形成し、（ｃ）第二ＣＶＤ工程を行い、バックボーン前駆体を導入しながらポロゲン前駆体を堆積チャンバーに導入し、バックボーン前駆体と合わせて界面誘電層の上にポロゲンを含んだバックボーン層を形成し、（ｄ）バックボーン層の中のポロゲンを除去して複数の孔隙のある超低誘電率材料層を形成するステップを含む。そのうち界面誘電層と超低誘電率材料層は多孔性低誘電率材料薄膜を構成している。

この発明は更に多孔性低誘電率材料薄膜を提供する。該薄膜は、界面誘電層と、界面誘電層の上に設けられ、複数の孔隙を有する超低誘電率材料層からなる。超低誘電率材料層は界面誘電層より高い孔隙密度を有する。

この発明は同一の堆積チャンバーで２段階の堆積工程を行う。それは、ポロゲン前駆体の導入をバックボーン前駆体より遅らせ、高凝集力と高界面接着力の界面誘電層を形成した後にポロゲン前駆体を導入し、界面誘電層の上にポロゲンを含んだバックボーン層を形成することを内容とする。その後ポロゲンを除去すれば、孔隙のある超低誘電率材料層がつくられる。したがって、超低誘電率材料層は界面誘電層を介して基板に密着し、複数段階の工程を加えても剥離しにくい多孔性低誘電率材料薄膜を構成する。なお、この発明による多孔性低誘電率材料薄膜は低誘電率材料を使用したあらゆる構造、例えばＳＴＩ（シャロートレンチ分離）、ＩＬＤまたはＩＭＤに適し、集積化が進んでいる半導体の品質を向上させる。

かかる構造及び方法の特徴を詳述するために、具体的な実施例を挙げ、図を参照して以下に説明する。

図２と図６を参照する。図２から図６はこの発明による多孔性低誘電率材料薄膜を製作する方法を表す説明図である。まず図２に示されるように、シリコン基板、ＳＯＩ（絶縁体上シリコン）基板、シリコンゲルマニウム層またはシリコンカーバイド層を有する基板などの半導体材料を含んだ基板５８を堆積チャンバー５０に置いてＣＶＤ工程を加える。この実施例では、堆積チャンバー５０はＰＥＣＶＤ法に準拠したものであり、基板５８を載せる基板台５２と反応ガスを導入する導気管５６ａ、５６ｂを有する。

続いて第一ＣＶＤ工程を行い、導気管５６ａでバックボーン前駆体を堆積チャンバー５０に導入する。第一ＣＶＤ工程としてＰＥＣＶＤ法を採択することが望ましい。図３を参照する。図３は図２における基板５８の断面図である。図３によれば、第一ＣＶＤ工程では、バックボーン前駆体は基板５８の上に高密度の界面誘電層６０を形成する。バックボーン前駆体としては有機シリケートを使用したほうが望ましい。有機シリケートは液状のものが多いので、ヘリウムまたはアルゴンなどの気体を前駆体の運搬ガス（carry gas）として用いる流体システムで運搬される。有機シリケート前駆体で作られた界面誘電層６０は炭素、シリコン、酸素原子を含んだＣＤＯ（炭素ドープ酸化物）材料である。

第一ＣＶＤ工程のプロセスパラメーターは下記の通りである。工程の進行中、図４におけるＲＦパワー５４は高周波ＲＦと低周波ＲＦを継続的に提供する。高周波ＲＦのパワーは５０〜６０００ワットであり、望ましくは６００〜１５００ワットである。低周波ＲＦのパワーは０〜２５００ワットであり、望ましくは０〜８００ワットである。低周波ＲＦの周波数は３５０〜４５０Ｈｚであり、界面誘電層６０の製作温度は１５０〜４５０℃である。なお、界面誘電層６０を形成する前、堆積チャンバー５０の圧力は約１．０〜１５トルである。

バックボーン前駆体を堆積チャンバー５０に導入し、所定の時間がたった後、第二ＣＶＤ工程を行う。所定の時間は１〜３０秒であり、望ましくは１〜１０秒である。図４を参照する。バックボーン前駆体を継続的に導入すると同時に、導気管５６ｂでポロゲン前駆体をin-situ方式で導入して第二ＣＶＤ工程を行い、バックボーン前駆体とポロゲン前駆体を合わせて図５におけるバックボーン層６２を形成する。そのうち、第二ＣＶＤ工程はＰＥＣＶＤ法によるものであり、ポロゲン前駆体は炭素水素化合物である。ＣＶＤ工程ではバックボーン前駆体とポロゲン前駆体が同時に堆積チャンバー５０に導入されるため、それによって作られたバックボーン層６２にはポロゲン６４が散らばっている。この実施例では、第二ＣＶＤ工程の所要時間は１〜３０秒であり、望ましくは１〜１０秒である。なお、バックボーン層６２は界面誘電層６０より厚い。

第二ＣＶＤ工程の進行中、高周波ＲＦと低周波ＲＦが継続的に提供される。高周波ＲＦのパワーは５０〜６０００ワットであり、望ましくは６００〜１５００ワットである。低周波ＲＦのパワーは０〜２５００ワットであり、望ましくは０〜８００ワットである。低周波ＲＦの周波数は３５０〜４５０Ｈｚであり、第二ＣＶＤ工程での製作温度は１５０〜４５０℃であり、堆積チャンバー５０の圧力は約１．０〜２０トルである。ポロゲン前駆体はバックボーン前駆体と同じくヘリウムまたはアルゴンで運搬され、その流量は１００〜２００００ｓｃｃｍ（標準立方センチ毎分）であり、望ましくは３０００〜１００００ｓｃｃｍである。

続いて図６に示されるように、バックボーン層６２に対して後処理を行い、その中のポロゲンを除去する。この発明に適する後処理としては熱ベーキング、ｅ−ビーム照射または紫外線（ＵＶ）硬化工程などがあり、図６は紫外線硬化工程を示している。ポロゲン６４を除去すれば、バックボーン層６２は複数の孔隙６６を有する多孔性超低誘電率材料層６８になる。したがって、超低誘電率材料層６８は界面誘電層６０より孔隙密度が高い。界面誘電層６０と超低誘電率材料層６８は誘電率が１．０〜２．７の多孔性低誘電率材料薄膜７０を構成する。多孔性低誘電率材料薄膜７０はＲＣ遅延を防ぐための金属層誘電膜（ＭＬＤ）または層間誘電膜（ＩＬＤ）とされる。
高密度の界面誘電層６０はより強い凝集力と界面接着力をもって超低誘電率材料層６８を基板５８に密着させる。このように作られた多孔性低誘電率材料薄膜７０は、化学的機械的研磨工程を加えてもひび割れや断裂が生じにくい。

図７を参照する。図７はこの発明の実施例２による多孔性低誘電率材料薄膜の断面図である。この実施例では、多孔性低誘電率材料薄膜は四段階の製作装置で製作される。製作装置は前記第一及び第二ＣＶＤ工程を四回繰り返し、界面誘電層と超低誘電率材料層が互い違いに重なった多層スタック構造を形成する。
図７に示されるように、まず半導体材料を含んだ基板１００を提供する。第一段階では、第一ＣＶＤ工程及び第二ＣＶＤ工程を継続的に行う。その内容は、まずバックボーン前駆体を１〜３０秒間（望ましくは１〜１０秒間）導入し、基板１００に第一界面誘電膜１０２を形成する。続いてバックボーン前駆体を継続的に提供するとともにポロゲン前駆体を提供し、両者でポロゲンを含んだ第一バックボーン層１０４を形成して第一低誘電率材料層１１８を完成する。続いて第二段階に移り、基板１００に対して前記第一ＣＶＤ工程と第二ＣＶＤ工程を繰り返し、第二界面誘電層１０６と第二バックボーン層１０８を形成するとともに、第二低誘電率材料層１２０を完成する。その後第三及び第四段階に移り、基板１００に対して第一と第二ＣＶＤ工程を加え、それぞれ第三界面誘電層１１２と第三バックボーン層１２２からなる第三低誘電率材料層１２２と、第四界面誘電層１１４と第四バックボーン層１１６からなる第四低誘電率材料層１２４を形成する。最後に基板１００に対して紫外線照射、熱ベーキングまたはｅ−ビーム照射工程を行い、ポロゲンを除去して第一、第二、第三及び第四バックボーン層１０４、１０８、１１２、１１６を孔隙１２８のある超低誘電率材料層につくり、誘電率が１．０〜２．７である４層の多孔性低誘電率材料薄膜１２６を完成する。もっとも、その他の実施例として、各段階ごとにポロゲンを次々と除去することも可能である。

図８を参照する。図８はこの発明による多孔性低誘電率材料薄膜のＳＥＭ図である。矢印はこの発明の実施例２による四段階の方法で製作された超低誘電率材料層からなる多孔性低誘電率材料薄膜ＵＬＫを示している。図１と比べれば、この発明による方法でつくられた多孔性低誘電率材料薄膜ＵＬＫは研磨されても剥離しない。したがって、後続の化学的機械的研磨、エッチングまたはウエハー切断工程を加えても、この発明による多孔性低誘電率材料薄膜ＵＬＫは断裂、剥離しにくいので、よりよい誘電効果を有する。

図９と図１０を参照する。図９は第一ＣＶＤ工程と第二ＣＶＤ工程における前駆体導入のタイミング図であり、図１０はこの発明による多孔性低誘電率材料薄膜を製作する方法のフローチャートである。この発明による製作方法は以下の通りである。

ステップ２００：バックボーン前駆体を堆積チャンバーに導入して所定時間Ｔを待ち、第一ＣＶＤ工程を行って高凝集力、高機械強度、高界面接着力の界面誘電層を形成する。このときポロゲン前駆体は導入されていない。
ステップ２０２：所定時間Ｔがたてば、堆積チャンバーにポロゲン前駆体を導入し、継続的に導入されるバックボーン前駆体と合わせてポロゲンを含んだバックボーン層を形成する。
ステップ２０４：バックボーン層に対して後処理を行い、ポロゲンを除去して孔隙をつくる。
ステップ２０６：孔隙のあるバックボーン層は超低誘電率材料層をなし、界面誘電層と合わせて多孔性低誘電率材料薄膜を構成する。

注意すべきことは、この発明による方法は前駆体の種類と数量を制限せず、同一の機能を有する複数種類の材料、例えばバックボーン前駆体として数種の有機シリケートをつかい、ポロゲン前駆体として数種の炭素水素化合物を同時につかうことが可能である。なお、この発明は単一段階と複数段階の製作装置のいずれにも適する。各段階のＣＶＤ工程でポロゲン前駆体の導入をバックボーン前駆体より遅らせ、界面誘電層と超低誘電率材料層を順次に形成すれば、所望の構造がつくられる。

以上はこの発明に好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。

この発明による多孔性低誘電率材料薄膜は低誘電率材料を使用したあらゆる構造、例えばＳＴＩ（シャロートレンチ分離）、ＩＬＤまたはＩＭＤに適し、集積化が進んでいる半導体の品質を向上させる。

ＳＥＭで観察された従来のＵＬＫ薄膜の断面図である。 この発明による多孔性低誘電率材料薄膜を製作する方法を表す第一説明図である。 この発明による多孔性低誘電率材料薄膜を製作する方法を表す第二説明図である。 この発明による多孔性低誘電率材料薄膜を製作する方法を表す第三説明図である。 この発明による多孔性低誘電率材料薄膜を製作する方法を表す第四説明図である。 この発明による多孔性低誘電率材料薄膜を製作する方法を表す第五説明図である。 この発明の実施例２による多孔性低誘電率材料薄膜の断面図である。 この発明による多孔性低誘電率材料薄膜のＳＥＭ図である。 第一ＣＶＤ工程及び第二ＣＶＤ工程における前駆体導入のタイミング図である。 この発明による多孔性低誘電率材料薄膜を製作する方法のフローチャートである。

符号の説明

５０ 堆積チャンバー
５２ 基板台
５４ ＲＦパワー
５６ａ、５６ｂ 導気管
５８、１００ 基板
６０ 界面誘電層
６２ バックボーン層
６４ ポロゲン
６６ 孔隙
６８ 超低誘電率材料層
７０ 多孔性低誘電率材料層
１０２ 第一界面誘電層
１０４ 第一バックボーン層
１０６ 第二界面誘電層
１０８ 第二バックボーン層
１１０ 第三界面誘電層
１１２ 第三バックボーン層
１１４ 第四界面誘電層
１１６ 第四バックボーン層
１１８ 第一低誘電率材料層
１２０ 第二低誘電率材料層
１２２ 第三低誘電率材料層
１２４ 第四低誘電率材料層
１２６ 多孔性低誘電率材料薄膜
１２８ 孔隙

Claims (29)

1. 多孔性低誘電率材料薄膜を製作する方法であって、
   （ａ）基板を提供し、
   （ｂ）第一化学的気相堆積（ＣＶＤ）工程を行い、堆積チャンバーにバックボーン前駆体を導入して基板の上に界面誘電層を形成し、
   （ｃ）第二ＣＶＤ工程を行い、バックボーン前駆体を導入しながらポロゲン前駆体を堆積チャンバーに導入し、バックボーン前駆体と合わせて界面誘電層の上にポロゲンを含んだバックボーン層を形成し、
   （ｄ）バックボーン層の中のポロゲンを除去して複数の孔隙のある超低誘電率材料層を形成するステップを含み、
   該界面誘電層と該超低誘電率材料層が多孔性低誘電率材料薄膜を構成することを特徴とする多孔性低誘電率材料薄膜を製作する方法。
2. 前記バックボーン前駆体が有機シリケートを含むことを特徴とする請求項１記載の多孔性低誘電率材料薄膜を製作する方法。
3. 前記界面誘電層がＣＤＯ（炭素ドープ酸化物）材料を含むことを特徴とする請求項２記載の多孔性低誘電率材料薄膜を製作する方法。
4. 前記ポロゲンが炭素水素化合物を含むことを特徴とする請求項１記載の多孔性低誘電率材料薄膜を製作する方法。
5. バックボーン前駆体を１〜３０秒間導入した後にポロゲン前駆体を導入することを特徴とする請求項１記載の多孔性低誘電率材料薄膜を製作する方法。
6. バックボーン前駆体を１〜１０秒間導入した後にポロゲン前駆体を導入することを特徴とする請求項１記載の多孔性低誘電率材料薄膜を製作する方法。
7. 前記第二ＣＶＤ工程において、バックボーン前駆体とポロゲン前駆体の導入時間が１〜３０秒であることを特徴とする請求項１記載の多孔性低誘電率材料薄膜を製作する方法。
8. 前記第二ＣＶＤ工程において、バックボーン前駆体とポロゲン前駆体の導入時間が１〜１０秒であることを特徴とする請求項１記載の多孔性低誘電率材料薄膜を製作する方法。
9. 更に、請求項１におけるステップ（ｂ）とステップ（ｃ）を複数回繰り返し、複数の多孔性低誘電率材料薄膜からなる構造を形成するステップを含み、該構造は、基板に複数の界面誘電層と超低誘電率材料層を互い違いに設けることによって構成されることを特徴とする請求項１記載の多孔性低誘電率材料薄膜を製作する方法。
10. 前記第二ＣＶＤ工程において、バックボーン前駆体またはポロゲン前駆体の運搬ガスとして希ガスが使われることを特徴とする請求項１記載の多孔性低誘電率材料薄膜を製作する方法。
11. 前記運搬ガスの流量が１００〜２００００ｓｃｃｍであることを特徴とする請求項１０記載の多孔性低誘電率材料薄膜を製作する方法。
12. 前記運搬ガスの流量が３０００〜１００００ｓｃｃｍであることを特徴とする請求項１０記載の多孔性低誘電率材料薄膜を製作する方法。
13. 前記界面誘電層および前記第二ＣＶＤ工程での薄膜製作温度が１５０〜４５０℃であることを特徴とする請求項１記載の多孔性低誘電率材料薄膜を製作する方法。
14. 前記界面誘電層を形成する前、堆積チャンバーの圧力が約１．０〜１５トルであることを特徴とする請求項１記載の多孔性低誘電率材料薄膜を製作する方法。
15. 前記第二ＣＶＤ工程において、堆積チャンバーの圧力が約１．０〜２０トルであることを特徴とする請求項１記載の多孔性低誘電率材料薄膜を製作する方法。
16. 前記第一ＣＶＤ工程と第二ＣＶＤ工程において、堆積チャンバーが高周波ＲＦと低周波ＲＦを継続的に提供することを特徴とする請求項１記載の多孔性低誘電率材料薄膜を製作する方法。
17. 前記高周波ＲＦのパワーが５０〜６０００ワットであることを特徴とする請求項１６記載の多孔性低誘電率材料薄膜を製作する方法。
18. 前記高周波ＲＦのパワーが６００〜１５００ワットであることを特徴とする請求項１６記載の多孔性低誘電率材料薄膜を製作する方法。
19. 前記低周波ＲＦのパワーが０〜２５００ワットであることを特徴とする請求項１６記載の多孔性低誘電率材料薄膜を製作する方法。
20. 前記低周波ＲＦのパワーが０〜８００ワットであることを特徴とする請求項１６記載の多孔性低誘電率材料薄膜を製作する方法。
21. 前記低周波ＲＦの周波数が３５０〜４５０ヘルツであることを特徴とする請求項１６記載の多孔性低誘電率材料薄膜を製作する方法。
22. 前記バックボーン層のポロゲンを除去するステップにおいて、熱ベーキング、ｅ−ビーム照射または紫外線照射工程が行われることを特徴とする請求項１記載の多孔性低誘電率材料薄膜を製作する方法。
23. 前記超低誘電率材料層の誘電率が１．０〜２．７であることを特徴とする請求項１記載の多孔性低誘電率材料薄膜を製作する方法。
24. 前記第一ＣＶＤ工程と第二ＣＶＤ工程がいずれもＰＥＣＶＤ（プラズマ促進化学的気相堆積）法によるものであることを特徴とする請求項１記載の多孔性低誘電率材料薄膜を製作する方法。
25. 多孔性低誘電率材料薄膜であって、
    界面誘電層と、
    界面誘電層の上に設けられ、複数の孔隙を有する超低誘電率材料層からなり、そのうち超低誘電率材料層が界面誘電層より高い孔隙密度を有することを特徴とする多孔性低誘電率材料薄膜。
26. 前記超低誘電率材料層が界面誘電層より厚いことを特徴とする請求項２５記載の多孔性低誘電率材料薄膜。
27. 前記界面誘電層と超低誘電率材料層の材料がＣＤＯ材料を含むことを特徴とする請求項２５記載の多孔性低誘電率材料薄膜。
28. 前記多孔性低誘電率材料薄膜は、互い違いに設けられた複数の界面誘電層と超低誘電率材料層からなることを特徴とする請求項２５記載の多孔性低誘電率材料薄膜。
29. 前記超低誘電率材料層の誘電率が１．０〜２．７であることを特徴とする請求項２５記載の多孔性低誘電率材料薄膜。