JP4015976B2 - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP4015976B2
JP4015976B2 JP2003305063A JP2003305063A JP4015976B2 JP 4015976 B2 JP4015976 B2 JP 4015976B2 JP 2003305063 A JP2003305063 A JP 2003305063A JP 2003305063 A JP2003305063 A JP 2003305063A JP 4015976 B2 JP4015976 B2 JP 4015976B2
Authority
JP
Japan
Prior art keywords
film
plasma
fluorinated
substrate
inorganic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003305063A
Other languages
English (en)
Other versions
JP2005079188A (ja
Inventor
成彦 梶
克己 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003305063A priority Critical patent/JP4015976B2/ja
Priority to KR1020040067856A priority patent/KR20050021895A/ko
Priority to US10/927,123 priority patent/US7084077B2/en
Publication of JP2005079188A publication Critical patent/JP2005079188A/ja
Application granted granted Critical
Publication of JP4015976B2 publication Critical patent/JP4015976B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、電子装置の製造方法に関し、特に低抵抗・低容量の多層配線構造を形成するための低誘電率膜を用いた半導体装置の製造方法に関する。
半導体集積回路装置の微細化に伴い、配線抵抗の上昇、配線間、配線層間の容量の上昇が問題となっている。配線抵抗および容量が上昇すると、デバイスの信号伝搬遅延が生じ動作速度が低下してしまうため、その改善策が、検討されている。その改善策として、配線に銅を用い、層間絶縁膜に低誘電率膜を用いることにより抵抗、容量の低下を図る試みがなされている。
層間絶縁膜に使用される低誘電率膜としては、ＳｉＯ２中にメチル基を導入した無機材料のＳｉＯＣ膜や、ポリアリルエーテル誘導体等の有機膜の開発が行われている。これらの薄膜の誘電率は２．６〜２．９程度であり、十分とはいえないことから、次世代の電子機器に向けたさらなる低誘電率化においては、層間絶縁膜に空孔を導入することで、膜の密度を下げ誘電率２．０〜２．４の膜を実現するための開発が進められている。
ところで、このように、膜に空孔を導入すると、膜の機械的強度が低下して製造工程中に基板上に形成された膜が割れやすくなったり、空孔に吸着するガスや薬剤による膜特性の劣化や、劣化対策としての後処理が必要であったりするために、これらの空孔を有する膜を半導体装置の製造に適用することが困難であった。
このために、膜に空孔を導入して誘電率を低下させるのではなく、膜を構成する材料自体の低誘電率化を図り、誘電率２．０〜２．４の膜を実現することが検討されている。この仕様を満たす膜として弗素化芳香族炭化水素重合膜が知られているが、この膜は、膜中に弗素原子を有するためＳｉＯ２、ＳｉＮやＳｉＣなどの無機膜との密着性が悪く、製造工程中に膜剥離等の不良が発生するという問題があった。
このように、弗素原子含有重合体のような有機誘電体膜を層間絶縁膜として用いる際に、一般に有機誘電体膜は、無機物膜や、金属膜との界面の密着性が不足しており、剥離の問題を生じやすいという問題があり、これを改善するために、被処理基体表面を逆スパッタリングし、もしくは化学量論的組成よりＳｉ元素がリッチな層を形成して、被処理基体表面にダングリングボンドを形成し、その表面に有機誘電体膜を形成して、密着性を改善することが知られている（特許文献１参照）。
この方法によれば、何らの対策を講じることなく有機誘電体膜と被処理基体とを積層する場合と比較して、密着性が改善され、剥離を生じる可能性は低減すると考えられる。しかしながら、この方法は、被処理基体表面に直接ダングリングボンドを形成し、その表面に形成する有機誘電体膜との密着を強固に行おうとするもので、その界面は、無機質膜とその表面に密着している有機誘電体膜であり、特性の大きく異なる２層の膜が密接していることになる。そのために界面において熱的、力学的ストレスがかかり、近年の半導体装置製造のプロセスからみて、その密着は十分とはいえず、より強固な密着を求められていた。

特開２０００−１８３０５２号公報
本発明は、従来技術の上記問題点を解決するためになされたもので、比誘電率が２．０〜２．４である有機物薄膜を含む低誘電率層間絶縁膜を有する電子装置を、製造工程中の膜剥離などの製造不良の発生を防止し、歩留まりよく製造する方法を提供することを目的としている。
第１の本発明は、無機膜の表面を有機シリコン系化合物含有雰囲気下でプラズマ処理して、水との接触角が５０°以上の疎水性表面を形成する工程と、
前記プラズマ処理された表面に弗素化芳香族炭化水素重合膜を形成する工程とを少なくとも備えたことを特徴とする電子装置の製造方法である。
前記第１の本発明において、前記プラズマ処理された表面の水との接触角が、６０°以上であることが望ましい。また、前記無機膜が、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＯＣ膜、及びＳｉＣＮ膜よりなる群から選ばれたいずれか１種の膜であることが好ましい。さらに、前記弗素化芳香族炭化水素重合膜が、弗素化ポリキシリレンまたは弗素化ポリフルオロキシリレンであることが好ましい。
第２の本発明は、基板表面にプラズマＣＶＤ処理装置を用いて無機膜を形成する工程と、
次いで、引き続き前記プラズマＣＶＤ処理装置内において、前記無機膜表面を有機シリコン系化合物含有雰囲気下でプラズマ処理して、水との接触角が５０°以上の疎水性表面を形成する工程と、
前記プラズマ処理された表面に弗素化芳香族炭化水素重合膜を形成する工程とを少なくとも備えたことを特徴とする電子装置の製造方法。
前記第２の本発明において、前記無機膜が、ＳｉＣＮ膜であることが望ましい。
本発明は、低誘電率膜を備えた電子装置、特に半導体装置の製造において、低誘電率の有機膜を備えた電子装置を製造する際に、膜剥離を生ずることなく歩留まりのよい製造装置を提供できる。
［第１の実施の形態］
以下、本発明の半導体製造方法の実施の形態について、そのプロセスを示す図１を用いて説明する。
本実施の形態は、図１（ｄ）に示すように、下層無機膜１１の表面に有機低誘電率膜１３を形成する際に、疎水性の表面層１２を介して両層を積層することにより密着性を改善するものである。
まず、図１（ａ）に示すように、下層無機膜１１を用意する。この下層無機膜１１としては、ＳｉＣ、ＳｉＣＮ、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ、及びＳｉＯＣ系の無機膜を用いることができる。これらの膜は、これらの材料の単独膜であっても良いし、図示しないシリコンなどの基板の表面に形成した無機膜薄膜であっても良い。この無機膜薄膜は、プラズマＣＶＤ法などによって形成された膜であってもよい。
次に、図１（ｂ）に示すように、上記下層無機膜１１の表面を、有機シラン系化合物の存在下でプラズマ処理する（図１（ｂ））。これによって、前記下層無機膜１１の表面は、疎水性の表面層１２となる（図１（ｃ））。
前記表面層１２の疎水性の程度としては、該表面と水との接触角が５０°以上となる程度が望ましく、更に好ましくは６０°以上である。この表面層１２の水との接触角が５０°未満の場合、後述する工程によってその表面に形成する有機低誘電率膜との密着性が悪く、これを用いた電子装置の製造工程中において、前記有機低誘電率膜の剥離が生じて歩留まりが低下する。無機膜と水との接触角を測定するには、無機膜を水平面に配置し、清浄にした無機膜表面に純水を滴下し、無機膜と水滴とが接する部分における無機膜と水とのなす角度を測定する。
無機膜と水との接触角を、上記範囲に制御するには、使用する有機シリコン系化合物を選択すること、およびプラズマ処理時間を制御して成膜厚みを制御することなどによって、上記範囲とすることができる。
具体的には、非極性の有機基を有する有機シリコン系化合物を採用し、プラズマ処理時間を５秒以上の時間行うことによって、上記範囲の接触角を有する疎水性膜を形成することができる。
本工程において用いられる有機シラン系化合物としては、テトラメチルシラン、トリメチルシラン、ジメチルシラン、テトラエチルシラン、テトラエトキシシランなど、シリコン原子にアルキル基、アルコキシ基が結合した有機化合物が挙げられる。これらの化合物は、単独であるいは混合して使用することができる。本工程において、プラズマ処理する雰囲気として、前記有機シラン系化合物のみからなる雰囲気としてもよいし、該有機シラン系化合物ガスに希釈ガスを添加した雰囲気としてもよい。この希釈ガスとしては、ヘリウム、アルゴン、キセノン、ネオンなどの希ガスや、窒素ガスなどを用いることができる。希釈ガスを用いる場合、上記有機シラン系化合物の含有率が、１０〜１００容積％の範囲にあることが好ましい。
このプラズマ処理工程においては、図２に示すようなプラズマ処理装置を用いることができる。図２において、原料収納容器２１ａ，２１ｂは、このプラズマ処理装置において用いられる各種原料ガスを収容している容器であり、一般的には高圧ガスボンベが用いられている。この高圧ガスボンベは、原料種ごとに異なるボンベを用い、これらのボンベから配管によって流量制御装置２２ａ，２２ｂに原料ガスを供給するようになっている。流量制御装置２２ａ，２２ｂは、図示しない制御装置によって原料ガスの流通量が制御されるバルブが好ましい。流量制御装置２２ａ，２２ｂから導出される原料ガスは、プラズマＣＶＤ処理の形態によって、原料ガスを加熱しておく必要がある場合には、加熱反応機構２３を経由して成膜チャンバー２４に供給される配管経路を経由して供給される。一方、原料ガスに何らの処理を行うことなく成膜チャンバー２４に原料ガスを供給する場合には、かかる加熱反応機構２３を経由することなく直接成膜チャンバー２４に接続される配管を経由して、成膜チャンバー２４に供給される。この成膜チャンバーの詳細は省略するが、その内部に図示しないがサセプターと呼ばれている被処理基板を載置する部材が配置されている。このサセプター近辺にはヒータが配設され、サセプター上に載置される被処理基板を加熱できるようになっている。また、成膜チャンバーには、高周波電源２５が接続されており、サセプター上の被処理基板に接する表面付近でプラズマを発生するようになっている。また、この成膜チャンバー２４には、圧力制御装置２６が接続されており、成膜チャンバー内の圧力が調整可能となっている。そして、この圧力制御装置には、排気装置２７が接続されており、前記成膜チャンバー２４内から排出されるプラズマＣＶＤ処理の未反応ガスや、生成ガスなどのガスを適切に処理し排出するようになっている。
本工程において上記装置を用いて行うプラズマ処理は、次のような条件で行うことができる。
ヒータ温度： ２５０〜４００℃
不活性ガス流量： ０〜２０００ｓｃｃｍ
チャンバー内圧力： １００〜５００Ｐａ
高周波出力： ２００〜１５００Ｗ
処理時間： ３〜１０秒
次いで、前記工程において疎水性化された下層無機膜１１の表面１２に、有機低誘電率膜１３を形成する（図１（ｄ））。
この有機低誘電率膜は、弗化芳香族炭化水素重合膜を用いて形成することが好ましい。
本実施の形態において用いることのできる有機低誘電率層材料としては、誘電率が特に低いことから弗素化芳香族炭化水素重合膜が好ましい。この弗素化芳香族炭化水素重合膜としては、弗素化ポリジアルキルベンゼン、弗素化ポリフルオロジアルキルベンゼンなどの重合膜が好ましい。更に具体的には、弗素化ポリキシリレン−［ＣＦ２−Ｃ６Ｈ４−ＣＦ２］ｎ−、弗素化ポリフルオロキシリレン−［ＣＦ２−Ｃ６Ｆ４−ＣＦ２］ｎ−、弗素化ポリジエチルベンゼン、弗素化ポリフルオロジエチルベンゼン、弗素化ポリメチルエチルベンゼン、弗素化ポリフルオロメチルエチルベンゼンなどが挙げられる。
このような弗素化芳香族炭化水素重合膜を製造するのに適した原料としては、弗素化臭素化キシリレン［ＣＦ２Ｂｒ−Ｃ６Ｈ４−ＣＦ２Ｂｒ］、弗素化臭素化フルオロキシリレン［ＣＦ２Ｂｒ−Ｃ６Ｆ４−ＣＦ２Ｂｒ］などが挙げられる。
これらの弗素化芳香族炭化水素重合膜は、原料である弗素化芳香族炭化水素ガスを高温に加熱し、原料ガスを活性化して重合体の前駆体を形成した後、この前駆体を被処理基体上で、反応させることにより、弗素化芳香族炭化水素重合膜とすることができる。
上記原料を前駆体に転化する反応の条件は、原料ガスを５００〜８００℃程度の温度で、１〜１００秒間加熱することによって行うことができる。さらに、こうして生成した前駆体の弗素化炭化水素重合膜への転化は、プラズマＣＶＤ装置内において、前記前駆体流量１〜１０ｓｃｃｍ、成膜圧力１．３〜６．７Ｐａ（１０〜５０ｍＴｏｒｒ）、温度−５０〜０℃、所要時間１〜１０分の条件で、基板上に前駆体を凝縮させると同時に重合させることによって行われる。
以上の工程によって、電子装置を製造することによって、下層無機膜１１の表面を、水との接触角が所定の範囲以上とすることができ、下層無機膜１１とその表面に形成する弗素化芳香族炭化水素重合膜１３との密着性を向上することが可能であり、製造工程中での膜剥離等の不良発生を防ぐことが可能となる。
［第２の実施の形態］
上記第１の実施の形態においては、下層無機膜を備えた出発基板を用い、その表面を疎水性化して、下層無機膜と有機低誘電率膜の密着性を改善する方法を示したが、第２の実施の形態は、前記下層無機膜をプラズマＣＶＤ法によって形成し、引き続いてその表面に有機シラン化合物の雰囲気中でプラズマＣＶＤ処理を継続して表面を疎水性化することにより、同じプラズマＣＶＤ装置を用いて一貫して処理が可能な方法である。以下、このプロセスの概略断面図である図３を用いて説明する。
まず、基板３１を用意する。この基板３１としては、シリコン基板、セラミックス基板、ガラス基板、プラスチックス基板、あるいはフレキシブル基板などを用いることができる。また、これらの基板上に、絶縁膜、電極膜、誘電体膜など各種機能膜を形成したものであってもよい（図３（ａ））。
次いで、基板３１の表面に、プラズマＣＶＤ法を用いて下地層となる下層無機膜３２を形成する。この膜材料としては、無機低誘電率材料を採用することが好ましく、具体的には、ＳｉＣＮ膜や、ＳｉＣ、ＳｉＯＣ、ＢＮ、ＳｉＯ２を用いることができる。この膜としては、プラズマＣＶＤ法により形成される膜が好ましく、さらに、有機シラン系化合物を原料として用いることによって成膜される材料であることが、その下層無機膜とその表面に形成する疎水性表面を同じプラズマ処理装置を用いて一貫して行うことができるため、好ましい。
具体的には、トリメチルシランとアンモニアとの混合ガス中で、プラズマ処理することにより、ＳｉＣＮ膜を形成することができるが、ＳｉＣＮ膜を形成後、引き続くトリメチルシランのみのプラズマ処理によって、基板上に疎水性の層を形成することが可能となる（図３（ｂ））。
次いで、プラズマＣＶＤ処理によって形成した下層無機膜３２表面に、前記第１の実施の形態の場合と同様にして、有機シラン系化合物を含有する雰囲気中で、前記下層無機膜３２表面をプラズマ処理することにより（図３（ｃ））、前記下層無機膜３２表面を改質して疎水性化表面３３を形成する（図３（ｄ））。
次いで、前記工程で形成された疎水性表面３３上に、前記第１の実施の形態において説明した方法と同様の方法により、有機低誘電率膜３４を形成する（図３（ｅ））。
この実施の形態においては、プラズマＣＶＤ処理装置において、一貫して、下層無機膜３２から、有機低誘電率膜３４までの層を形成することができるため、効率的に電子装置を製造することができる。
以上の実施の形態においては、下層無機膜の表面を有機シリコン系化合物含有雰囲気下でプラズマ処理することにより表面を疎水性化し、その表面に有機低誘電率膜を形成することによって電子装置を製造する例を示したが、本発明の手法は、半導体基板、金属材料基板、セラミックス材料基板、ガラス基板、プラスチックス基板など、各種基板上に無機膜を形成し、その表面に有機重合体膜を形成するような構造の装置の製造に適用することができるものである。
すなわち、本実施の形態の手法は、有機低誘電率層間絶縁材料層を具有する高密度集積回路装置のみならず、同様に有機低誘電率材料膜を有し高周波信号を処理する磁気記録再生ヘッドや、有機薄膜誘電材料層を備えた薄膜電子素子などに適用することも可能である。
以下に、ＳｉＯＣ薄膜とその表面に形成される弗素化芳香族炭化水素重合膜を備えた積層構造の電子装置の製造方法の実施例を示す。本実施例では、図２に示すプラズマ処理装置を用い、図３に示すプロセスで電子装置を製造した。
まず、基板３１上に、ＳｉＯＣ膜をプラズマＣＶＤ法により形成して、下層無機膜３２とした（図３（ｂ））。
次いで、ＳｉＯＣ形成工程と同じプラズマＣＶＤ装置を用い、有機シランとしてテトラメチルシランを含むガスを用いて、下記条件によりプラズマ処理し、上記ＳｉＯＣ膜表面に、２ｎｍ程度の厚さのメチル基からなる有機基を残した状態の層を薄く形成した。
成膜条件は、下記の条件の通りとした。
成膜チャンバー内圧力： ２３３Ｐａ（１．７５Ｔｏｒｒ）
温度： ４００℃
原料ガス： テトラメチルシラン
原料ガス流量： ２５００ｓｃｃｍ
高周波電源周波数： １３．５６ＭＨｚ
パワー： １００〜８００Ｗ
この方法によって形成したＳｉＯＣ膜の表面の水との接触角を測定した。
次に、弗素化芳香族炭化水素重合膜を以下の条件にて成膜した。
すなわち、図２に示すプラズマＣＶＤ装置を用い、原料収納容器２１ａより、加熱・気化させた原料ガスを流量制御機構３２ａによって流量を制御しながら内壁温度が６００℃の加熱反応機構３３により活性化し、重合反応により薄膜を形成するための前駆体を形成した。成膜チャンバー３４内に配置された、３０℃に制御された静電チャック上に載置された基板上に前駆体を導き、下記プラズマ処理条件にて有機物薄膜として弗素化ポリキシリレン−［ＣＦ２−Ｃ６Ｈ４−ＣＦ２］ｎ−を形成した（図３（ｅ））。
前駆体流量： ５ｓｃｃｍ
成膜圧力： ２．７Ｐａ（２０ｍＴｏｒｒ）
上記方法によって形成した下層無機膜と有機低誘電率膜との積層体を形成後、テープテストにより密着性評価を行った。すなわち、この積層体の１ｃｍ平方の中に、１ｍｍ平方ますが１００個になるように、カッターを用いて傷を付けた後、粘着テープを有機低誘電率膜表面に貼り、これを引き剥がして、粘着テープに付着した剥がれたますの数にて密着性を比較した。その結果を図４に示す。図４において、総ます数に対する剥離ます数の比率が不良率である。図から明らかなように、接触角が概ね５０°以上で不良率がゼロとなった。
以下に、下層膜としてＳｉＣＮ膜をプラズマＣＶＤ法により形成し、その表面にポリ弗化キシリレン膜を形成した電子装置の製造方法の実施例を示す。
図２のプラズマＣＶＤ装置を用い、成膜チャンバー３４内に、シリコンウェハ基板を配置した。原料ガスとして、トリメチルシランとアンモニアを用いて、シリコン基板の表面に、プラズマＣＶＤによりＳｉＣＮ膜を成膜した。プラズマＣＶＤ工程の最終過程で、アンモニアの供給を停止し、トリメチルシランと窒素ガスのみを供給し、高周波出力を急峻に０Ｗとするのではなく、１００〜５００Ｗ／ｓｅｃで徐々に小さくすることによって、トリメチルシランの分解を抑制してメチル基を有する表面を形成した。
次に、トリメチルシランで処理した表面上に、弗素化芳香族炭化水素重合膜を前期実施例１と同条件にて弗素化ポリキシリレン膜を成膜した。得られたＳｉＣＮ膜と、弗素化ポリキシリレン膜との積層構造体について、実施例１と同様のテープテストによる密着性評価を実施した。
その結果、概ね接触角を５０°以上の条件にて膜剥がれ不良率がゼロとなった。
上記実施例では、下地膜である下層無機膜としてＳｉＯＣおよびＳｉＣＮ膜を用いた例を示したが、これら以外に、ＳｉＣ、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ系の膜であっても適用可能である。
また、弗素化ポリキシリレン−［ＣＦ２−Ｃ６Ｈ４−ＣＦ２］ｎ−膜や、弗素化エチレン膜等の弗素化有機膜や有機ポリマー膜を用いた薄膜の積層可能工程全般にも応用可能である。
本発明の１実施の形態の電子装置の製造プロセスを示す概略断面図。 本は詰めにおいて用いることのできるプラズマＣＶＤ装置の概念図。 本発明の他の実施の形態の電子装置の製造プロセスを示す概略断面図。 本発明の実施例および比較例の実験データを示すグラフ。
符号の説明
１１… 無機膜
１２… 疎水性化表面
１３… 有機低誘電率膜
２１… 原料収納容器
２２… 流量制御装置
２３… 加熱反応機構
２４… 成膜チャンバー
２５… 高周波電源
２６… 圧力制御装置
２７… 排気装置
３１… 基板
３２… 無機下層膜
３３… 疎水性化表面
３４… 有機低誘電率膜

Claims (6)

  1. 無機膜の表面を有機シリコン系化合物含有雰囲気下でプラズマ処理して、水との接触角が５０°以上の疎水性表面を形成する工程と、
    前記プラズマ処理された表面に弗素化芳香族炭化水素重合膜を形成する工程とを少なくとも備えたことを特徴とする電子装置の製造方法。
  2. 前記プラズマ処理された表面の水との接触角が、６０°以上であることを特徴とする請求項１記載の電子装置の製造方法。
  3. 前記無機膜が、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＯＣ膜、及びＳｉＣＮ膜よりなる群から選ばれたいずれか１種の膜である請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記弗素化芳香族炭化水素重合膜が、弗素化ポリキシリレンまたは弗素化ポリフルオロキシリレンであることを特徴とする請求項１ないし請求項３のいずれかに記載の電子装置の製造方法。
  5. 基板表面にプラズマＣＶＤ処理装置を用いて無機膜を形成する工程と、
    次いで、引き続き前記プラズマＣＶＤ処理装置内において、前記無機膜表面を有機シリコン系化合物含有雰囲気下でプラズマ処理して、水との接触角が５０°以上の疎水性表面を形成する工程と、
    前記プラズマ処理された表面に弗素化芳香族炭化水素重合膜を形成する工程とを少なくとも備えたことを特徴とする電子装置の製造方法。
  6. 前記無機膜が、ＳｉＣＮ膜であることを特徴とする請求項５に記載の電子装置の製造方法。

JP2003305063A 2003-08-28 2003-08-28 電子装置の製造方法 Expired - Fee Related JP4015976B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003305063A JP4015976B2 (ja) 2003-08-28 2003-08-28 電子装置の製造方法
KR1020040067856A KR20050021895A (ko) 2003-08-28 2004-08-27 전자장치의 제조방법
US10/927,123 US7084077B2 (en) 2003-08-28 2004-08-27 Method of fabricating multilayer interconnect wiring structure having low dielectric constant insulator film with enhanced adhesivity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003305063A JP4015976B2 (ja) 2003-08-28 2003-08-28 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005079188A JP2005079188A (ja) 2005-03-24
JP4015976B2 true JP4015976B2 (ja) 2007-11-28

Family

ID=34408571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003305063A Expired - Fee Related JP4015976B2 (ja) 2003-08-28 2003-08-28 電子装置の製造方法

Country Status (3)

Country Link
US (1) US7084077B2 (ja)
JP (1) JP4015976B2 (ja)
KR (1) KR20050021895A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060199386A1 (en) * 2004-12-27 2006-09-07 Jim-Jey Huang Semiconductor device with low-resistance inlaid copper/barrier interconnects and method for manufacturing the same
US7875556B2 (en) 2005-05-16 2011-01-25 Air Products And Chemicals, Inc. Precursors for CVD silicon carbo-nitride and silicon nitride films
US7601567B2 (en) * 2005-12-13 2009-10-13 Samsung Mobile Display Co., Ltd. Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
KR100939593B1 (ko) * 2006-11-21 2010-02-01 어플라이드 머티어리얼스, 인코포레이티드 습식 에칭 언더컷팅들을 최소화하고 ｋ가 2.5 미만인 최저ｋ 유전체들의 공극 밀봉을 제공하는 방법
JP5257281B2 (ja) * 2009-07-14 2013-08-07 富士通株式会社 半導体装置及びその製造方法
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
CN111755674B (zh) * 2020-06-18 2022-07-05 合肥国轩高科动力能源有限公司 一种碳包覆氧化亚硅/g-C3N4复合材料及其制备方法、应用

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409984B2 (ja) * 1996-11-14 2003-05-26 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JP2004111688A (ja) 2002-09-19 2004-04-08 Semiconductor Leading Edge Technologies Inc 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20050021895A (ko) 2005-03-07
US7084077B2 (en) 2006-08-01
US20050085097A1 (en) 2005-04-21
JP2005079188A (ja) 2005-03-24

Similar Documents

Publication Publication Date Title
JP4090740B2 (ja) 集積回路の作製方法および集積回路
US6991959B2 (en) Method of manufacturing silicon carbide film
JP3409984B2 (ja) 半導体装置及び半導体装置の製造方法
JP4068072B2 (ja) 半導体装置及びその製造方法
TWI638425B (zh) 高深寬比結構中具有改良階梯覆蓋之密閉性ｃｖｄ蓋
JPH0729897A (ja) 半導体装置の製造方法
US20030001278A1 (en) Method for manufacturing a semiconductor device and a semiconductor device
TW200305255A (en) Semiconductor device
JP2008519459A (ja) アルミノシリケート前駆体から形成された低いｋの誘電体の層
JP3178375B2 (ja) 絶縁膜の形成方法
KR20090097827A (ko) 반도체 장치 및 그 제조 방법
JP6710204B2 (ja) プラズマ損傷保護のための多層誘電体スタック
JP4015976B2 (ja) 電子装置の製造方法
US20090275211A1 (en) Fabrication method of porous low-k dielectric film
JP4015510B2 (ja) 半導体集積回路の多層配線用層間絶縁膜及びその製造方法
JP2011151057A (ja) 半導体装置の製造方法
WO2000054328A1 (fr) Systeme de fabrication de dispositif semi-conducteur
JP2007258403A (ja) 多孔性低誘電率薄膜及びその製作方法
JP4747755B2 (ja) 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置
JP2004111688A (ja) 半導体装置および半導体装置の製造方法
CN113802108A (zh) 沉积的方法
JP2000223485A (ja) 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法
JP4766934B2 (ja) 層間絶縁膜の形成方法
JP2005079187A (ja) 電子装置およびその製造方法
EP1460685A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees