JP2008519459A - アルミノシリケート前駆体から形成された低いｋの誘電体の層 - Google Patents

アルミノシリケート前駆体から形成された低いｋの誘電体の層 Download PDF

Info

Publication number
JP2008519459A
JP2008519459A JP2007540195A JP2007540195A JP2008519459A JP 2008519459 A JP2008519459 A JP 2008519459A JP 2007540195 A JP2007540195 A JP 2007540195A JP 2007540195 A JP2007540195 A JP 2007540195A JP 2008519459 A JP2008519459 A JP 2008519459A
Authority
JP
Japan
Prior art keywords
group
precursor
alkoxy group
layer
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007540195A
Other languages
English (en)
Inventor
グッドナー，マイケル
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2008519459A publication Critical patent/JP2008519459A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Silicates, Zeolites, And Molecular Sieves (AREA)

Abstract

アルミノシリケート前駆体で、高い機械的な強度の、低いｋの、層間の誘電体の材料を、アルミニウムがその材料のケイ素の基材の中へ手軽に組み込まれるように、形成するための方法、及び、そのように形成された一つ又はより多くの高い強度、低いｋの層間の誘電体の層を含む集積回路デバイス。

Description

発明の詳細な説明
本発明は、一般に、半導体の集積回路（integrated circuit）（ＩＣ）を製造する分野に関係する。特に、本発明は、集積回路デバイスにおいて低いｋの誘電体の材料を形成するための方法、及び、そのように形成された材料に関係する。
ＩＣを製造することは、典型的には、単一の集積されたデバイスを形成するために、多数の層の連続した形成を伴う。各々の層のための材料は、それらの性質が、それらがＩＣデバイスについて要求された性能の規準を固有に満たすことを可能にするという理由のため、又は、それらの性質を、それらがそれらの規準を満たすように、製造する工程を通じて変えることができるという理由のためのいずれかで、選ばれる。ＩＣデバイス内の層を形成するために使用された材料の一つのタイプは、誘電体のものである。
誘電体の材料は、ＩＣ内の導電性の層又は特徴を実質的に電気的に絶縁させるために使用された、電気的な絶縁体である。それの誘電体として真空を備えた同じコンデンサに対して比較すると、与えられた誘電体の材料を使用することでコンデンサによって蓄積することができる静電的なエネルギーの量の比は、それの‘相対的な比誘電率’として定義されると共に、その材料の‘ｋ’の値として表現される。低いｋの誘電体の材料は、二酸化ケイ素のものより下の比誘電率（‘ｋ’の値）を備えたものとして見られることもある；（ＳｉＯ２について、ｋ〜４．０−４．２）。
トランジスタのゲートの幅が、ＩＣの開発の各々のその後の世代と共に、縮められてきたが、相互接続の遅延を低減することは、今、ＩＣを動作させるスピードを増大させるためにトランジスタを切り替える周波数を低減することと同じくらい重要なこととなってきた。相互接続の遅延に対する主要な貢献者の二つは、回路の線に使用された金属（伝統的には、アルミニウム）の抵抗及び、層間の誘電体（interlayer dielectric）（ＩＬＤ）に使用された誘電体（伝統的には、二酸化ケイ素；ＳｉＯ２）の容量である。
回路の線内のスピードを改善するために、銅は、それが、アルミニウムよりもおおよそ３０％低い電気的な抵抗を有するが、多数の高い性能のＩＣデバイスにおいてアルミニウムに取って代わってきた。しかしながら、銅は、ＩＣデバイスの中へ簡単に組み込むことができる金属の最も低い抵抗率を有すると共に、相互接続の遅延時間におけるさらなる減少を実現するために重大なＩＬＤの比誘電率の低減をする。
低いｋのＩＬＤ材料を生産するための数個のアプローチが、識別されてきた。使用されてきた又は活発に調査されている二つの方法は、（ＣＤＯ、ＯＳＧ、ＳｉＯＣＨ又はＳｉＣＯＨと称された、炭素がドープされたケイ素の酸化物を作るために）ＳｉＯ２の基材の中へ炭素を導入すること、及び、ＩＬＤを多孔性のものとすることを伴う。これらの技術は、ｋの値を低下させる；しかしながら、それらは、また、ＩＬＤの材料の密度及び機械的な強度を低減する。結果として、これらの材料は、その後のＩＣデバイスの製作の処理の間にＩＬＤへ分与された応力によって、簡単に損傷させられる。損傷は、ＩＬＤを通じて亀裂、又は、層間剥離を含み得るであろうが、そこでは、ＩＬＤの層は、ＩＣデバイスにおける一つ又はより多くの隣接した層から分離する。ＩＣデバイスが、製造する工程及び通常の使用の間に熱サイクルにかけられるとき、ＩＬＤ及び隣接した層の中での熱膨張の異なる係数（coefficient of thermal expansion）（ＣＴＥ）のおかげで、損傷は、ＩＬＤへ分与された熱機械的な応力から起こることもある。低いｋのＩＬＤの材料の脆弱性は、大量のＩＣの製作においてそれらの含有に対する妨害物である。
開示されるものは、ここでは‘アルミノシリケート（aluminosilicate）’前駆体と称された、ある部類のアルミニウムをもつ前駆体を使用することで形成された薄い膜の層間の誘電体（interlayer dielectric）（ＩＬＤ）の材料の非常に多数の実施形態である。ある実施形態において、これらの前駆体は、アルミニウム又は他の金属の原子を含有しない低いｋのケイ素に基づいた前駆体（それらの典型的な例が、図１ａ−１ｃに示される）を使用することで、類似の方法又は材料を介して利用可能なものよりも（弾性係数、硬度、又は、凝集強度によって特徴付けられたもののような）より高い機械的な強度を備えた低いｋの誘電体の材料を提供することもある。この実施形態において形成された誘電体の材料の機械的な強度における増加は、集積回路デバイスへ物理的に又は熱的に誘起された応力によって招かれた損傷（例．亀裂）の発生率を低減することを助けることもある。これらの応力は、その誘電体材料が使用されるＩＣデバイスの製造する工程及び最終の用途に固有のものである。
前駆体は、一般に、何らかの遷移の又は最終的な材料の先に立つ物質である。集積回路を製造する際に、前駆体の一つの使用は、堆積（deposition）の工程の中へ導入されることもあると共にある材料の形成に化学的に又は構造的に寄与することもある物質を伴う。その前駆体の特性は、その後に形成された材料の性質を実質的に決定することもある。
この発明の実施形態に記載された前駆体は、付加的な配慮が指示されることもあるいくつかの実施形態があることもあるとはいえ、一般に、操作すること及び貯蔵を通じた顕著な安全性の危険度を与えることがほとんどないか又は全くない。加えて、本発明の数個の実施形態は、室温で液体であると共に、それらを、以後に議論することにするもののような、通常の動作条件及び構成の下におけるいくつかの堆積の工程における使用に適切なものにする温度で沸騰する。
本発明の実施形態は、アルミノシリケート前駆体を使用することで形成された低いｋの誘電体の材料を含む。アルミノシリケート前駆体は、図２ａに示されたような一般的な構造を有する。それらは、次にはアルミニウムの原子、２０３、と結び付けられる、酸素の原子、２０２、へ結び付けられた、ケイ素の原子、２０１、を含む。ケイ素の原子、２０１、は、Ｒ３、２０６、Ｒ４，２０７、及びＲ５、２０８で明示された、三つの付加的な結合サイトを所有する。アルミニウムの原子は、Ｒ１、２０４、及びＲ２、２０５で明示された、二つの付加的な結合サイトを所有する。このケイ素−酸素−アルミニウムの構造、２１０、は、ここでは、“シロキシアルミニウム（siloxyaluminum）基”、又は、単純に“シロキシアルミニウム”と称される。結合サイトＲ１−Ｒ５、２０４−２０８、は、“官能基結合サイト”と称される。この発明のいくつかの実施形態において、その官能基結合サイトは、有機（炭素を含有する）官能基によって占有される。含められることができる官能基のはなはだしいバリエーションのおかげで、このシロキシアルミニウムベースの構造を備えた前駆体の非常に多数の多様性がある。バリエーションは、本発明の実施形態に関して記載されることになる。
この発明の実施形態においてアルミノシリケート前駆体を使用することでＩＬＤの形成の間に、それら結合は、それら官能基及びそのシロキシアルミニウム基の一つ又はより多くのものの間で破壊される。そして、そのシロキシアルミニウム基は、付けられたままである低減された数の官能基を備えたＩＬＤの全体的な二酸化ケイ素の基材の中へ組み込まれる。
本発明の実施形態においては、その前駆体材料の官能基結合サイト、２０４−２０８、の少なくとも一つ、及び、ことによると、全てが、アルコキシ基によって占有されることもある。本発明のこの実施形態において、それら官能基結合サイトは、その堆積の工程及びその後のアニーリングの工程の間に反応することに対して高度に影響を受けやすいものであると共に、その形成された材料においてシロキシアルミニウム基を含む相対的に密な基材を提供する。アルコキシ基の例は、メトキシ、エトキシ、プロポキシ、ブトキシ、及び他のものを含むが、しかし、それらに限定されるものではない。この実施形態におけるアルコキシ基は、直鎖の構成（例．ｎ−ブトキシ）又は分岐の構成（例．ｓｅｃ−ブトキシ）を含むことができるであろう。図２ｂは、この発明の実施形態に従った、アルコキシ基を含む、アルミノシリケート前駆体、ジ−ｓｅｃ−ブトキシアルミノキシトリエトキシシラン（di-sec-butoxyaluminoxytriethoxysilane）を開示する。
本発明の別の実施形態において、官能基結合サイトの少なくとも一つは、アルキル基によって占有される。この実施形態におけるアルキル基は、直鎖の基（例．メチル、エチル）、分岐の基（例．イソプロピル、ｔ−ブチル）、不飽和の非環状の基（例．ビニル、アリル）、又は、飽和の若しくは不飽和の環式の基（例．シクロヘキシル、シクロペンテニル）を含む。付加的に、この発明の実施形態においては、それら官能基は、前述したアルキル基のハロゲン化された誘導体を含むこともある。図２ｃは、アルミノシリケート前駆体、この発明の実施形態に従った、アルコキシ基及びアルキル基の両方を含む、トリメチルシロキシ−アルミニウム−ジイソプロポキシド（trimethylsiloxy-aluminum-diisopropoxide）を開示する。
本発明の別の実施形態に従って、官能基結合サイトの少なくとも一つは、アリール基によって占有される。この実施形態におけるアリール基は、フェニル基及びベンジル基を含むが、しかし、それらに限定されるものではない。付加的に、この発明の実施形態においては、官能基は、前述したアリール基のハロゲン化された誘導体を含むこともある。
ある実施形態において、結合サイトＲ１、２０４、及び、Ｒ５、２０８、は、アルコキシ基のみを組み込むことに制限されることもある。これは、アルミニウム及びケイ素の原子の両方が、酸素又は亜酸化窒素のような、外部の酸素源を追加することの要望無しに、堆積及びその後の工程の間における基材を形成する反応において関係することになることを保証することを助けることもある。酸素源を追加する目的は、それらシロキシアルミニウム基をその二酸化ケイ素の基材へ結び付ける酸素結合のための酸素を供給することである。酸素が、すでに、アルコキシ基に存在するので、外部の酸素源は、不必要なものである。本発明の別の実施形態において、そのアルミニウムの原子へ直接的に結合させられたアルキル基の存在が、高度に反応性の（自然性の）、ことによると爆発性の、化合物に帰着することもあると、結合サイトＲ２、２０５、は、また、アルミニウムの原子の反応性を限定するために、アルコキシ基に制限されることもある。
本発明のある実施形態において、官能基結合サイトの少なくとも一つは、アミンの基によって占有される。この実施形態におけるアミンの基は、ジメチルアミン、ジエチルアミン、及び他のものを含む。アミンの基を、亜酸化窒素（Ｎ２Ｏ）、酸素（Ｏ２）、又は水（Ｈ２Ｏ）のような酸素源の存在下におけるアルミノシリケートの基材の手軽な形成を可能にするために、容易に酸化することができる。結合サイトＲ１、２０４、及び、Ｒ５、２０８、をアルコキシ基又はアミンの基に制限することは、アルミニウムの原子の反応性を限定することを、助けることもある。アミンの基を備えた前駆体は、異な水準の反応性を有することができると共に、そのような場合、アルコキシの又はアルキルの官能化された前駆体のいずれかでできるものとは異なる堆積の条件下で使用されることができるであろう。
本発明の記載された実施形態においては、アルコキシの、アルキルの、及びアミンの部類のより大きいサイズの構成員でさえも、その官能基結合サイトにおいて、置換することもある；しかしながら、当業者によって理解されるであろうが、官能基のサイズは、堆積の容易さ及び方法に影響を及ぼすことになる。堆積の工程の中へ前駆体を導入するために、前駆体が、その堆積の工程において使用された動作条件で気体の物理的な状態にあることは、一般的なことである。しかしながら、堆積の条件で液体である前駆体は、また、使用されることができる。この事例において、それらは、純な（希釈されてない）前駆体のもの又は担体の溶媒の中へ溶解させられた前駆体の溶液のもののいずれかの、直接的な液体の注入によって堆積の工程の中へ導入されることもある。同様にして、固体の前駆体は、担体の溶媒の中へ最初に溶解させられることができるが、そして、その前駆体を含有する溶液は、液体の前駆体と類似の様式で堆積の工程の中へ直接的に注入される。本発明の実施形態において、その堆積の工程の中へ前駆体を注入することは、それらを堆積装置の堆積チャンバーの中へ注入することを含むこともあると共に、それの内でその堆積の工程が行われる。
これらの目的に使用されることができる溶媒は、ヘキサン及びトルエンを含むが、しかし、それらに限定されるものではない、一般には、無極性の、非反応性の溶媒である。これらの方法は、より大きい官能基を所有するものに対して使用されることができる前駆体の範囲を膨張させる。付加的に、その前駆体に存在する官能基のサイズ及びタイプに依存して、異なる量の官能基は、ＩＬＤの堆積の後で、シロキシアルミニウム基へ結合させられたままであることもある。従って、いくらかの付加的な加熱する又は他の処理する方法は、最終的な低いｋのＩＬＤの材料における残留する官能基の量を低減することが、望まれることもある。
本発明のある実施形態において、アルミノシリケート前駆体は、低いｋのケイ素に基づいた前駆体と、共同で堆積させられる。この発明における共同の堆積用の低いｋのケイ素に基づいた前駆体の例は、図１ａ−１ｃに示されると共に、ジメチルジメトキシシラン（図１ａ）、ジエトキシメチルシラン（図１ｂ）、又は、オクタメチルシクロテトラシロキサン（図１ｃ）を含む。これらの低いｋのケイ素に基づいた前駆体は、それらケイ素の原子の大部分をそのＩＬＤの最終的な基材へ寄与させると共に、そのアルミノシリケート前駆体が、ＩＬＤの材料の比誘電率への相対的に副次的な影響力と共に、増加した機械的な強度を提供する一方で、そのＩＬＤの材料の低いｋの性質を提供することを助ける。
ある実施形態において、その基材の中へ組み込まれたアルミニウムを備えた低いｋのＩＬＤの材料は、そのケイ素及びアルミニウムが、ケイ素−アルミニウムの構造の中へ互いに直接的に結合させられるか、又は、単一の酸素原子以外の何かによって互いに結合させられるか、のいずれかである、前駆体を使用することによって、形成されることもある。そのように記載された構造のいくつかの例は、Ｓｉ−Ａｌ、Ｓｉ−（ＣＨ２）ｎ−Ａｌ（そこでは、ｎ＝１又はより多くのもの）、Ｓｉ−（ＮＨ）−Ａｌ、及び（Ｓｉ）２−Ｎ−Ａｌを含む。それら官能基結合サイトは、先に記載されたようなアルコキシ、アルキル、アリール、又はアミンの基の構成員によって占有されることもある。
ある実施形態においては、亜酸化窒素（Ｎ２Ｏ）、酸素（Ｏ２）、又は水（Ｈ２Ｏ）のような外部の酸素源は、その堆積の反応に含まれることもある。その堆積の反応において酸素源を提供することによって、酸素は、ケイ素−アルミニウムの構造へ結び付けられたものになる。結果として、シロキシアルミニウム基が、形成されると共にそのＩＬＤの材料の基材の中へ組み込まれる。
本発明のある実施形態において、アルミニウムは、おおよそ２０モルパーセントまでの濃度で、そのＩＬＤの材料の二酸化ケイ素の基材の中へ組み込まれる。この濃度で、アルミニウムは、ＩＬＤの材料へ増加した機械的な強度を提供するが、そこでは、そのＩＬＤにおいて低いｋの性質を維持することは、必ずしも必要なことではない。ある実施形態においては、アルミニウムは、おおよそ１０モルパーセントまでの濃度で、そのＩＬＤの材料の二酸化ケイ素の基材の中へ組み込まれる。この実施形態は、より高いアルミニウムの含有率を有する実施形態よりも、より低いｋの値を提供する一方で、また、そのＩＬＤの材料の機械的な強度における実質的な増加を提供する。純粋なアルミナ、Ａｌ２Ｏ３、は、ｋ〜９．７のバルクの比誘電率を有する。従って、そのＩＬＤの層におけるアルミニウムの含有率を限定することは、アルミニウムの追加のおかげで、ｋの値における増加を最小にすることになる。
本発明のある実施形態において、アルミニウムは、おおよそ２−５モルパーセントの範囲で、そのＩＬＤの材料の二酸化ケイ素の基材の中へ組み込まれるが、そこでは、
低いｋの誘電体の性質が、また、堆積させられたＩＬＤの材料において達成される一方で、増加した機械的な強度が、認識される。本発明のある実施形態において、その基材におけるケイ素に相対した３−４モルパーセントのアルミニウムの付加は、そのｋの値が、おおよそ５％だけ増加するのみである一方で、おおよそ１００％までだけ、そのＩＬＤの材料の硬度を増加させることもある。
図４は、アルミノシリケート前駆体を堆積させることによって形成されたＩＬＤの材料の一つ又はより多くの層、４２１、を含む、集積回路デバイス、４００、の一つの実施形態を図示する。これらの層は、相互からの集積回路の、導電性のパッド、４２３、ビア、４２４、トレース、４２５、又は、導電性の層の電気的な絶縁のような、性能の要件にかなうように、提供されることもある。これは、通常の使用における仕上げられたデバイスの適切な且つ最適な性能に対して有用なものである。集積回路デバイス、４１０、は、基体、４３１、（例えば、ケイ素のウェハ）を、それの表面に形成されたデバイスの機能的な要素、４３２、と共に、含む。連続して、それらＩＬＤの材料の非導電性の層、４２１、のみならず、導電性の要素、４２３−４２５、を含む、導電性の又は非導電性のスタック、４２０、の層が、形成されることもある。ＩＬＤの材料の層、４２１、は、それらのｋの値を低減することを助けるために、それらを多孔性のものとなすための処理を受けることもある。この処理は、熱の、電子ビームの、又は、紫外のエネルギーへの露出を含むこともある。
そのデバイス、４３０、のケイ素のウェハの部分において、並びに、導電性及び非導電性のスタック、４２０、のいたるところで、使用された材料は、熱膨張の異なる係数を有することもある。結果として、それら材料が、そのＩＣデバイスにおける温度の変化に応じて、不均一に膨張するとき、その結果として生じる応力は、層が、相互から離層することを、又は、層内で亀裂が入ること及び破砕することを、引き起こし得る。低いｋの誘電体の層４２２は、それの多孔性の構造の低い強度のおかげで、特に、危険な状態にある。述べたように、本発明の実施形態における低いｋの誘電体の層の二酸化ケイ素の基材の中へのアルミニウムの含有は、亀裂の発生を予防する又は低減することを助けるために、基材へ機械的な強度を加えることもある。
この発明の実施形態は、集積回路デバイスの形成の間に集積回路の基体上へアルミノシリケート前駆体を備えた低いｋのＩＬＤの材料を配置するための方法を含む。例えば、図３に示されるような本発明の実施形態において、集積回路の基体、３００、は、ケイ素のウェハ、３１０、を含むが、それの上へ、アルミノシリケート前駆体で形成された少なくとも一つの低いｋのＩＬＤの層を含む、集積回路デバイス、３２０、の一つ又はより多くの層は、連続して、形成されることもある。本発明の別の実施形態において、集積回路の基体は、（時々、印刷配線板と呼ばれた）印刷回路板を含むこともある。さらに別の実施形態において、低いｋの誘電体の材料の層は、集積回路の基体の一部として、犠牲的な材料に形成されることもあると共に、そして、この犠牲的な材料は、その完成されたデバイスの形成の間に、後の処理を通じて除去される又は取り替えられる。
図５に示されたように、５１０において、その基体は、最初に、先立つ層の形成、エッチング、クリーニング、又は、形成される特定のデバイス、堆積装置、若しくは、使用者の好適な実践について指定されるもののような他の作用のような、いずれの必要とされた予備的な処理をも受ける。そして、その基体は、５２０において、堆積装置の、堆積チャンバーの中へ置かれることもある。堆積装置は、化学気相蒸着（chemical vapor deposition）（ＣＶＤ）、プラズマ促進化学気相蒸着（plasma-enhanced chemical vapor deposition）（ＰＥ−ＣＶＤ）、原子の層の堆積（atomic layer deposition）（ＡＬＤ）、又は、熱的な堆積（thermal deposition）を含む、多数の堆積技術のいずれについても、工作されることもある。
それら前駆体は、堆積装置の堆積チャンバーの中への導入に先立って、調製を要求することもある。ある実施形態において、それら前駆体は、使用される堆積装置のための通常の堆積の条件の下に、液体又は固体の形態にあることもあると共に、この明細書に記載されたような、又は、当業者によって認められると思われるもののような、調製、５３５、を要求することもある。
ある実施形態においては、一度、その堆積チャンバーが、封止されると共にその内部の環境が、堆積の工程、５３０、について適切な条件に到達すると、それら前駆体は、堆積チャンバー、５４０の中へ導入されることもある。ある実施形態においては、それら前駆体の導入が、そのアルミノシリケート前駆体及び一つ又はより多くの低いｋのケイ素に基づいた前駆体を導入することを含むこともある。孔生成剤（porogen）として作用する有機前駆体は、また、そのＩＬＤの材料における多孔性を誘起させるために、導入されることもある。孔生成の（porogenic）（多孔性を誘起させる）（porosity-inducing）有機前駆体の例は、アルファ−テルピネン、ベータ−テルピネン、Ｄ−リモネン、及び、当技術において知られたような他のものを含むこともある。
ある実施形態においては、アミンの基を含む前駆体は、使用されることもあると共に、酸素（Ｏ２）、亜酸化窒素（Ｎ２Ｏ）、又は水（Ｈ２Ｏ）のような酸素源は、それら前駆体と同時に、その堆積チャンバーの中へ導入されることもある。この事例においては、その酸素源は、それが、その堆積させられたＩＬＤの構造へ酸素を寄与させると、前駆体と考慮されることもある。
そして、ある実施形態においては、アルミノシリケート前駆体及び低いｋのケイ素に基づいた前駆体は、５５０で、その基体の上へ、共同で堆積させられることもある。その堆積チャンバーの内部の環境が、堆積条件に到達してきたとき、堆積が、堆積チャンバーの中への前駆体の導入の際に、直ちに始まることになる。堆積の工程の持続時間及び他のパラメーターは、その堆積させられたＩＬＤの層の所望の厚さ及び当業者によって認められることができるもののような他の考慮事項に依存して、変動することになる。ある実施形態においては、堆積チャンバー内の圧力は、０．１−５０トール（torr）の間に；好ましくは１−１０トールの間に、設定されることもある。ある実施形態においては、堆積チャンバーにおける温度は、１５０−５００℃の間に；好ましくは２００−４００℃の間に、設定されることもある。ある実施形態においては、その堆積時間（持続時間）は、３０−３００秒の間にあることもある。ある実施形態においては、ＰＥＣＶＤを使用するとき、そのＲＦパワーは、２５０−１０００ワットの間に設定されることもある。
ある実施形態においては、堆積の工程の完了の後に、その基体は、堆積チャンバーから取り除かれることもある、５６０。アニーリング又は硬化のような、付加的な処理、５７０、が、ＩＬＤの材料内に残留する実質的な量の官能基を取り除くために、使用されることもある。これらの工程は、堆積の後にシロキシアルミニウム基における結合サイトへ付けられたままであった官能基をさらに取り除くことによって、ＩＬＤの材料の基材を硬化させるために、作用する。それらは、また、それらシロキシアルミニウム基と全体的な二酸化ケイ素の基材との間の結合の数を増加させることによって、ＩＬＤの材料の基材を凝固させることを助ける。本発明の実施形態において、アニーリング又は硬化の処理は、熱の、電子ビームの、又は、紫外のエネルギーへの露出を含むこともある。
その後、使用者は、ＩＬＤの材料の特性を、それが、使用者によって決定されたもののような、適切な性能及び寸法の要件を満たすことを保証するために、測定することもある。付加的な処理が、完成されたＩＣデバイスを達するための付加的な層を生産するために、行われることもある。
ある実施形態においては、アルミノシリケート前駆体を導入することよりもむしろ、ケイ素−アルミニウムの構造を含む前駆体が、５４０において、酸素、亜酸化窒素、又は水、のような酸素源と一緒に、そのチャンバーの中へ導入される。この明細書に記載されたように、そのケイ素−アルミニウムの構造は、アルミニウムの原子へ直接的に結合させられたケイ素の原子又は単一の酸素の原子以外の何らかのものによってアルミニウムの原子へ結合させられたケイ素の原子のいずれかを含む。ある実施形態においては、堆積の間に、５５０、そのケイ素及びアルミニウムの原子は、その酸素源によって提供された酸素の原子へ結び付けられたものになると共に、堆積の間のＩＬＤの材料の中へ組み込まれることもあるシロキシアルミニウム基を形成する。その工程の残りのものは、アルミノシリケート前駆体について記載されたものに類似で進行することもある。
この発明の実施形態に従って、アルミノシリケート前駆体で形成された層は、全体的な構造的な及び低いｋの目的物を維持する一方で、また、そのデバイスの様々な要素、特徴、及び層の形成の間に制御を提供することもある。例えば、本発明の一つの実施形態は、集積回路のデバイスにおける材料の過剰なエッチングを予防するための低いｋのエッチストップ層としてＩＬＤの材料を利用する。
ある材料をエッチングするとき、目的物は、一度それら目標とされた特徴の寸法が、エッチングされる材料において達せられると、停止させるためのエッチング工程についてのものであることもある。いくつかのエッチングの方法は、非特異的なものである（即ち、それらは、そのエッチ工程によって影響を及ぼされることが意図されたもの以外の材料をエッチングすることになる）、従って、あるものは、その目標とされた材料に隣接した、そのエッチング剤に対して、より抵抗性のものである材料を含むこともある。その二酸化ケイ素の基材の中へアルミニウムを組み込むことは、本発明の実施形態においては、その結果として生じる材料が、アルミニウムを組み込むものではない二酸化ケイ素の基材とは異なるエッチ速度を提示することを、引き起こすこともある。
図６は、二つの材料を含む、構造、６００、を示す。本発明の実施形態に従って堆積させられた、第一の材料、６２０、は、ＩＬＤの材料若しくはそれの材料においてシロキシアルミニウム基を組み込むものではない他の材料で、又は、異なる濃度のシロキシアルミニウム基を組み込むＩＬＤの材料で、形成された、第二の材料、６１０、に隣接して、配置される。エッチングの工程の間に、この発明の実施形態に従って形成された材料は、それら二つの材料の間のエッチ速度における差異に基づいたエッチストップ材料として、利益を提供することもある。一度目標とされた材料が、実質的にエッチングされると共にエッチストップ材料が、露出される、６３０、と、そのエッチングは、エッチストップ材料が配置される方向において遅くなる又は停止することもある。本発明の実施形態において、エッチストップ材料は、層として形成されることもある。
本発明の実施形態は、ウェットエッチ工程、ドライエッチ工程、又は、当技術において知られたもののような他のエッチ工程用のエッチストップ層として作用する。また、エッチストップ材料が、低いｋの性質を有することは、望ましいこともある。このアプローチは、低いｋのＩＬＤが望ましいものである進歩した集積回路デバイスのタイプにおいて、このようなデバイスにおける特徴が、頻繁に、厳密な寸法の許容誤差と共に、相当に小さいものであると、有用なものである。伝統的なエッチストップ層に使用された材料は、進歩した集積回路デバイスの低いｋの要件を満たすものではないこともある。伝統的なエッチストップ材料の例は、炭化ケイ素、窒化ケイ素、及び、オキシ窒化ケイ素を含むこともある。
前述の詳細な説明及び添付する図面は、単に例示のものであると共に制限的なものではない。それらは、主として、本発明の実施形態の明りょうな且つ包括的な理解のために、提供されてきたと共に、不必要な限定が無いことは、それらから理解されることである。ここに記載された実施形態への非常に多数の追加、削除、及び変更は、代替の配置のみならず、それら実施形態の主旨及び添付された請求項の範囲から逸脱することなく、当業者によって案出されることもある。
図１ａ、１ｂ、及び１ｃは、二酸化ケイ素の誘電体の層を形成する際に使用された前駆体の化学構造を描く。 図２ａは、本発明の実施形態に従ったアルミノシリケート前駆体の一般的な化学構造を描く。図２ｂ及び２ｃは、実質的に、本発明の実施形態に従ったアルミノシリケート前駆体の化学構造を描く。 図３は、上に形成される非常に多数の集積回路デバイスを備えたケイ素のウェハを含むと共に本発明の実施形態に従った低いｋの誘電体の層を含む、集積回路の基体の実施形態を描く。 図４は、本発明の実施形態に従った集積回路デバイスの相互接続構造及び誘電体の層の断面図を図示する概略的な図である。 図５は、アルミノシリケート前駆体で低いｋの誘電体の層を形成する方法の実施形態を図示するブロック図である。 図６は、本発明の実施形態に従ったエッチストップ材料を描く。

Claims (36)

  1. 基体に前駆体を堆積させること：を含む、方法であって、
    該前駆体の少なくとも一つは、シロキシアルミニウム基を含み、
    該シロキシアルミニウム基は、酸素の原子によって互いに結び付けられたケイ素の原子及びアルミニウムの原子を含むと共に、
    該ケイ素の原子及び該アルミニウムの原子は、また、複数の官能基へ結び付けられる、方法。
  2. 前記複数の官能基は、少なくとも一つのアルコキシ基を含む、請求項１に記載の方法。
  3. 前記少なくとも一つのアルコキシ基は、少なくとも一つの直鎖のアルコキシ基又は少なくとも一つの分岐のアルコキシ基を含む、請求項２に記載の方法。
  4. 前記複数の官能基は、前記アルミニウムの原子と結び付けられた少なくとも一つのアルコキシ基、前記ケイ素の原子と結び付けられた少なくとも一つのアルコキシ基、及び、少なくとも一つのアルキル基を含む、請求項１に記載の方法。
  5. 前記少なくとも一つのアルキル基は、直鎖のアルキル基若しくはそれのハロゲン化された誘導体の少なくとも一つ、分岐のアルキル基若しくはそれのハロゲン化された誘導体の少なくとも一つ、不飽和の非環状のアルキル基若しくはそれのハロゲン化された誘導体の少なくとも一つ、不飽和の環式のアルキル基若しくはそれのハロゲン化された誘導体の少なくとも一つ、又は、飽和の環式のアルキル基若しくはそれのハロゲン化された誘導体の少なくとも一つを含む、請求項４に記載の方法。
  6. 前記官能基は、前記アルミニウムの原子と結び付けられた少なくとも一つのアルコキシ基、前記ケイ素の原子と結び付けられた少なくとも一つのアルコキシ基、及び、少なくとも一つのアミンの基を含む、請求項１に記載の方法。
  7. 前記前駆体は、酸素源として、酸素、亜酸化窒素、又は、水の少なくとも一つをさらに含む、請求項６に記載の方法。
  8. 前記複数の官能基は、前記アルミニウムの原子と結び付けられた少なくとも一つのアルコキシ基、前記ケイ素の原子と結び付けられた少なくとも一つのアルコキシ基、及び少なくとも一つのアリール基を含む、請求項１に記載の方法。
  9. 堆積させることは、化学気相蒸着させること、プラズマ促進化学気相蒸着させること、原子の層を堆積させること、又は、熱的な堆積をさせることを含む、請求項１に記載の方法。
  10. 前記前駆体は、ジメチルジメトキシシラン、ジエトキシメチルシラン、又は、オクタメチルシクロテトラシロキサンの少なくとも一つを含む、請求項１に記載の方法。
  11. 前記前駆体は、少なくとも一つの孔生成の有機前駆体を含む、請求項１に記載の方法。
  12. 基体に前駆体を堆積させることは、おおよそ二から五（２−５）モルパーセントまでのシロキシアルミニウムを含有する材料を形成することを含む、請求項１に記載の方法。
  13. 基体に前駆体を堆積させることは、低いｋの誘電体の層を形成することを含む、請求項１に記載の方法。
  14. 前記基体は、集積回路の基体を含む、請求項１に記載の方法。
  15. 前記基体に堆積させられた前駆体を、熱の、電子ビームの、又は、紫外のエネルギーの少なくとも一つへ露出させることをさらに含む、請求項１に記載の方法。
  16. 堆積させられた前駆体を含む誘電体の材料：を含む、層であって、
    該前駆体の少なくとも一つは、複数のシロキシアルミニウム基を含み、
    該シロキシアルミニウム基は、酸素の原子によって互いに結び付けられたケイ素の原子及びアルミニウムの原子を含むと共に、
    該ケイ素及びアルミニウムの原子は、複数の官能基へ結び付けられる、層。
  17. 前記誘電体の材料は、低いｋの誘電体の材料である、請求項１６に記載の層。
  18. 前記誘電体の材料は、おおよそ二から五（２−５）モルパーセントまでのシロキシアルミニウムを含む、請求項１６に記載の層。
  19. 前記複数の官能基は、少なくとも一つのアルコキシ基を含む、請求項１６に記載の層。
  20. 前記少なくとも一つのアルコキシ基は、少なくとも一つの直鎖のアルコキシ基又は少なくとも一つの分岐のアルコキシ基を含む、請求項１９に記載の方法。
  21. 前記複数の官能基は、前記アルミニウムの原子と結び付けられた少なくとも一つのアルコキシ基、前記ケイ素の原子と結び付けられた少なくとも一つのアルコキシ基、及び、アルキル基、アミンの基、又はアリール基の少なくとも一つを含む、請求項１６に記載の層。
  22. 前記少なくとも一つのアルキル基は、直鎖のアルキル基若しくはそれのハロゲン化された誘導体の少なくとも一つ、分岐のアルキル基若しくはそれのハロゲン化された誘導体の少なくとも一つ、不飽和の非環状のアルキル基若しくはそれのハロゲン化された誘導体の少なくとも一つ、不飽和の環式のアルキル基若しくはそれのハロゲン化された誘導体の少なくとも一つ、又は、飽和の環式のアルキル基若しくはそれのハロゲン化された誘導体の少なくとも一つを含む、請求項２１に記載の層。
  23. 前記堆積させられた前駆体を含む誘電体の層は、集積回路の基体に堆積させられる、請求項１６に記載の層。
  24. 前記誘電体の材料は、エッチストップ層を含む、請求項１６に記載の層。
  25. デバイスであって、
    該デバイスは、堆積させられたアルミノシリケート前駆体を含む低いｋの誘電体の層を含み、
    該アルミノシリケート前駆体は、複数の官能基へ結び付けられたシロキシアルミニウム基；を含むと共に、
    該デバイスは、上に形成された集積回路の特徴を備えた複数の層：を含む、デバイス。
  26. 前記低いｋの誘電体の層は、おおよそ二から五（２−５）モルパーセントまでのシロキシアルミニウムを含む、請求項２５に記載のデバイス。
  27. 前記複数の官能基は、少なくとも一つのアルコキシ基を含む、請求項２５に記載のデバイス。
  28. 前記少なくとも一つのアルコキシ基は、少なくとも一つの直鎖のアルコキシ基又は少なくとも一つの分岐のアルコキシ基を含む、請求項２７に記載のデバイス。
  29. 前記複数の官能基は、前記アルミニウムの原子と結び付けられた少なくとも一つのアルコキシ基、前記ケイ素の原子と結び付けられた少なくとも一つのアルコキシ基、及び、アルキル基、アミンの基、又はアリール基の少なくとも一つを含む、請求項２５に記載のデバイス。
  30. 前記少なくとも一つのアルキル基は、直鎖のアルキル基若しくはそれのハロゲン化された誘導体の少なくとも一つ、分岐のアルキル基若しくはそれのハロゲン化された誘導体の少なくとも一つ、不飽和の非環状のアルキル基若しくはそれのハロゲン化された誘導体の少なくとも一つ、不飽和の環式のアルキル基若しくはそれのハロゲン化された誘導体の少なくとも一つ、又は、飽和の環式のアルキル基若しくはそれのハロゲン化された誘導体の少なくとも一つを含む、請求項２９に記載のデバイス。
  31. 方法であって、
    該方法は、
    堆積装置へ前駆体を導入することを含み、
    該前駆体は、ケイ素−アルミニウムの構造を含み、
    該ケイ素−アルミニウムの構造は、ケイ素の原子及びアルミニウムの原子を含むと共に、
    該ケイ素の原子及び該アルミニウムの原子は、また、複数の官能基へ結び付けられ；
    該方法は、
    該堆積装置へ酸素源を導入すること；及び
    基体へ誘電体の材料を堆積させること
    ：を含み、
    該誘電体の材料は、シロキシアルミニウム基を含む、
    方法。
  32. 前記ケイ素−アルミニウムの構造は、Ｓｉ−Ａｌ、Ｓｉ−（ＣＨ２）ｎ−Ａｌ（ここで、ｎ＝１以上である）、Ｓｉ−（ＮＨ）−Ａｌ、又は、（Ｓｉ）２−Ｎ−Ａｌの少なくとも一つを含む、請求項３１に記載の方法。
  33. 前記酸素源は、酸素、亜酸化窒素、又は水の少なくとも一つを含む、請求項３１に記載の方法。
  34. 別の材料へ隣接したエッチストップの材料としてアルミノシリケート前駆体を堆積させること：を含む、方法。
  35. 前記エッチストップの材料は、低いｋの誘電体の材料である、請求項３４に記載の方法。
  36. 前記エッチストップの材料は、層として形成される、請求項３４に記載の方法。
JP2007540195A 2004-11-08 2005-11-08 アルミノシリケート前駆体から形成された低いｋの誘電体の層 Pending JP2008519459A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/984,595 US7563727B2 (en) 2004-11-08 2004-11-08 Low-k dielectric layer formed from aluminosilicate precursors
PCT/US2005/040635 WO2006053069A2 (en) 2004-11-08 2005-11-08 Low-k dielectric layer formed from aluminosilicate precursors

Publications (1)

Publication Number Publication Date
JP2008519459A true JP2008519459A (ja) 2008-06-05

Family

ID=36315480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007540195A Pending JP2008519459A (ja) 2004-11-08 2005-11-08 アルミノシリケート前駆体から形成された低いｋの誘電体の層

Country Status (6)

Country Link
US (1) US7563727B2 (ja)
JP (1) JP2008519459A (ja)
CN (1) CN101053070B (ja)
DE (1) DE112005002334T5 (ja)
TW (1) TWI310224B (ja)
WO (1) WO2006053069A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013046009A (ja) * 2011-08-26 2013-03-04 Shin Etsu Chem Co Ltd 太陽電池及びその製造方法
WO2022145267A1 (ja) * 2020-12-28 2022-07-07 株式会社Adeka 原子層堆積法用薄膜形成原料、薄膜の製造方法及びアルミニウム化合物

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6913992B2 (en) 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
US7563727B2 (en) 2004-11-08 2009-07-21 Intel Corporation Low-k dielectric layer formed from aluminosilicate precursors
US20060289966A1 (en) * 2005-06-22 2006-12-28 Dani Ashay A Silicon wafer with non-soluble protective coating
KR100698094B1 (ko) * 2005-07-27 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
US7598183B2 (en) 2006-09-20 2009-10-06 Applied Materials, Inc. Bi-layer capping of low-K dielectric films
JP5354511B2 (ja) * 2007-07-12 2013-11-27 日東化成株式会社 有機重合体用硬化触媒およびそれを含有する湿気硬化型有機重合体組成物
JP5177809B2 (ja) * 2007-07-02 2013-04-10 日東化成株式会社 有機重合体用硬化触媒及びそれを含有する湿気硬化型組成物
WO2009004986A1 (ja) * 2007-07-02 2009-01-08 Nitto Kasei Co., Ltd. 有機重合体用硬化触媒及びそれを含有する湿気硬化型組成物
JP5354143B2 (ja) * 2007-07-12 2013-11-27 日東化成株式会社 有機重合体用硬化触媒及びそれを含有する湿気硬化型組成物
KR101895398B1 (ko) * 2011-04-28 2018-10-25 삼성전자 주식회사 산화물 층의 형성 방법 및 이를 포함하는 반도체 소자의 제조 방법
KR102123996B1 (ko) 2013-02-25 2020-06-17 삼성전자주식회사 알루미늄 전구체, 이를 이용한 박막 형성 방법 및 커패시터 형성 방법
CN104103572B (zh) * 2013-04-02 2017-02-08 中芯国际集成电路制造(上海)有限公司 多孔低k介质层的形成方法及多孔低k介质层
RU2753172C2 (ru) * 2016-12-22 2021-08-12 Иллюмина, Инк. Устройство для выдавливания рельефа
US11649560B2 (en) 2019-06-20 2023-05-16 Applied Materials, Inc. Method for forming silicon-phosphorous materials

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56130945A (en) * 1980-03-18 1981-10-14 Toshiba Corp Coupling agent between inorganic insulating film with silicon and polyimide resin film
JPS6464345A (en) * 1987-09-04 1989-03-10 Hitachi Ltd Semiconductor device
WO2004010469A2 (en) * 2002-07-18 2004-01-29 Aviza Technology, Inc. Atomic layer deposition of multi-metallic precursors

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3061587A (en) * 1960-05-03 1962-10-30 Hughes Aircraft Co Ordered organo silicon-aluminum oxide copolymers and the process of making same
WO2001086708A2 (en) 2000-05-09 2001-11-15 Motorola, Inc. Amorphous metal oxide gate dielectric structure
US20040176488A1 (en) * 2000-06-06 2004-09-09 Shyama Mukherjee Low dielectric materials and methods of producing same
JP4102072B2 (ja) 2002-01-08 2008-06-18 株式会社東芝 半導体装置
TW200408015A (en) 2002-08-18 2004-05-16 Asml Us Inc Atomic layer deposition of high K metal silicates
US7033560B2 (en) 2002-08-30 2006-04-25 Air Products And Chemicals, Inc. Single source mixtures of metal siloxides
US6861332B2 (en) 2002-11-21 2005-03-01 Intel Corporation Air gap interconnect method
US6699797B1 (en) 2002-12-17 2004-03-02 Intel Corporation Method of fabrication of low dielectric constant porous metal silicate films
US7029723B2 (en) 2003-01-07 2006-04-18 Intel Corporation Forming chemical vapor depositable low dielectric constant layers
US7138158B2 (en) 2003-02-28 2006-11-21 Intel Corporation Forming a dielectric layer using a hydrocarbon-containing precursor
US7169715B2 (en) 2003-03-21 2007-01-30 Intel Corporation Forming a dielectric layer using porogens
US6737365B1 (en) 2003-03-24 2004-05-18 Intel Corporation Forming a porous dielectric layer
JP2006054353A (ja) 2004-08-13 2006-02-23 Az Electronic Materials Kk フラットバンドシフトの少ないシリカ質膜およびその製造法
US7071125B2 (en) 2004-09-22 2006-07-04 Intel Corporation Precursors for film formation
US7563727B2 (en) 2004-11-08 2009-07-21 Intel Corporation Low-k dielectric layer formed from aluminosilicate precursors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56130945A (en) * 1980-03-18 1981-10-14 Toshiba Corp Coupling agent between inorganic insulating film with silicon and polyimide resin film
JPS6464345A (en) * 1987-09-04 1989-03-10 Hitachi Ltd Semiconductor device
WO2004010469A2 (en) * 2002-07-18 2004-01-29 Aviza Technology, Inc. Atomic layer deposition of multi-metallic precursors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013046009A (ja) * 2011-08-26 2013-03-04 Shin Etsu Chem Co Ltd 太陽電池及びその製造方法
WO2022145267A1 (ja) * 2020-12-28 2022-07-07 株式会社Adeka 原子層堆積法用薄膜形成原料、薄膜の製造方法及びアルミニウム化合物

Also Published As

Publication number Publication date
US20060097359A1 (en) 2006-05-11
WO2006053069A2 (en) 2006-05-18
WO2006053069A3 (en) 2006-11-23
CN101053070A (zh) 2007-10-10
CN101053070B (zh) 2010-07-21
TWI310224B (en) 2009-05-21
DE112005002334T5 (de) 2007-12-27
TW200629414A (en) 2006-08-16
US7563727B2 (en) 2009-07-21

Similar Documents

Publication Publication Date Title
JP2008519459A (ja) アルミノシリケート前駆体から形成された低いｋの誘電体の層
US8716148B2 (en) Semiconductor device manufacturing method
JP4328725B2 (ja) 改良された信頼性を有する超低誘電率（ｋ）誘電体を集積化する構造および方法
JP4837370B2 (ja) 成膜方法
US6582777B1 (en) Electron beam modification of CVD deposited low dielectric constant materials
US7193325B2 (en) Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
US20090104774A1 (en) Method of manufacturing a semiconductor device
US20090017563A1 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
WO2004070793A2 (en) Method to plasma deposit onto an organic polymer dielectric film
TW557478B (en) Semiconductor device and manufacturing method thereof
JP2002275631A (ja) オルガノシリケート層の堆積方法
CN112262227B (zh) 正形碳膜沉积
JP2009218585A (ja) 半導体装置およびその製造方法
JP2001223269A (ja) 半導体装置およびその製造方法
JP2002217189A (ja) 炭化ケイ素膜のデュアルプラズマ処理
US20070232046A1 (en) Damascene interconnection having porous low K layer with improved mechanical properties
US6974762B2 (en) Adhesion of carbon doped oxides by silanization
TWI424473B (zh) 半導體裝置及其製造方法
JP2004200203A (ja) 半導体装置及びその製造方法
TW200416937A (en) Semiconductor manufacturing device and the manufacturing method for the same
JP4015976B2 (ja) 電子装置の製造方法
US20100022048A1 (en) Semiconductor device and manufacturing method therefor
KR100333546B1 (ko) 반도체소자의 제조방법
WO2006077802A1 (ja) 半導体装置
JPH0570119A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100928