TWI424473B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI424473B
TWI424473B TW095121389A TW95121389A TWI424473B TW I424473 B TWI424473 B TW I424473B TW 095121389 A TW095121389 A TW 095121389A TW 95121389 A TW95121389 A TW 95121389A TW I424473 B TWI424473 B TW I424473B
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
semiconductor device
insulating
conductor
Prior art date
Application number
TW095121389A
Other languages
English (en)
Other versions
TW200705549A (en
Inventor
Kumada Teruhiko
Nobutoki Hideharu
Yasuda Naoki
Goto Kinya
Matsuura Masazumi
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW200705549A publication Critical patent/TW200705549A/zh
Application granted granted Critical
Publication of TWI424473B publication Critical patent/TWI424473B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

半導體裝置及其製造方法
本發明係有關於半導體裝置及其製造方法，特別係有關於層間之絕緣膜使用硼氮炔(borazine)系化合物，經提高該絕緣膜與佈線層、導體擴散防止層等之鄰接層之密著性之半導體裝置及其製造方法。
近年來隨著半導體積體電路之高積體化，使佈線間隔縮小，佈線間之寄生電容增大。在最尖端之需要高速動作之半導體積體電路中，為了避免信號延遲，需要減小該佈線間寄生電容。另外，要避免信號延遲時，亦需要同時進行佈線材料之低電阻化。半導體積體電路目前為止是使用鋁等，但是亦可以使用電阻值更低之銅。另外，要減小佈線間寄生電容時，可以使用減小佈線間絕緣膜之介電常數之方法。
但是，例如90 nm世代所使用之含碳之矽氧化膜是介電常數為2.8前後之膜，硬度和楊氏模數分別為1.8 GPa和14 GPa，當與先前技術所使用之矽氧化膜之硬度和楊氏模數之10 GPa和80 GPa比較時，成為非常低之值，被指出有機械強度變弱之缺點。因此，在金屬佈線形成時之CMP(Chemical Mechanical Polishing，化學機械研磨)步驟或組合時之接線步驟中，會有膜之剝離或破裂之形成，會發生不希望有之問題。
另外，在預想適用於65 nm、45 nm世代之介電常數為2.2前後之膜，預想硬度和楊氏模數分別成為更低之0.6 GPa和6 GPa之值。
另外，如上述之方式，為了避免信號延遲，佈線材料係使用銅，但是隨著半導體裝置之微細化，儲存在佈線內之電荷密度上升，由於局部之電流和熱應力之集中，發生電遷移和應力遷移，成為佈線可靠度不良之原因，此為所擔心之問題。因此，需要提高絕緣材料和佈線材料間之密著性。
於是，在日本專利特開2004－186649號公報揭示有包含B－C－N結合之層間絕緣膜之形成方法，可以以低介電係數成膜高機械強度而且高接著強度之膜。該成膜係使用具有下列化學式(1)所示之硼氮炔骨架之化合物作為單獨或複合之原料，利用化學氣相成長法(CVD法)進行成膜，可以實現硬度和楊氏模數分別為2.0 GPa和40 GPa之高值。
(上式中，X1 、X2 、X3 可為相同亦可不同，分別為氫原子、胺基、碳數1~4之烷基、烯基、炔基、單烷基胺基或二烷基胺基；Y1 、Y2 、Y3 可為相同亦可不同，分別為氫原子、碳數1~4之烷基、烯基、炔基或碳數3~12之三烷基矽烷基；X1 、X2 、X3 、Y1 、Y2 及Y3 不全部為氫原子。)
本發明係用來解決上述之先前技術之問題，其目的是提供半導體裝置及其製造方法，其係使用硼氮炔系化合物之絕緣膜，提高絕緣材料和佈線材料之間之密著性和機械強度等之特性。
依照本發明之第1態樣，可提供一種半導體裝置，係包含有：第1絕緣層，在凹部埋入有第1導體層；蝕刻阻擋層，形成在第1絕緣層上；第2絕緣層，形成在蝕刻阻擋層上；第3絕緣層，接合在第2絕緣層而形成；第2導體層，埋入在第2絕緣層及/或第3絕緣層之凹部；其特徵在於：第2絕緣層和第3絕緣層使用含碳之硼氮炔(borazine)化合物作為原料，利用化學氣相反應成長法形成；第3絕緣層之碳含有率小於第2絕緣層之碳含有率。
依照本發明之另一態樣，可提供一種半導體裝置，係包含有：第1絕緣層，在凹部埋入有第1導體層；蝕刻阻擋層，形成在第1絕緣層上；第2絕緣層，形成在蝕刻阻擋層上；第3絕緣層，形成在該第2絕緣層上；第2導體層，埋入在第2絕緣層和第3絕緣層之凹部；其特徵在於：第2絕緣層和第3絕緣層係使用含碳之硼氮炔化合物作為原料，利用化學氣相反應成長法形成；第3絕緣層之碳含有率小於第2絕緣層之碳含有率。
依照本發明之另一態樣，可提供一種半導體裝置，係包含有：第1絕緣層，在凹部埋入有第1導體層；蝕刻阻擋層，形成在第1絕緣層上；第2絕緣層，形成在蝕刻阻擋層上；第2導體層，埋入在第2絕緣層之凹部；和第3絕緣層，形成在第2導體層和第2絕緣層之間；其特徵在於：第2絕緣層和第3絕緣層使用含碳之硼氮炔化合物作為原料，利用化學氣相反應成長法形成；第3絕緣層之碳含有率小於第2絕緣層之碳含有率。
依照本發明之更另一態樣，可提供一種半導體裝置，係包含有：第1絕緣層，在凹部埋入有第1導體層；蝕刻阻擋層，形成在第1絕緣層上；第2絕緣層，形成在蝕刻阻擋層上；第3絕緣層，形成在第2絕緣層和蝕刻阻擋層之間；和第2導體層，埋入在第2絕緣層和第3絕緣層之凹部；其特徵在於：第2絕緣層和第3絕緣層使用含碳之硼氮炔化合物作為原料，利用化學氣相反應成長法形成；第3絕緣層之碳含有率小於第2絕緣層之碳含有率。
依照本發明之更另一態樣，可提供一種半導體裝置，係包含有：第1絕緣層，在凹部埋入有第1導體層；蝕刻阻擋層，形成在第1絕緣層上；第2絕緣層，形成在蝕刻阻擋層上；第2導體層，埋入在第2絕緣層和第3絕緣層之凹部；和第3絕緣層，形成在第2絕緣層上、及第2絕緣層與蝕刻阻擋層和第2導體層之間，其特徵在於：第2絕緣層和第3絕緣層使用含碳之硼氮炔化合物作為原料，利用化學氣相反應成長法形成；第3絕緣層之碳含有率小於第2絕緣層之碳含有率。
依照本發明之更另一態樣，可提供一種半導體裝置，係包含有：第1絕緣層，在凹部埋入有第1導體層；蝕刻阻擋層，形成在第1絕緣層上；第2絕緣層，形成在蝕刻阻擋層上；第3絕緣層，形成在第2絕緣層上和第2絕緣層與蝕刻阻擋層之間；和第2導體層，埋入在第2絕緣層和第3絕緣層之凹部；其特徵在於：第2絕緣層和第3絕緣層使用含碳之硼氮炔化合物作為原料，利用化學氣相反應成長法形成；第3絕緣層之碳含有率小於第2絕緣層之碳含有率。
更好是在第2導體層之外周形成導體擴散防止層。
依照本發明之更另一態樣，可提供一種半導體裝置之製造方法，係用來製造上述半導體裝置者，其特徵在於：在以含碳之硼氮炔化合物作為原料而利用化學氣相反應成長法形成第2絕緣層和第3絕緣層之步驟中，經由使用碳含有量具有差異之原料，調節第3絕緣層和第2絕緣層之碳含有率。
依照本發明之更另一態樣，可提供一種半導體裝置之製造方法，係用來製造上述半導體裝置，其特徵在於：在以含碳之硼氮炔化合物作為原料而利用化學氣相反應成長法形成第2絕緣層和第3絕緣層之步驟中，經由添加含碳氣體，調節上述第2絕緣層之碳含有量。
依照本發明之更另一態樣，可提供一種半導體裝置之製造方法，係用來製造上述半導體裝置，其特徵在於：在以含碳之硼氮炔化合物作為原料而利用化學氣相反應成長法形成第2絕緣層和第3絕緣層之步驟中，利用電漿化氣體對第2絕緣層之表面進行處理，調整絕緣層中之碳含有率，形成第3絕緣層。
依照本發明之半導體裝置及其製造方法，以含碳之硼氮炔化合物作為原料利用化學氣相反應成長法形成之絕緣膜，因為介電係數低至2.5以下，所以有利於要求高速動作之半導體積體電路所要求之避免信號延遲用之佈線間寄生電容之減小。
另外，該絕緣膜之楊氏模數為20 GPa以上，與獲得同等之介電係數之氧化碳化矽系絕緣膜比較，機械強度較優良，所以在CMP步驟或封裝步驟等對多層佈線構造部份施加強應力之步驟，不容易發生層間剝離或絕緣膜破裂之問題。
另外，經由使絕緣膜中之碳含有率減小，可以提高與其鄰接之蝕刻阻擋層、硬遮罩層、導體層、導體擴散防止層之密著性。
本發明之上述和其他之目的、特徵、態樣和優點，從下面與附圖相關之對有關本發明之詳細說明當可理解。
依照本發明，可提供一種半導體裝置，係包含有：第1絕緣層，在凹部埋入有第1導體層；蝕刻阻擋層，形成在第1絕緣層上；第2絕緣層，形成在蝕刻阻擋層上；第3絕緣層，接合在第2絕緣層而形成；和第2導體層，埋入在第2絕緣層及/或該第3絕緣層之凹部；其特徵在於：第2絕緣層和第3絕緣層係以含碳之硼氮炔化合物作為原料，利用化學氣相反應成長法形成；第3絕緣層之碳含有率小於第2絕緣層之碳含有率。
(實施形態1)
本發明之半導體裝置包含有：第1絕緣層，在凹部埋入有第1導體層；蝕刻阻擋層，形成在該第1絕緣層上；第2絕緣層，形成在該蝕刻阻擋層上；第3絕緣層，形成在該第2絕緣層上；和第2導體層，埋入在該第2絕緣層和該第3絕緣層之凹部；其特徵在於：上述第2絕緣層和第3絕緣層以含碳之硼氮炔化合物作為原料，利用化學氣相反應成長法形成，第3絕緣層之碳含有率小於上述第2絕緣層之碳含有率。
依照上述本發明之半導體裝置，第2和第3絕緣層因為使用含有碳之硼氮炔化合物以化學氣相反應成長法形成，所以可以降低佈線間寄生電容，且機械強度優良，可以提高密著性。
特別是本發明之優點是可以提高該第2和第3絕緣層之密著性。可以提高密著性之理由，在Jpn.J.Appl.Phys.38卷,1428頁,(1999年)中記載有利用表面能量之降低而獲得絕緣材料中之碳含有率之增加，但是在以含碳之硼氮炔化合物作為原料，利用化學氣相反應成長法形成之絕緣膜方面，因為含有碳，所以經由調節該等之含有量可以提高密著性。
在此處，使用圖1說明本發明之半導體裝置。圖1是本發明之半導體裝置之概略剖面圖。在圖1中，本發明之半導體裝置具備有：第1絕緣層1，在凹部中埋入有第1導體層2；蝕刻阻擋層3，形成在該第1絕緣層1上；第2絕緣層4，形成在該蝕刻阻擋層3上；第3絕緣層7，形成在該第2絕緣層4上；和第2導體層5，埋入到該第2絕緣層4和該第3絕緣層7之凹部；依照需要設置帽蓋層8。
在此處，第2絕緣層4和第3絕緣層7係以含碳之硼氮炔化合物作為原料，利用化學氣相反應成長法形成，第3絕緣層7之碳含有率小於上述第2絕緣層4之碳含有率。利用此種方式可以提高密著性。
其次，說明圖1之構造之半導體裝置之製造方法。首先，利用該領域公知之方法，在第1絕緣層1之凹部中埋入第1導體層2。其次，在該第1絕緣層1上，利用該領域公知之方法形成蝕刻阻擋層3。
然後，在蝕刻阻擋層3上，以含碳之硼氮炔化合物作為原料，利用化學氣相反應成長法(以下稱為CVD)形成第2絕緣層4。其次，同樣地使用含碳之硼氮炔化合物，利用CVD在第2絕緣層4上形成第3絕緣層7。在此處，第2絕緣層4所使用之含碳之硼氮炔化合物中之碳含有率，係大於第3絕緣層7所使用之含碳之硼氮炔化合物中之碳含有率。
其次，在第2絕緣層4和第3絕緣層7中，使用光刻法和乾式蝕刻法形成金屬佈線圖案，利用CMP法形成第2導體層5。其次，在第3絕緣層7上形成帽蓋層8，可以製造圖1之半導體裝置。
在本發明中，在形成半導體裝置之絕緣層時所使用之含碳之硼氮炔化合物係具有以化學式(1)表示之構造。
(上式中，X1 、X2 、X3 可為相同亦可不同，分別為氫原子、胺基、碳數1~4之烷基、烯基、炔基、單烷基胺基或二烷基胺基；Y1 、Y2 、Y3 可為相同亦可不同，分別為氫原子、碳數1~4之烷基、烯基、炔基或碳數3~12之三烷基矽烷基；X1 、X2 、X3 、Y1 、Y2 及Y3 不全部為氫原子。)
在此，作為化學式(1)所示之化合物，可使用硼氮炔(B3 N3 H6 )中氫原子之至少一個被含碳基所取代者。具體而言可使用B,B,B－三甲基硼氮炔、N,N,N,－三甲基硼氮炔、B,B,B－三乙基硼氮炔、N,N,N－三乙基硼氮炔、B,B,B－三丙基硼氮炔、N,N,N－三丙基硼氮炔、B,B,B－三丁基硼氮炔、N,N,N－三丁基硼氮炔、B,B,B,N,N,N－六甲基硼氮炔、B,B,B－三乙基－N,N,N－三甲基硼氮炔、B,B,B－三丙基－N,N,N－三甲基硼氮炔、B,B,B－乙烯基硼氮炔、B,B,B－三乙烯基－N,N,N－三甲基硼氮炔、B,B,B－三乙烯基硼氮炔、B,B,B－三乙烯基－N,N,N－三甲基硼氮炔、B,B,B－三胺基硼氮炔、B,B,B－三胺基－N,N,N－三甲基硼氮炔、B,B,B－參甲基胺基硼氮炔、B,B,B－參甲基胺基－N,N,N－三甲基硼氮炔、B,B,B－參二甲基胺基硼氮炔及/或B,B,B－參二甲基胺基－N,N,N－三甲基硼氮炔等。該等可單獨使用亦可混合使用。
在本發明中，當使用上述硼氮炔化合物形成第2和第3絕緣層時，使該硼氮炔化合物氣化，輸送至真空室內，可以形成層。形成層之方法可以使用熱、紫外線、電子束或電漿場等使硼氮炔化合物活性化之方法。特別為了利用電漿場而使硼氮炔化合物活性化，可以併用氦、氬、氮、氧、氫、一氧化氮、氨、二氧化碳、甲烷、乙炔等之氣體來形成層。
在本發明中，為了使第3絕緣層之碳含有率少於第2絕緣層，在形成第3絕緣層時，使用之方法有：相較於形成第2絕緣層時所使用之硼氮炔化合物，使用碳原子數較少之硼氮炔化合物之方法；在使用硼氮炔化合物作為第2絕緣層之同時，添加二氧化碳、甲烷、乙炔等含有碳原子之氣體，第3絕緣層之形成使用相同之硼氮炔化合物但是不添含碳之上述氣體之方法；或在形成第2絕緣層之後，利用氧、氮、一氧化氮、氨等之電漿氣體進行表面處理之方法。
第2絕緣層是針對介電係數、機械強度等特性而決定組成，但是從X射線光電子分光(XPS)法求得之第2絕緣層之碳含有率為元素比5~40%。相對於此，碳含有量比第2絕緣層少之第3絕緣層之碳含有量為1~35%，最好為2~30%。
關於本發明之半導體裝置，對於其大小並沒有特別之限制，但碳成分較少之第3絕緣層之厚度相對於第2絕緣層最好為2成以下。例如以佈線間隔100 nm之佈線構造為例時，包含第2和第3絕緣層之絕緣層厚度為大約350 nm，這時之第3絕緣層厚度最好在5~50 nm之範圍。當在5 nm以下時，在一部份存在有未形成第3絕緣層之部份，有可能發生層間剝離等之問題，當在50 nm以上時，會造成絕緣層整體之介電係數上升。
另外，亦可以成為使第2絕緣層和第3絕緣層之碳成分連續變化之構造。為了使碳成分連續變化，其達成可以經由使用含有CVD原料之碳之硼氮炔化合物中之碳含有率不同之原料，連續變化其供給量。
其次，以具體例說明圖1之構造之半導體裝置之製造方法。至形成蝕刻阻擋層之前係如上所述。首先，作為形成第2絕緣層時所使用之硼氮炔化合物之一實例是以B,B,B－N,N,N－六甲基硼氮炔化合物作為原料，利用CVD法形成第2絕緣層。
其次，作為硼氮炔化合物之一實例是以N,N,N－三甲基硼氮炔作為原料，利用CVD法而形成第3絕緣層。利用光刻法和乾式蝕刻法在該等之絕緣層中形成金屬佈線圖案。然後，在成膜作為導體層之銅之後，利用CMP法形成埋入到第2和第3絕緣層之導體層。其次，成膜作為帽蓋層之SiC膜，形成圖1所示之佈線構造。
在此，更詳細地說明以含碳之硼氮炔化合物作為原料，利用CVD法所形成的第2絕緣層之形成方法。當使用電漿CVD之情況，載體氣體使用氦氣，使B,B,B－N,N,N－六甲基硼氮炔通過被加熱之導入管，導入到放置有基板之反應容器中。在反應容器中使用頻率13.56 MHz之RF，以200 W動作，使反應氣體電漿化。將基板加熱至300℃，經由使B,B,B－N,N,N－六甲基硼氮炔之蒸氣溫度成為150℃，可以進行介電係數為2.21、硬度為4.3 GPa、楊氏模數為35 GPa之膜之成膜。
另外，第3絕緣層除了以N,N,N－三甲基硼氮炔作為原料以外，可以利用與第2絕緣層同樣之方法作成。此處所獲得之第3絕緣層是介電係數為2.31、硬度為3.1 GPa、楊氏模數為29 GPa。利用XPS求得該等之第2和第3之絕緣層中之碳含有率，分別為32%、25%。因此，本發明之半導體裝置密著性優良，不容易產生層間剝離等之使佈線可靠度劣化之問題。
在此處是使用SiC作為帽蓋層，但是亦可以使用其他之SiO2 、SiN、SiCN、SiOC等。
在本發明中，依照需要重複進行該等之步驟，形成多層佈線。利用此種方式可以形成在佈線構造中使用低介電係數之絕緣材料之構造。該佈線構造若使用具有高機械強度之絕緣膜，則可以提高絕緣層與帽蓋層之密著性，所以在利用CMP步驟或接線步驟等對佈線構造施加強應力之情況，亦不容易發生絕緣層內之破壞或層間之剝離，因此可以獲得不會損及佈線可靠度之半導體裝置。
又，說明圖1之半導體裝置之製造方法之另一具體例。在凹部以第1導體層2埋入之形成於第1絕緣層1上之蝕刻阻擋層3上，作為含碳之硼氮炔化合物之一實例，以B,B,B－N,N,N－六甲基硼氮炔作為原料，利用CVD法形成第2絕緣層4。其次，對第2絕緣層4之表面以氧電漿進行處理，在第2絕緣層4之上形成第3絕緣層7。利用光刻法和乾式蝕刻法在該等之第2和第3絕緣層中形成金屬佈線圖案。然後，以銅成膜作為第2導體層5之後，利用CMP法形成埋入到第2和第3絕緣層之導體層。其次，形成SiO2 膜作為帽蓋層8，形成圖1所示之佈線構造。
在此處，為了形成第3絕緣層7，使氮、氧、一氧化氮等之氣體在13.56 MHz之RF為50 W至300 W之間動作，進行電漿化，經由處理第2絕緣層4之表面而可形成。當電漿氣體使用氧氣，以200 W進行1分鐘處理之情況，第2絕緣層4之表面之碳含有率從32%降低至11%。因此本發明之半導體裝置其密著性優良，不容易產生層間剝離等之使佈線可靠度劣化之問題。
(實施形態2)
下面說明圖2所示之構造之半導體裝置。圖2是本發明之半導體裝置之概略剖面圖。圖2之半導體裝置是在第2導體層5之周圍形成第3絕緣層7，除此之外與圖1之半導體裝置相同。
亦即，圖2所示構造之半導體裝置包含有：第1絕緣層1，在凹部埋入有第1導體層2；蝕刻阻擋層3，形成在該第1絕緣層1上；第2絕緣層4，形成在該蝕刻阻擋層3上；第2導體層5，埋入到該第2絕緣層4之凹部；和第3絕緣層7，形成在該第2導體層5和上述第2絕緣層4之間。
在此處，第2絕緣層4和第3絕緣層7可以以含碳之硼氮炔化合物作為原料，利用化學氣相反應成長法形成，第3絕緣層7之碳含有率係小於第2絕緣層4之碳含有率。
其次，說明圖2之半導體裝置之製造方法之具體例。首先，在以第1導體層2埋入凹部之第1絕緣層1上形成之蝕刻阻擋層3上，作為含碳化合物之一例，以B,B,B－N,N,N－六甲基硼氮炔作為原料，利用CVD法形成第2絕緣層4。在第2絕緣層4中，利用光刻法和乾式蝕刻法形成金屬佈線圖案。在第2絕緣層4之乾式蝕刻後，於剝離光阻之前，以氧電漿對利用乾式蝕刻形成之凹部之內部進行處理，藉此可在第2絕緣層4和埋入於第2絕緣層4中之第2導體層5之間形成第3絕緣層7。
然後，形成第2導體層5。具體而言，在成膜銅之後，利用CMP法形成埋入到第2和第3絕緣層之第2導體層5。其次，成膜SiO2 膜作為帽蓋層，形成圖2所示之佈線構造。
在此處，形成第3絕緣層時，可以利用與實施形態1所示之形成第3絕緣層同樣之方法形成。在此處，當電漿氣體使用氮氣以300 W進行過1分鐘處理之情況，利用XPS分析確認第2絕緣層4之表面之碳含有率從32%降低至18%。因此，本發明之半導體裝置其密著性優良，不容易發生因為層間剝離等使佈線可靠度劣化之問題。
依照需要重複進行該等之步驟，藉此形成多層佈線。藉此，可以形成在佈線構造中使用低介電係數之絕緣材料之構造。因為該佈線構造使用具有高機械強度之絕緣膜，同時絕緣層和導體層之密著性變高，不會因為銅使熱或電流集中難以擴散，所以可以獲得不損及佈線可靠度之半導體裝置。
(實施形態3)
下面說明圖3所示之構造之半導體裝置。圖3是本發明之半導體裝置之概略剖面圖。圖3之半導體裝置是使第2導體層5形成在蝕刻阻擋層3上，除此之外與圖1之半導體裝置相同。
亦即，圖3所示之構造之半導體裝置包含有：第1絕緣層1，在凹部埋入有第1導體層2；蝕刻阻擋層3，形成在該第1絕緣層1上；第2絕緣層4，形成在該蝕刻阻擋層3上；第3絕緣層7，形成在該第2絕緣層4和上述蝕刻阻擋層3之間；和第2導體層5，埋入在該第2絕緣層4和該第3絕緣層7之凹部。
在此處，第2絕緣層4和第3絕緣層7以含碳之硼氮炔化合物作為原料，利用化學氣相反應成長法形成，第3絕緣層7之碳含有率係小於第2絕緣層4之碳含有率。
其次，說明圖3之半導體裝置之製造方法之具體例。首先，在凹部埋入有第1導體層2之第1絕緣層1上形成之蝕刻阻擋層3上，作為含碳之硼氮炔化合物之一例，以N,N,N－三甲基硼氮炔作為原料，利用CVD法形成第3絕緣層7。其次，作為硼氮炔化合物之一例，以B,B,B－N,N,N－六甲基硼氮炔作為原料，利用CVD法形成第2絕緣層4。
在該等之層中利用光刻法和乾式蝕刻法形成金屬佈線圖案。然後，成膜銅作為第2導體層5後，利用CMP法形成埋入到第2和第3絕緣層之第2導體層5。其次，成膜SiC膜作為帽蓋層8，形成圖3所示之佈線構造。
該佈線構造係使用具有高機械強度之絕緣膜，同時絕緣層和帽蓋層之密著性較高，因此在CMP步驟或接線步驟等對佈線構造施加強應力之情況，因為亦不容易產生絕緣層內之破壞或層間之剝離，所以可以獲得不會損及佈線可靠度之半導體裝置。
(實施形態4)
其次說明圖4所示之構造之半導體裝置。圖4是本發明之半導體裝置之概略剖面圖。圖4之半導體裝置具有第2導體層5之構造係對應到圖1至圖3之組合的構造。
亦即，圖4所示之構造之半導體裝置包含有：第1絕緣層1，在凹部埋入有第1導體層2；蝕刻阻擋層3，形成在該第1絕緣層1上；第2絕緣層4，形成在該蝕刻阻擋層3上；第2導體層5，埋入在該第2絕緣層4和第3絕緣層7之凹部；和第3絕緣層7，形成在該第2絕緣層4上、以及該第2絕緣層4與上述蝕刻阻擋層3和第2導體層5之間。
在此處，第2絕緣層4和第3絕緣層7以含碳之硼氮炔化合物作為原料，利用化學氣相反應成長法形成，第3絕緣層7之碳含有率係小於第2絕緣層4之碳含有率。
其次，說明圖4之半導體裝置之製造方法之具體例。首先，在凹部埋入有第1導體層2之第1絕緣層1上所形成之蝕刻阻擋層3上，作為含碳之硼氮炔化合物之一例，以N,N,N－三甲基硼氮炔作為原料，利用CVD法形成第3絕緣層7。其次，作為硼氮炔化合物之一例，以B,B,B－N,N,N－六甲基硼氮炔作為原料，利用CVD法形成第2絕緣層4。在該等層中，利用光刻法和乾式蝕刻法形成金屬佈線圖案。在第2和第3絕緣膜中，利用光刻法和乾式蝕刻法形成金屬佈線圖案。在絕緣層之乾式蝕刻後，於將光阻剝離之前，利用氧電漿對利用乾式蝕刻形成之凹部之內部進行處理，可在第2絕緣層4和埋入到第2絕緣層4中之第2導體層5之間形成第3絕緣層7。
然後，在成膜用以形成第2導體層之銅以後，利用CMP法形成埋入到第2和第3絕緣層之第2導體層5。其次成膜SiC膜作為帽蓋層8，形成圖4所示之佈線構造。
該佈線構造係使用具有高機械強度之絕緣膜，同時絕緣層和帽蓋層之密著性高，所以在CMP步驟或接線步驟等對佈線構造施加強應力之情況，因為不容易發生絕緣層內之破壞或層間之剝離，所以可以獲得不會損及佈線可靠度之半導體裝置。
(實施形態5)
其次，說明圖5所示之構造之半導體裝置。圖5是本發明之半導體裝置之概略剖面圖。圖5之半導體裝置具有第2導體層5的構造對應到圖1和圖3之組合的構造。
亦即，圖5所示之構造之半導體裝置包含有：第1絕緣層1，在凹部埋入有第1導體層2；蝕刻阻擋層3，形成在該第1絕緣層1上；第2絕緣層4，形成在該蝕刻阻擋層3上；第3絕緣層7，形成在該第2絕緣層4上及該第2絕緣層4與該蝕刻阻擋層3之間；第2導體層5，埋入在該第2絕緣層4和該第3絕緣層7之凹部。
在此處第2絕緣層4和第3絕緣層7係以含碳之硼氮炔化合物作為原料，利用化學氣相反應成長法形成，第3絕緣層7之碳含有率係小於上述第2絕緣層4之碳含有率。
其次，具體地說明圖5之半導體裝置之製造方法。首先，在凹部埋入有第1導體層2之第1絕緣層1上形成的蝕刻阻擋層3上，作為含碳之硼氮炔化合物之一例，以N,N,N－三甲基硼氮炔作為原料，利用CVD法形成第3絕緣層7。
其次，作為硼氮炔化合物之一例，以B,B,B－N,N,N－六甲基硼氮炔作為原料，利用CVD法形成第2絕緣層4。然後，在其上再度地以作為硼氮炔化合物之一例之N,N,N－三甲基硼氮炔作為原料，利用CVD法形成第3絕緣層7。在該等之層中，利用光刻法和乾式蝕刻法形成金屬佈線圖案。
然後，在成膜用以形成第2導體層之銅以後，利用CMP法形成埋入到第2和第3絕緣層之導體層5。其次，成膜SiC膜作為帽蓋層8，形成圖5所示之佈線構造。
此種佈線構造因為使用具有高機械強度之絕緣膜，同時絕緣層和帽蓋層之密著性高，所以在CMP步驟或接線步驟等對佈線構造施加強應力之情況，因為不容易產生絕緣層內之破壞和層間之剝離，所以可以獲得不會損及佈線可靠度之半導體裝置。
(實施形態6)
其次，說明圖6所示之構造之半導體裝置。圖6是本發明之半導體裝置之概略剖面圖。圖6之半導體裝置在第2導體層5之周圍形成有導體擴散防止層6，除此之外與圖1相同。
亦即，圖6所示之構造之半導體裝置包含有：第1絕緣層1，在凹部埋入有第1導體層2；蝕刻阻擋層3，形成在該第1絕緣層1上；第2絕緣層4，形成在該蝕刻阻擋層3上；第3絕緣層7，形成在該第2絕緣層4上；第2導體層5，埋入在該第2絕緣層4和該第3絕緣層7之凹部；和導體擴散防止層6，形成在第2導體層5之周圍。
其次，說明圖6之半導體裝置之製造方法之具體例。首先，在凹部埋入有第1導體層2之第1絕緣層1上所形成之蝕刻阻擋層3上，作為含碳之硼氮炔化合物之一例，以B,B,B－N,N,N－六甲基硼氮炔作為原料，利用CVD法形成第2絕緣層4。
其次，以硼氮炔化合物之一例之N,N,N－三甲基硼氮炔作為原料，利用CVD法形成第3絕緣層7。在該等之層中利用光刻法和乾式蝕刻法形成金屬佈線圖案。然後，在使用Ta形成導體擴散防止層6之後，進一步成膜用來形成第2導體層之銅以後，利用CMP法形成埋入到第2和第3絕緣層之第2導體層5。其次，成膜為SiC膜作為帽蓋層8，形成圖6所示之佈線構造。
在此處是使用Ta作為導體擴散防止層，但是亦可以使用TaN、Ti、TiN等。另外，該導體擴散防止層之厚度例如為5 nm。
另外，使用上述實施形態1至6所記載之方法，在形成導體層之前，經由加入設置導體擴散防止層之步驟，可以形成圖7至圖10所示之佈線構造。亦即，圖7係在圖2之半導體裝置之第2導體層5之周圍設有導體擴散防止層6之構造，圖8係在圖3之半導體裝置之第2導體層5之周圍設有導體擴散防止層6之構造，圖9係在圖4之半導體裝置之第2導體層5之周圍設有導體擴散防止層6之構造，圖10係在圖5之半導體裝置之第2導體層5之周圍設有導體擴散防止層6之構造。
該佈線構造係使用具有高機械強度之絕緣膜，同時絕緣層與帽蓋層和導體層之密著性高，所以在CMP步驟或接線步驟等對佈線構造施加強應力之情況，因為不容易發生絕緣層內之破壞和層間之剝離，所以可以獲得不會損及佈線可靠度之半導體裝置。
上面已詳細說明本發明，但該等只作為舉例用，並不用來限定本發明，本發明之精神和範圍只被申請專利範圍限定。
1．．．第1絕緣層
2．．．第1導體層
3．．．蝕刻阻擋層
4．．．第2絕緣層
5．．．第2導體層
6．．．導體擴散防止層
7．．．第3絕緣層
8．．．帽蓋層
圖1是概略剖面圖，用來表示本發明之半導體裝置之一實施形態。
圖2是概略剖面圖，用來表示本發明之半導體裝置之一實施形態。
圖3是概略剖面圖，用來表示本發明之半導體裝置之一實施形態。
圖4是概略剖面圖，用來表示本發明之半導體裝置之一實施形態。
圖5是概略剖面圖，用來表示本發明之半導體裝置之一實施形態。
圖6是概略剖面圖，用來表示本發明之半導體裝置之一實施形態。
圖7是概略剖面圖，用來表示本發明之半導體裝置之一實施形態。
圖8是概略剖面圖，用來表示本發明之半導體裝置之一實施形態。
圖9是概略剖面圖，用來表示本發明之半導體裝置之一實施形態。
圖10是概略剖面圖，用來表示本發明之半導體裝置之一實施形態。
1．．．第1絕緣層
2．．．第1導體層
3．．．蝕刻阻擋層
4．．．第2絕緣層
5．．．第2導體層
7．．．第3絕緣層
8．．．帽蓋層

Claims (10)

  1. 一種半導體裝置，係包含有以下構成者：第1絕緣層，其在凹部埋入有第1導體層；蝕刻阻擋層，其形成在該第1絕緣層上；第2絕緣層，其形成在該蝕刻阻擋層上；第3絕緣層，其直接接觸在該第2絕緣層而形成；以及第2導體層，其埋入在該第2絕緣層及/或該第3絕緣層之凹部；其特徵在於：上述第2絕緣層及第3絕緣層係以含碳之硼氮炔(borazine)化合物作為原料，利用化學氣相反應成長法形成；上述第3絕緣層之碳含有率小於上述第2絕緣層之碳含有率。
  2. 如申請專利範圍第1項之半導體裝置，其中，上述第3絕緣層係形成在上述第2絕緣層上。
  3. 如申請專利範圍第1項之半導體裝置，其中，上述第3絕緣層係形成在上述第2導體層和上述第2絕緣層之間。
  4. 如申請專利範圍第1項之半導體裝置，其中，上述第3絕緣層係形成在上述第2絕緣層和上述蝕刻阻擋層之間。
  5. 如申請專利範圍第1項之半導體裝置，其中，上述第3絕緣層形成在上述第2絕緣層上、以及上述第2絕緣層與上述蝕刻阻擋層和上述第2導體層之間。
  6. 如申請專利範圍第1項之半導體裝置，其中，上述第3絕緣層係形成在上述第2絕緣層上、以及上述第2絕緣 層與上述蝕刻阻擋層之間。
  7. 如申請專利範圍第1項之半導體裝置，其中，在上述第2導體層之周圍形成有導體擴散防止層。
  8. 一種半導體裝置之製造方法，係用以製造申請專利範圍第1項之半導體裝置者，其特徵在於：在以含碳之硼氮炔化合物作為原料而利用化學氣相反應成長法形成第2絕緣層及第3絕緣層之步驟中，經由使用分子中之碳含有量具有差異之原料，調節上述第3絕緣層及上述第2絕緣層之碳含有率。
  9. 一種半導體裝置之製造方法，係用以製造申請專利範圍第1項之半導體裝置者，其特徵在於：在以含碳之硼氮炔化合物作為原料而利用化學氣相反應成長法形成第2絕緣層及第3絕緣層之步驟中，經由添加含碳之氣體，調節上述第2絕緣層之碳含有量。
  10. 一種半導體裝置之製造方法，係用以製造申請專利範圍第1項之半導體裝置者，其特徵在於：在以含碳之硼氮炔化合物作為原料而利用化學氣相反應成長法形成第2絕緣層及第3絕緣層之步驟中，利用電漿化氣體對第2絕緣層之表面進行處理，調整絕緣層中之碳含有率，形成第3絕緣層。
TW095121389A 2005-06-15 2006-06-15 半導體裝置及其製造方法 TWI424473B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005174975A JP4578332B2 (ja) 2005-06-15 2005-06-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200705549A TW200705549A (en) 2007-02-01
TWI424473B true TWI424473B (zh) 2014-01-21

Family

ID=37519691

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095121389A TWI424473B (zh) 2005-06-15 2006-06-15 半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US7671473B2 (zh)
JP (1) JP4578332B2 (zh)
KR (1) KR101247871B1 (zh)
CN (1) CN1881577B (zh)
TW (1) TWI424473B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080075115A (ko) * 2005-11-17 2008-08-14 니폰 쇼쿠바이 컴파니 리미티드 화학 기상 증착 성막용 조성물 및 저유전율 막의 제조 방법
JP5134326B2 (ja) * 2007-09-25 2013-01-30 株式会社渡辺商行 半導体装置の製造方法
FR2923221B1 (fr) * 2007-11-07 2012-06-01 Air Liquide Procede de depot par cvd ou pvd de composes de bore
JP5213897B2 (ja) * 2010-03-18 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2011127258A1 (en) 2010-04-07 2011-10-13 Massachusetts Institute Of Technology Fabrication of large-area hexagonal boron nitride thin films
CN104241194B (zh) * 2013-06-20 2017-10-27 中芯国际集成电路制造(上海)有限公司 半导体互连结构及其制作方法
KR20210007862A (ko) * 2019-07-09 2021-01-20 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 포함한 구조체 및 이의 형성 방법
US20230094012A1 (en) * 2021-09-15 2023-03-30 Applied Materials, Inc. Rf pulsing assisted low-k film deposition with high mechanical strength

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085962A (ja) * 2003-09-08 2005-03-31 National Institute Of Advanced Industrial & Technology 低誘電率絶縁材料とそれを用いた半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4314650B2 (ja) * 1998-08-08 2009-08-19 東京エレクトロン株式会社 半導体装置の層間絶縁膜の形成方法
US6500752B2 (en) * 2000-07-21 2002-12-31 Canon Sales Co., Inc. Semiconductor device and semiconductor device manufacturing method
JP4160277B2 (ja) 2001-06-29 2008-10-01 株式会社東芝 半導体装置の製造方法
JP2003124307A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4177993B2 (ja) 2002-04-18 2008-11-05 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP4109531B2 (ja) * 2002-10-25 2008-07-02 松下電器産業株式会社 半導体装置及びその製造方法
JP3778164B2 (ja) * 2002-12-06 2006-05-24 三菱電機株式会社 低誘電率膜の形成方法
JP4028393B2 (ja) 2003-01-09 2007-12-26 株式会社東芝 半導体装置およびその製造方法
JP4086673B2 (ja) * 2003-02-04 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4230334B2 (ja) * 2003-10-31 2009-02-25 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085962A (ja) * 2003-09-08 2005-03-31 National Institute Of Advanced Industrial & Technology 低誘電率絶縁材料とそれを用いた半導体装置

Also Published As

Publication number Publication date
CN1881577B (zh) 2011-09-28
TW200705549A (en) 2007-02-01
KR101247871B1 (ko) 2013-03-26
US7671473B2 (en) 2010-03-02
US20060286814A1 (en) 2006-12-21
US20100112805A1 (en) 2010-05-06
JP2006351769A (ja) 2006-12-28
JP4578332B2 (ja) 2010-11-10
CN1881577A (zh) 2006-12-20
KR20060131645A (ko) 2006-12-20
US7981790B2 (en) 2011-07-19

Similar Documents

Publication Publication Date Title
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
TWI424473B (zh) 半導體裝置及其製造方法
TWI291742B (en) Reliability improvement of SiOC etch stop with trimethylsilane gas passivation in Cu damascene interconnects
US7829460B2 (en) Method of manufracturing increasing reliability of copper-based metallization structures in a microstructure device by using aluminum nitride
JP5267130B2 (ja) 半導体装置およびその製造方法
US7163721B2 (en) Method to plasma deposit on organic polymer dielectric film
US7612452B2 (en) Method for manufacturing a semiconductor device and semiconductor device
JP5143769B2 (ja) 半導体装置およびその製造方法
US20070099417A1 (en) Adhesion and minimizing oxidation on electroless CO alloy films for integration with low K inter-metal dielectric and etch stop
US8993435B2 (en) Low-k Cu barriers in damascene interconnect structures
JP2007324536A (ja) 層間絶縁膜およびその製造方法、ならびに半導体装置
US8334204B2 (en) Semiconductor device and manufacturing method therefor
TWI399811B (zh) 半導體元件及其製造方法
JP5213897B2 (ja) 半導体装置の製造方法
JP2011124472A (ja) 半導体装置の製造方法
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법
JP2010287653A (ja) 半導体装置およびその製造方法
JP2006147895A (ja) 半導体装置の製造方法
JP2006024666A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees