CN104241194B - 半导体互连结构及其制作方法 - Google Patents

半导体互连结构及其制作方法 Download PDF

Info

Publication number
CN104241194B
CN104241194B CN201310247932.1A CN201310247932A CN104241194B CN 104241194 B CN104241194 B CN 104241194B CN 201310247932 A CN201310247932 A CN 201310247932A CN 104241194 B CN104241194 B CN 104241194B
Authority
CN
China
Prior art keywords
layer
boron nitrogen
metal
metal interconnecting
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310247932.1A
Other languages
English (en)
Other versions
CN104241194A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310247932.1A priority Critical patent/CN104241194B/zh
Publication of CN104241194A publication Critical patent/CN104241194A/zh
Application granted granted Critical
Publication of CN104241194B publication Critical patent/CN104241194B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供了一种半导体互连结构及其制作方法。该制作方法包括:在半导体器件层上形成第一介质层;在第一介质层上形成金属互连层,并对金属互连层进行化学机械抛光;以硼氮有机化合物为原料,利用等离子体化学气相沉积法在金属互连层上形成硼氮膜;在半导体器件层具有硼氮膜的表面上形成金属粘附层;在金属粘附层上形成扩散阻挡层;在扩散阻挡层上形成第二介质层。金属互连层与金属粘附层之间形成硼氮膜,硼氮膜中硼氮形成的环状结构降低了硼氮膜与金属互连层以及硼氮膜与金属粘附层之间的接触应力,进而增加了相互之间的附着力;硼氮膜的介电常数较小,不会增强第一介质层和第二介质层之间的寄生电容,提高了具有其的半导体器件的信号传输速率。

Description

半导体互连结构及其制作方法
技术领域
本申请涉及半导体技术领域,具体而言,涉及一种半导体互连结构及其制作方法。
背景技术
近年来,伴随着半导体集成电路的高度集成化,布线间隔一直都在缩小,使得布线间的寄生电容日益增大,在必须高速动作的最尖端的半导体集成电路中,为了避免信号延迟,必须减少布线间的寄生电容,目前,常用减小布线间绝缘膜相对介电常数的方法来减小布线间寄生电容。
以一种常用的金属互连结构为例,该金属互连结构包括半导体基底;位于半导体基底表面的第一金属间介质层;位于第一金属间介质层内的金属互连层,为了避免信号延迟一般采用阻抗值较低的金属铜作为金属互连层的材料;位于第一金属间介质层以及金属互连层表面的复合扩散阻挡层,该复合扩散阻挡层包括金属阻挡层以及位于其上的金属粘附层;位于复合扩散阻挡层表面的第二金属间介质层。其中第一金属间介质层和第二金属间介质层均为低介电常数材料;复合扩散阻挡层用于阻止第一金属间介质层中的金属互连层内金属向第二金属间介质层中扩散,其中金属阻挡层多采用高介电常数的金属及其化合物材质以起到扩散阻挡的作用,金属粘附层则通常采用与金属阻挡层粘附性能较好的低介电常数材料,用于平衡复合扩散阻挡层整体的介电常数值,通常采用含碳的氮化硅(NDC)。
但是上述金属互连结构中,通过布线键合试验发现,在金属互连层与NDC材质的金属粘附层的界面出现分层、断裂,说明NDC材质与金属铜之间的粘附性仍然不能满足需要。
发明内容
本申请旨在提供一种半导体互连结构及其制作方法,以解决现有技术中金属互连层与金属粘附层界面出现分层、断裂的问题。
为了实现上述目的,本申请一个方面提供了一种半导体互连结构的制作方法,该制作方法包括:在半导体器件层上形成第一介质层;在第一介质层上形成金属互连层,并对金属互连层进行化学机械抛光;以硼氮有机化合物为原料,利用等离子体化学气相沉积法在金属互连层上形成硼氮膜;在半导体器件层具有硼氮膜的表面上形成金属粘附层;在金属粘附层上形成扩散阻挡层;在扩散阻挡层上形成第二介质层。
进一步地,上述利用等离子体化学气相沉积法在金属互连层上形成硼氮膜的过程包括:采用硼氮有机化合物对半导体器件层进行浸渍;在金属互连层上,进行等离子体化学气相原位沉积硼氮有机化合物形成硼氮膜。
进一步地,上述采用硼氮有机化合物对半导体器件层进行浸渍的过程包括:在等离子反应腔体内,通入流量为100~2000sccm的硼氮有机化合物,且气体压强为0.1~7torr,气体温度为10~400℃,浸渍时间为1~100s。
进一步地,上述等离子体原位沉积硼氮有机化合物的过程包括:在等离子反应腔体内,通入流量为100~2000sccm的硼氮有机化合物,100~2000sccm的氦气,气体压强为0.1~7torr,气体温度为10~400℃,反应功率为100~2000W。
进一步地,上述硼氮有机化合物选自环硼氮烷、N,N,N-三甲基环硼氮烷、N,N,N-三乙基环硼氮烷、N,N-二甲基-N-乙基环硼氮烷、N,N-二乙基-N-甲基环硼氮烷、B,B,B-三(正丁基)环硼氮烷、N,N,N-新戊基环硼氮烷、N,N,N-三(1,2-二甲基丙基)环硼氮烷、N,N,N-三(环己基)环硼氮烷中的一种或多种。
进一步地,上述硼氮膜的厚度为
进一步地,上述第一介质层和第二介质层的材质为SiOCH、氧化硅、氮化硅、氟硅玻璃或掺杂碳的氧化硅。
进一步地,上述金属互连层的材质为铜或铝。
进一步地,上述金属粘附层的材质为含碳的氮化硅,扩散阻挡层的材质选自钽和氮化钽中的一种或两种的混合物。
本申请的另一方面提供了一种半导体互连结构,该半导体互连结构包括:第一介质层,位于半导体器件层上;金属互连层,设置在第一介质层中;硼氮膜,位于金属互连层远离半导体器件层的表面上;金属粘附层,位于半导体器件层的具有硼氮膜的表面上;扩散阻挡层,位于金属粘附层的远离半导体器件层的表面上;第二介质层,位于扩散阻挡层的远离半导体器件层的表面上。
进一步地,上述硼氮膜的厚度为
进一步地,上述第一介质层和第二介质层的材质为SiOCH、氧化硅、氮化硅、氟硅玻璃或掺杂碳的氧化硅。
进一步地,上述金属互连层的材质为铜或铝。
进一步地,上述金属粘附层的材质为含碳的氮化硅,扩散阻挡层的材质选自钽和氮化钽中的一种或两种的混合物。
应用本申请的技术方案,在金属互连层与金属粘附层之间具有硼氮膜,利用硼氮膜中硼氮形成的环状结构降低了硼氮膜与金属互连层以及硼氮膜与金属粘附层之间的接触应力,进而增加了相互之间的附着力;而且,该硼氮膜的介电常数较小,不会增强第一介质层和第二介质层之间的寄生电容;因此,采用上述实施方式得到的半导体互连结构在保持低寄生电容的前提下,金属互连层与金属粘附层之间的粘附力得到了提高,进而有效提高了具有其的半导体器件的信号传输速率。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了本申请提供的一种优选的实施方式中半导体互连结构的制作流程示意图;
图2示出了在半导体器件层100上形成第一介质层101后的半导体互连结构的剖面结构示意图;
图3示出了在图2所示的第一介质层101上形成金属互连层102并将金属互连层抛光后的半导体互连结构的剖面结构示意图,金属互连层102被埋入第一介质层101中;
图4示出了在图3所示的金属互连层102上形成硼氮膜103后的半导体互连结构的剖面结构示意图;
图5示出了在图4所示的第一介质层101上形成金属粘附层104后的半导体互连结构的剖面结构示意图;
图6示出了在图5所示的金属粘附层104上形成扩散阻挡层105后的半导体互连结构的剖面结构示意图;
图7示出了在图6所示的扩散阻挡层105上形成第二介质层106后的半导体互连结构的剖面结构示意图;以及
图8示出了在图7所示的第二介质层106中设置金属插塞107后的半导体互连结构剖面结构示意图。
具体实施方式
下面将结合本申请的具体实施方式,对本申请的技术方案进行详细的说明,但如下实施例仅是用以理解本申请,而不能限制本申请,本申请中的实施例及实施例中的特征可以相互组合,本申请可以由权利要求限定和覆盖的多种不同方式实施。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
现在,将参照附图更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
正如背景技术中所描述的,现有半导体互连结构中的金属互连层与NDC材质的金属粘附层的界面会出现分层、断裂等问题,这说明现有半导体互连结构存在需要改善之处。本申请基于上述问题,提供了一种半导体互连结构的制作方法,图1就示出了本申请一种优选实施方式所提供的半导体互连结构的制作方法流程示意图。如图1所示,该制作方法包括:在半导体器件层上形成第一介质层;在第一介质层上形成金属互连层,并对金属互连层进行化学机械抛光;以硼氮有机化合物为原料,采用等离子体化学气相沉积法在金属互连层上形成硼氮膜;在半导体器件层具有硼氮膜的表面上形成金属粘附层;在金属粘附层上形成扩散阻挡层;在扩散阻挡层上形成第二介质层。
采用上述制作方法得到的半导体互连结构在金属互连层102与金属粘附层104之间具有硼氮膜103,利用硼氮膜中硼氮形成的环状结构降低了硼氮膜103与金属互连层102以及硼氮膜103与金属粘附层104之间的接触应力,进而增加了相互之间的附着力;而且,该硼氮膜103的介电常数较小,不会增强第一介质层101和第二介质层106之间的寄生电容;因此,采用上述实施方式得到的半导体互连结构在保持低寄生电容的前提下,金属互连层102与金属粘附层104之间的粘附力得到了提高,进而有效提高了具有其的半导体器件的信号传输速率。
本申请的半导体器件层100可以包括有源器件结构、无源器件结构等本领域普通技术人员所熟知的结构,半导体器件层100的基底构成材料选自掺杂或不掺杂的晶体硅。图2至6示出了本申请提供的半导体互连结构的制作方法不同步骤中半导体互连结构的剖面结构示意图。下文将直接以优选具体实施方式为例,说明本申请提供制作方法的具体步骤。需要注意的是,图2至6仅为示意图,其目的在于简洁、清楚地阐述本申请所提出的发明构思。
首先,在半导体器件层100上形成第一介质层101,如图2所示第一介质层101位于半导体器件层100的上表面上。其中形成第一介质层101的方法可以采用本领域公知的方法,比如物理气相沉积、化学气相沉积法、等离子体化学气相沉积法等;第一介质层101可为层间介质层或者金属间介质层,第一介质层的材质为绝缘介质,优选SiOCH、氧化硅、氮化硅、氟硅玻璃或掺杂碳的氧化硅。
然后,在图2所示的第一介质层101上形成金属互连层102并将金属互连层抛光后,如图3中所示金属互连层102被埋入第一介质层101中。形成金属互连层102的方法可以采用本领域公知的方法,比如首先在第一介质层101上刻蚀形成凹槽,然后向其中填充导电材料,比如铜或铝,优选铜;填充之后对导电材料的表面进行化学机械抛光形成上表面与第一介质层101上表面在同一平面的金属互连层102。
为了增强后续即将形成的金属互连层102与金属粘附层104之间的粘附力,本申请在图3所示的金属互连层102上形成硼氮膜103得到如图4所示的半导体互连结构。本申请采用硼氮有机化合物为原料,采用等离子体化学气相沉积法在金属互连层102上形成硼氮膜103。在利用等离子化学气相沉积法形成金属互连层102的过程中,不仅实现了沉积形成硼氮膜103的效果,而且激活了硼氮有机化合物使所形成的硼氮膜103中环状结构更为致密、规则,从而优化了金属互连层102和金属粘附层104之间的粘附性能。本申请优选上述硼氮有机化合物选自环硼氮烷及其至少一个氢原子被含碳的基团取代后的取代物,优选N,N,N-三甲基环硼氮烷、N,N,N-三乙基环硼氮烷、N,N-二甲基-N-乙基环硼氮烷、N,N-二乙基-N-甲基环硼氮烷、B,B,B-三(正丁基)环硼氮烷、N,N,N-新戊基环硼氮烷、N,N,N-三(1,2-二甲基丙基)环硼氮烷、N,N,N-三(环己基)环硼氮烷中的一种或多种。
在本申请的一种具体的实施方式中,优选以下操作步骤形成上述硼氮膜:采用硼氮有机化合物对半导体器件层进行浸渍;在金属互连层上,进行等离子体化学气相原位沉积硼氮有机化合物形成硼氮膜。采用硼氮有机化合物对图3所示的半导体互连结构进行浸渍,以在金属互连层102的表面形成硼氮有机化合物的薄膜。具体实施过程本领域技术人员可以采用现有技术中常规的浸渍过程进行,比如然后将该半导体互连结构置于等离子反应腔体内,并向其中通入流量为100~2000sccm的硼氮有机化合物,且气体压强为0.1~7torr,气体温度为10~400℃,浸渍时间为1~100s,在第一介质层101的表面上浸渍形成硼氮有机化合物的薄膜。
在半导体器件层100完成浸渍后,采用硼氮有机化合物在金属互连层102上等离子体原位沉积形成硼氮膜103,得到如图4所示的半导体互连结构。由于在原位沉积之前已经在金属互连层102的表面上浸渍了硼氮有机化合物,进而增大了等离子体沉积形成的环状结构的含量,使得金属互连层102与后续形成的金属粘附层104之间的粘附力得到明显增强。在本申请一种优选实施方式中,上述等离子体原位沉积硼氮有机化合物的过程具体包括:在等离子反应腔体内,通入流量为100~2000sccm的硼氮有机化合物,100~2000sccm的氦气,气体压强为0.1~7torr,气体温度为10~400℃,反应功率为100~2000W,形成的硼氮膜的厚度为位于金属互连层102上的硼氮膜103的厚度仅在因此对后续形成的金属粘附层104的表面平整性不会产生明显影响,而且不会影响到半导体器器件的寄生电容的大小。在完成硼氮膜103的原位沉积后,优选将位于金属互连层102表面之外的硼氮膜103去除,该去除过程采用本领域常规的刻蚀方法即可,比如在硼氮膜103上设置光刻胶,然后利用掩模板对位于金属互连层102上的光刻胶进行保护,对位于金属互连层102表面之外的光刻胶和硼氮膜进行刻蚀,刻蚀完成之后再金属互连层102上的光刻胶使硼氮膜103能够与金属粘附层104直接接触。
形成硼氮膜103之后,在图4所示的第一介质层101上形成金属粘附层104得到如图5所示的半导体互连结构。上述金属粘附层104的具体形成过程为:在形成硼氮膜103之后,在如图4所示的半导体互连结构的上表面形成金属粘附层104。由于硼氮膜103的存在使得金属粘附层104和金属互连层102之间的表面应力减小,粘附力增加。本申请一种优选的实施方式中为了进一步增强金属粘附层104和金属互连层102之间的粘附力,优选金属粘附层的材质为含碳的氮化硅。上述形成金属粘附层104的方法采用本领域的常规方法即可,优选采用化学气相沉积法,并通过调节氮的掺杂浓度来调节金属粘附层104的介电常数。
为了避免第一介质层101中的金属互连层102扩散到其他的介质层中,优选在如图5所示的半导体互连结构的金属粘附层104上形成扩散阻挡层105,得到如图6所示的半导体互连结构。形成扩散阻挡层105的材料为本领域常规的扩散阻挡材料,优选选自钽和氮化钽中的一种或两种的混合物。上述形成扩散阻挡层105的方法采用本领域的常规方法即可,优选采用物理气相沉积法,并通过调节所形成的扩散阻挡层105的厚度来调节金属粘附层104的介电常数。
由于扩散阻挡层105一般选用金属或者金属氧化物作为阻挡材料,其介电常数较大,容易与金属互连层102或其他的金属互连之间产生较大的寄生电容,因此优选设置介电常数较小的金属粘附层104和硼氮膜103,借助金属粘附层104和硼氮膜103的低介电常数平衡扩散阻挡层105的高介电常数,并且进一步优选金属粘附层104的厚度大于扩散阻挡层105的厚度,用来进一步减小半导体互连结构的寄生电容。
上述步骤完成之后,在图6所示的扩散阻挡层105上形成第二介质层106,得到如图7所示的半导体互连结构。上述第二介质层106的形成过程如下:在完成扩散阻挡层105的制作之后,优选在如图6所示的半导体互连结构的扩散阻挡层105上形成第二介质层106,得到如图7所示的半导体互连结构。与第一介质层101的形成过程相似,可以采用本领域公知的方法比如物理气相沉积、化学气相沉积法、等离子体化学气相沉积法等形成上述第二介质层106,第二介质层106可以为层间介质层或者金属间介质层,第二介质层106的材质为绝缘介质,优选SiOCH、氧化硅、氮化硅、氟硅玻璃或掺杂碳的氧化硅。
通过上述制作方法即可制得如图7所示的半导体互连结构,该半导体互连结构包括:第一介质层101、金属互连层102、硼氮膜103、金属粘附层104、扩散阻挡层105和第二介质层106。第一介质层101位于半导体器件层100上;金属互连层102设置在第一介质层101中;硼氮膜103位于金属互连层102远离半导体器件层100的表面上;金属粘附层104位于半导体器件层100的具有硼氮膜103的表面上;扩散阻挡层105位于金属粘附层104的远离半导体器件层100的表面上;第二介质层106位于扩散阻挡层105的远离半导体器件层100的表面上。
第二介质层106为层间介质层时,按照本领域技术人员的惯常作法,在图7所示的第二介质层106中设置金属插塞107,得到如图8所示的半导体互连结构。在图8所示的半导体互连结构中,金属插塞107仅通过贯穿扩散阻挡层、金属粘附层的接触孔与第一介质层101中的金属互连层102电连接,得到的半导体互连结构如图8所示。而且,本申请的介质层并不限于第一介质层101和第二介质层106两层,本领域技术人员根据客户需要设计两层以上的介质层,无论介质层的层数为多少,均可以采用本申请的方法增强介质层的金属互连层和金属粘附层的粘附力。
优选上述半导体互连结构中硼氮膜的厚度为第一介质层和第二介质层的材质均为SiOCH、氧化硅、氮化硅、氟硅玻璃或掺杂碳的氧化硅;金属互连层的材质为铜或铝;金属粘附层的材质为含碳的氮化硅,扩散阻挡层的材质选自钽和氮化钽中的一种或两种的混合物。
通过以上对制作方法的详细描述,可以看出本申请提供的制作方法具有如下优势:
1、在金属互连层与金属粘附层之间具有硼氮膜,利用硼氮膜中硼氮形成的环状结构降低了硼氮膜与金属互连层以及硼氮膜与金属粘附层之间的接触应力,进而增加了相互之间的附着力;
2、该硼氮膜的介电常数较小,不会增强第一介质层和第二介质层之间的寄生电容;
3、得到的半导体互连结构在保持低寄生电容的前提下,金属互连层与金属粘附层之间具有较好的粘附性,进而有效提高了具有其的半导体器件的信号传输速率。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (14)

1.一种半导体互连结构的制作方法,其特征在于,所述制作方法包括:
在半导体器件层上形成第一介质层;
在所述第一介质层上形成金属互连层,并对所述金属互连层进行化学机械抛光,得到上表面与第一介质层上表面在同一平面的金属互连层;
以硼氮有机化合物为原料,利用等离子体化学气相沉积法在所述金属互连层上形成硼氮膜;
在所述半导体器件层具有所述硼氮膜的表面上形成金属粘附层;
在所述金属粘附层上形成扩散阻挡层;
在所述扩散阻挡层上形成第二介质层。
2.根据权利要求1所述的制作方法,其特征在于,所述利用等离子体化学气相沉积法在所述金属互连层上形成硼氮膜的过程包括:
采用硼氮有机化合物对所述半导体器件层进行浸渍;
在所述金属互连层上,进行等离子体化学气相原位沉积所述硼氮有机化合物形成所述硼氮膜。
3.根据权利要求2所述的制作方法,其特征在于,所述采用硼氮有机化合物对所述半导体器件层进行浸渍的过程包括:在等离子反应腔体内,通入流量为100~2000sccm的硼氮有机化合物,且气体压强为0.1~7torr,气体温度为10~400℃,浸渍时间为1~100s。
4.根据权利要求2所述的制作方法,其特征在于,所述等离子体原位沉积硼氮有机化合物的过程包括:在等离子反应腔体内,通入流量为100~2000sccm的硼氮有机化合物,100~2000sccm的氦气,气体压强为0.1~7torr,气体温度为10~400℃,反应功率为100~2000W。
5.根据权利要求1至4中任一项所述的制作方法,其特征在于,所述硼氮有机化合物选自环硼氮烷、N,N,N-三甲基环硼氮烷、N,N,N-三乙基环硼氮烷、N,N-二甲基-N-乙基环硼氮烷、N,N-二乙基-N-甲基环硼氮烷、B,B,B-三(正丁基)环硼氮烷、N,N,N-新戊基环硼氮烷、N,N,N-三(1,2-二甲基丙基)环硼氮烷、N,N,N-三(环己基)环硼氮烷中的一种或多种。
6.根据权利要求1所述的制作方法,其特征在于,所述硼氮膜的厚度为
7.根据权利要求1所述的制作方法,其特征在于,所述第一介质层和所述第二介质层的材质为SiOCH、氧化硅、氮化硅、氟硅玻璃或掺杂碳的氧化硅。
8.根据权利要求1所述的制作方法,其特征在于,所述金属互连层的材质为铜或铝。
9.根据权利要求1所述的制作方法,其特征在于,所述金属粘附层的材质为含碳的氮化硅,所述扩散阻挡层的材质选自钽和氮化钽中的一种或两种的混合物。
10.一种半导体互连结构,其特征在于,所述半导体互连结构包括:
第一介质层,位于半导体器件层上;
金属互连层,设置在所述第一介质层中;
硼氮膜,位于所述金属互连层远离所述半导体器件层的表面上,所述硼氮膜以硼氮有机化合物为原料,利用等离子体化学气相沉积法在所述金属互连层上形成;
金属粘附层,位于所述半导体器件层的具有所述硼氮膜的表面上;
扩散阻挡层,位于所述金属粘附层的远离所述半导体器件层的表面上;
第二介质层,位于所述扩散阻挡层的远离所述半导体器件层的表面上。
11.根据权利要求10所述的半导体互连结构,其特征在于,所述硼氮膜的厚度为
12.根据权利要求10所述的半导体互连结构,其特征在于,所述第一介质层和所述第二介质层的材质为SiOCH、氧化硅、氮化硅、氟硅玻璃或掺杂碳的氧化硅。
13.根据权利要求10所述的半导体互连结构,其特征在于,所述金属互连层的材质为铜或铝。
14.根据权利要求10所述的半导体互连结构,其特征在于,所述金属粘附层的材质为含碳的氮化硅,所述扩散阻挡层的材质选自钽和氮化钽中的一种或两种的混合物。
CN201310247932.1A 2013-06-20 2013-06-20 半导体互连结构及其制作方法 Active CN104241194B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310247932.1A CN104241194B (zh) 2013-06-20 2013-06-20 半导体互连结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310247932.1A CN104241194B (zh) 2013-06-20 2013-06-20 半导体互连结构及其制作方法

Publications (2)

Publication Number Publication Date
CN104241194A CN104241194A (zh) 2014-12-24
CN104241194B true CN104241194B (zh) 2017-10-27

Family

ID=52229034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310247932.1A Active CN104241194B (zh) 2013-06-20 2013-06-20 半导体互连结构及其制作方法

Country Status (1)

Country Link
CN (1) CN104241194B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542485A (zh) * 2019-09-23 2021-03-23 台湾积体电路制造股份有限公司 显示设备与其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881577A (zh) * 2005-06-15 2006-12-20 株式会社瑞萨科技 半导体器件及其制造方法
CN103107158A (zh) * 2011-11-11 2013-05-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174810B1 (en) * 1998-04-06 2001-01-16 Motorola, Inc. Copper interconnect structure and method of formation
US7977791B2 (en) * 2007-07-09 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Selective formation of boron-containing metal cap pre-layer
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881577A (zh) * 2005-06-15 2006-12-20 株式会社瑞萨科技 半导体器件及其制造方法
CN103107158A (zh) * 2011-11-11 2013-05-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN104241194A (zh) 2014-12-24

Similar Documents

Publication Publication Date Title
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
US8772151B2 (en) Passivation scheme
CN103456601B (zh) 用于中介片的电容器及其制造方法
TWI300971B (en) Semiconductor device
KR20070021191A (ko) 에어 갭을 갖는 반도체 장치를 형성하는 방법 및 이에 의해형성된 구조물
US9698095B2 (en) Interconnect structure
CN105336680B (zh) 一种半导体器件及其制作方法和电子装置
US6239019B1 (en) Interconnect structure using a combination of hard dielectric and polymer as interlayer dielectrics
CN106257676A (zh) 半导体装置及其制造方法
US20110241184A1 (en) Integrated circuit devices having selectively strengthened composite interlayer insulation layers and methods of fabricating the same
CN105990308A (zh) 半导体装置及其制造方法
CN107887323B (zh) 互连结构及其制造方法
JP2007324536A (ja) 層間絶縁膜およびその製造方法、ならびに半導体装置
TW200715466A (en) Method of forming an electrical isolation associated with a wiring level on a semiconductor wafer
CN109545695A (zh) 半导体装置的制造方法
TWI485777B (zh) 積體電路與其製法
CN104241194B (zh) 半导体互连结构及其制作方法
CN102915954B (zh) 低k介电层和成孔剂
CN104425440B (zh) 一种半导体器件及其形成方法
KR101015534B1 (ko) 저유전 상수를 갖는 절연막 및 이를 이용한 에어갭 제조 방법
CN104299958B (zh) 互连结构及互连结构的形成方法
CN103579089B (zh) 半导体结构及其形成方法
CN105990285B (zh) 半导体结构与其制备方法
CN102110669B (zh) 复合介电层及其制作方法
JP2008211028A (ja) 半導体装置製造およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant