JP2008211028A - 半導体装置製造およびその製造方法 - Google Patents

半導体装置製造およびその製造方法 Download PDF

Info

Publication number
JP2008211028A
JP2008211028A JP2007046959A JP2007046959A JP2008211028A JP 2008211028 A JP2008211028 A JP 2008211028A JP 2007046959 A JP2007046959 A JP 2007046959A JP 2007046959 A JP2007046959 A JP 2007046959A JP 2008211028 A JP2008211028 A JP 2008211028A
Authority
JP
Japan
Prior art keywords
insulating layer
silicon
semiconductor device
layer
direct contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007046959A
Other languages
English (en)
Other versions
JP4335932B2 (ja
Inventor
Tsukasa Itani
司 井谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007046959A priority Critical patent/JP4335932B2/ja
Priority to US12/038,497 priority patent/US8513805B2/en
Publication of JP2008211028A publication Critical patent/JP2008211028A/ja
Application granted granted Critical
Publication of JP4335932B2 publication Critical patent/JP4335932B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】銅に対する十分なバリア性を備え、配線間の電気容量を低下させて配線の遅延時間を小さく抑え、かつ配線間の密着性を向上させた積層構造により、半導体装置の信頼性を高め、高性能化を実現する技術を提供する。
【解決手段】銅配線層を有する半導体装置において、半導体装置が、銅配線、バリア層、このバリア層に直接接する酸化ケイ素系ポーラス絶縁層、このケイ素系ポーラス絶縁層に直接接するバリア層、銅配線をこの順に有する積層構造を少なくとも一つ有し、バリア層の少なくとも一つが密度２．４ｇ／ｃｍ３以上のアモルファス炭素膜であり、このアモルファス炭素膜と銅配線との間にこれらに直接接するケイ素系絶縁層が存在する。
【選択図】図４

Description

本発明は、低誘電率の半導体装置に関する。
半導体集積回路、多層配線装置等の半導体装置の集積度の増加および素子密度の向上に伴い、配線間隔は狭くなり、配線間の容量増大による配線遅延が問題となってきている。
配線遅延Ｔは、配線抵抗および配線間の容量により影響を受け、配線抵抗をＲ、配線間の容量をＣとすると、
ＴμＣＲ
で表される性質を示す。
この式において、配線間隔をＤ、電極面積（対向する配線面の面積）をＳ、配線間に設けられている絶縁材料の誘電率をεと表すと、配線間の容量Ｃは、
Ｃ＝εＳ／Ｄ
として表される。
したがって、配線遅延を小さくするには、絶縁層の低誘電率化が有効な手段となる。
従来、絶縁材料としては、二酸化珪素（ＳｉＯ２）、窒化珪素（ＳｉＮ）、燐珪酸ガラス（ＰＳＧ）等の無機膜あるいはポリイミド等の有機系高分子が用いられてきた。
しかしながら、半導体デバイスで最も多く用いられているＣＶＤ−ＳｉＯ２膜の比誘電率は約４程度である。また、低誘電率ＣＶＤ膜として検討されているＳｉＯＦ膜でも、その比誘電率は約３．３〜３．５程度である。
このような中、有望な低誘電率層間絶縁材料としてナノメートルオーダー空孔が均一に分布したシリカであるナノクラスタリングシリカ（ＮＣＳ：Ｎａｎｏｃｌｕｓｔｅｒｉｎｇ Ｓｉｌｉｃａ）が開発された。この材料の比誘電率は２．２５と従来材料より大幅に低く、集積回路への応用検討が進められている。
ところで、銅配線を用いた半導体装置の場合、層間絶縁膜として酸化ケイ素系の物質を用いると絶縁層中に配線物質である銅が拡散し、絶縁層の電気特性を劣化させ、装置の動作に致命的な影響を与えることが知られている。このため、銅の拡散防止等を目的の一つとした膜が、層間絶縁膜と配線の間に挿入されている。この膜は、拡散防止層やバリア層と言われる場合がある。
特願２００６−２２４２３７号（特許請求の範囲） ジェイ ロバートソン（Ｊ． Ｒｏｂｅｒｔｓｏｎ），「固体薄膜（Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ），２００１年，第３８３巻，ｐ．８１ 雑誌「ＦＵＪＩＴＳＵ」，第５６巻，４月号
バリア層には導電性、絶縁性のいずれの材料も用いられ、その適用の場所などによって適宜、任意に選択される。このうち、絶縁性の材料を用いてバリア層を形成する必要がある場合には、一般的にこのバリア層を形成する材料の誘電率は層間絶縁膜を形成する材料より高いため、この膜を配置することで配線層間の誘電率は大きくなる。
近年の半導体装置の小型化によってバリア層の存在が配線層間の誘電率に与える影響が大きくなっており、層間絶縁膜に使用される絶縁材料の誘電率の低減効果を打ち消す問題が顕著となってきた。
このため、配線遅延問題への対処には、層間絶縁膜だけでなくバリア層をも含めた、配線層間に配置されている物質全体を考えた場合の誘電率（実効誘電率）を低下させるニーズが存在する。なお、上記のようなニーズは、層間絶縁膜やバリア層に限られるわけではなく、銅配線間における絶縁層一般について存在するものと把握することができる。
この課題を解決する技術として、酸化ケイ素系ポーラス絶縁層と硬質炭素膜を用いた層間絶縁方法が提案されており、配線間に配置されている物質をトータルで考えた場合の実効的な「誘電率」を低減可能な半導体装置、すなわち、配線間の電気容量を低下させることの可能な半導体装置を実現することができる（例えば、特許文献１参照。）。
しかしながら、この方法では、銅からなる配線層と硬質炭素からなるバリア層との密着性が低いことから、配線層数の増加に伴う新たな問題を引き起こすことが判明した。すなわち、装置の高性能化に伴い配線層の積層数が多くなった場合に配線層とバリア層との間で剥離やクラックが入る問題が起こり得る。この問題は、装置の性能や信頼性を大きく損ない、装置の製造歩留まりも低下させるため、これを回避する方法が求められている。
本発明は、配線間に配置されている物質をトータルで考えた場合の実効的な「誘電率」を低減可能な半導体装置、すなわち、配線間の電気容量を低下させることの可能な半導体装置であって、かつ、配線層とバリア層との間で剥離やクラックが入る問題が少なく、従って、配線間の電気容量を低下させかつ装置の高性能化を実現できる半導体装置を提供することを目的とする。本発明の更に他の目的および利点は、以下の説明から明らかになるであろう。
本発明の一態様によれば、銅配線層を有する半導体装置において、当該半導体装置が、銅配線、バリア層、当該バリア層に直接接する酸化ケイ素系ポーラス絶縁層、当該ケイ素系ポーラス絶縁層に直接接するバリア層、銅配線をこの順に有する積層構造を少なくとも一つ有し、当該バリア層の少なくとも一つが密度２．４ｇ／ｃｍ３以上のアモルファス炭素膜であり、当該アモルファス炭素膜と銅配線との間にこれらに直接接するケイ素系絶縁層が存在する、半導体装置が提供される。
本発明態様により、銅に対する十分なバリア性を備え、配線間の電気容量を低下させ、配線の遅延時間を小さく抑え、かつ配線間の密着性を向上させた積層構造を有する半導体装置が得られる。
前記ケイ素系絶縁層が、ケイ素と酸素とを主成分とする絶縁膜、ケイ素と炭素とを主成分とする絶縁膜、ケイ素と酸素と炭素とを主成分とする絶縁膜、ケイ素と窒素とを主成分とする絶縁膜、ケイ素と酸素と窒素とを主成分とする絶縁膜およびケイ素と酸素と炭素と窒素とを主成分とする絶縁膜からなる群から選ばれたものであり、かつ水素を含んでいてもよいこと、前記ケイ素系絶縁層の厚さが１〜８ｎｍの範囲にあり、かつ、前記アモルファス炭素膜の厚さが１〜１０ｎｍの範囲にあること、前記積層構造が、前記半導体装置の積層方向と当該積層方向に直交する方向との少なくともいずれか一方に存在すること、前記酸化ケイ素系ポーラス絶縁層の比誘電率が２．４以下であること、前記ケイ素系絶縁層がＣＶＤ法によって成膜されたものであること、前記アモルファス炭素膜がフィルタードカソーディックアーク法によって製膜された炭素膜であること、前記酸化ケイ素系ポーラス絶縁層が、塗布法によって作製されたものであること、前記塗布がスピンコート法によるものであること、前記半導体装置が多層配線構造を有し、当該多層配線構造の少なくとも一部に前記積層構造を含むこと、および、前記半導体装置が、銅配線、当該銅配線に直接接するケイ素系絶縁層、当該ケイ素系絶縁層に直接接するバリア層、当該バリア層に直接接する酸化ケイ素系ポーラス絶縁層、当該ケイ素系ポーラス絶縁層に直接接するバリア層、当該バリア層に直接接するケイ素系絶縁層、当該ケイ素系絶縁層に直接接する銅配線をこの順に有する積層構造を少なくとも一つ有し、当該バリア層が両方とも密度２．４ｇ／ｃｍ３以上のアモルファス炭素膜であること、あるいは、前記半導体装置が、銅配線、当該銅配線に直接接するケイ素系絶縁層、当該ケイ素系絶縁層に直接接するバリア層、当該バリア層に直接接する酸化ケイ素系ポーラス絶縁層、当該ケイ素系ポーラス絶縁層に直接接するバリア層、当該バリア層に直接接する銅配線をこの順に有する積層構造を少なくとも一つ有し、当該ケイ素系絶縁層に直接接するバリア層が密度２．４ｇ／ｃｍ３以上のアモルファス炭素膜であること、が好ましい。
本発明の他の一態様によれば、上記の半導体装置の製造方法において、銅配線と、当該銅配線に直接接するケイ素系絶縁層と当該ケイ素系絶縁層に直接接する密度２．４ｇ／ｃｍ３以上のアモルファス炭素膜との形成後に２４０℃以上の温度で加熱処理することを含む、半導体装置の製造方法が提供される。
本発明態様により、銅に対する十分なバリア性を備え、配線間の電気容量を低下させ、配線の遅延時間を小さく抑え、かつ配線間の密着性を向上させた積層構造を有する、信頼性が高く高性能の半導体装置を製造することができる。
前記アモルファス炭素膜に直接接する特定ポーラス絶縁膜も形成された後に前記２４０℃以上の温度で加熱処理することが好ましい。
本発明の、銅に対する十分なバリア性を備え、配線間の電気容量を低下させ、配線の遅延時間を小さく抑え、かつ配線間の密着性を向上させた積層構造により、半導体装置の信頼性を高め、高性能化を実現することができる。
以下に、本発明の実施の形態を図、表、実施例等を使用して説明する。なお、これらの図、表、実施例等および説明は本発明を例示するものであり、本発明の範囲を制限するものではない。本発明の趣旨に合致する限り他の実施の形態も本発明の範疇に属し得ることは言うまでもない。
本発明に係る半導体装置は、銅配線層を有する半導体装置であって、当該半導体装置が、銅配線、バリア層、当該バリア層に直接接する酸化ケイ素系ポーラス絶縁層（以下、「特定ポーラス絶縁層」とも呼称する）、当該特定ポーラス絶縁層に直接接するバリア層、銅配線をこの順に有する積層構造を少なくとも一つ有し、当該バリア層の少なくとも一つが密度２．４ｇ／ｃｍ３以上のアモルファス炭素膜（以下、「特定炭素膜」とも呼称する）であり、当該特定炭素膜と銅配線との間にこれらに直接接するケイ素系絶縁層（以下、「特定絶縁層」とも呼称する）が存在する。この構成により、誘電率が低く銅に対する密着性とバリア性とに優れた絶縁層構造を有する半導体装置が与えられる。従って、信頼性の高い高性能な、半導体装置を実現することができる。なお、「直接接する」とは間に介在する層が存在しないことを意味する。
具体的な積層構造としては、
１．銅配線、当該銅配線に直接接する特定絶縁層、当該特定絶縁層に直接接する特定炭素膜、当該特定炭素膜に直接接する特定ポーラス絶縁層、当該特定ポーラス絶縁層に直接接する導電性または絶縁性のバリア層、当該導電性または絶縁性のバリア層に直接接する銅配線をこの順に有する積層構造
２．銅配線、当該銅配線に直接接する導電性または絶縁性のバリア層、当該導電性または絶縁性のバリア層に直接接する特定ポーラス絶縁層、当該特定ポーラス絶縁層に直接接する特定炭素膜、当該特定炭素膜に直接接する特定絶縁層、当該特定絶縁層に直接接する銅配線をこの順に有する積層構造
３．銅配線、当該銅配線に直接接する特定絶縁層、当該特定絶縁層に直接接する特定炭素膜、当該特定炭素膜に直接接する特定ポーラス絶縁層、当該特定ポーラス絶縁層に直接接する特定炭素膜、当該特定炭素膜に直接接する特定絶縁層、当該特定絶縁層に直接接する銅配線をこの順に有する積層構造を例示することができる。
このようにして、上記構成では、従来のバリア層に比べ薄層化が可能なことにより、銅に対する十分なバリア性を確保しつつ誘電率の上昇を抑えることができ、しかも特定絶縁層を加えることにより、銅との密着性も確保することができる。
特定絶縁層の使用により、銅との密着性に優れた絶縁層構造とすることのできる理由については、定かではないが、化学反応等により、特定絶縁層のＳｉと銅配線の銅および特定絶縁層のＳｉと特定炭素膜のＣの間に何らかの結合が生じているためと推察されている。あるいは、本発明に係る積層構造の応力ひずみの緩和も関与しているかも知れない。ただし、これらの推論は本発明の趣旨とは無関係である。
上記積層構造において、単に「銅配線」と定義されているのは、本発明に係る積層構造が、二つの銅配線層の間にある場合に限られず、同一銅配線層内の二つの銅配線の間にある場合も含まれることを意味するためである。すなわち、本積層構造は、半導体装置の積層方向に存在するものであっても、この積層方向に直交する方向に存在するものであってもよい。ここで、半導体装置の積層方向とは、たとえば、多層配線装置の場合には、その多層の積層されている方向を意味する。
この積層構造は、全ての銅配線間に存在していても、その一部に存在していてもよい。この場合の「一部に存在」とは、銅配線層の組み合わせが二以上ある場合に、そのいくつかの銅配線層の組み合わせに上記積層構造が存在する場合、一つの銅配線層の組み合わせの層間の一部に上記積層構造が存在する場合、銅配線層間には上記積層構造が存在するが、同一の銅配線層内の銅配線間には上記積層構造が存在しない場合、同一の銅配線層内の銅配線間には上記積層構造が存在するが、銅配線層間には上記積層構造が存在しない場合等、種々のケースが考えられる。
本発明に係る銅配線の作製方法については特に制限はなく、公知の方法で作製することができる。厚さや幅についても特に制限はない。
本発明に係る特定炭素膜は、銅バリア性に優れ、硬い膜構造を有するので硬質炭素膜と呼ばれる場合もある。本発明に係る特定炭素膜は、密度２．４ｇ／ｃｍ３以上のアモルファス炭素膜であればどのようなものでもよいが、フィルタードカソーディックアーク法（ＦＣＡ：Ｆｉｌｔｅｒｅｄ Ｃａｔｈｏｄｉｃ Ａｒｃ Ｍｅｔｈｏｄ）によって製膜されるものが好ましい。
その厚さについては、銅配線からの銅のマイグレーションを所望の程度に防止できることを配慮する必要があり、一般的には、１ｎｍ以上が好ましい。１ｎｍ未満では銅のバリア性が不十分となる場合が多い。上限については１０ｎｍ以下が好ましい。１０ｎｍを超えると、銅配線間の実効容量が大きくなり、本発明に係る特定炭素膜を用いるメリットが少なくなる。
なお、フィルタードカソーディックアーク法の詳細については、非特許文献１等に記載されている。簡単に説明すれば次のようにして作製することができる：固体グラファイトなどをカソードとし、対向させたアノードとの間において真空中でアーク放電を発生させる。このとき、カソードであるグラファイトからは、炭素イオンや電子などがプラズマ流として真空中に放出される。このプラズマ流に含まれる中性粒子を除去するため、磁場フィルターなどを用いてプラズマ流を曲げ、その先に設置した基板に照射することで基板に炭素膜を堆積させる。
本発明に係る特定炭素膜の誘電率は製膜の条件によって変化するが、十分な銅のバリア性を示す膜の場合、現状の技術水準では、特定絶縁層の誘電率を下回ることはない。しかしながら、そうであっても適当な膜厚を選べば、上記の理由により配線層間の実効容量を低下させることは可能であることが見出された。本発明に係る特定炭素膜の比誘電率の範囲については特に制限はない。一般的には、２．７以上の範囲のものが入手可能である。
本発明に係るバリア層の内、特定炭素膜以外については、公知のものから適宜選択することができる。その代表的なものはＴｉＮ、ＴａＮ、ＳｉＮ、ＳｉＣ、ＳｉＯＣ、ＳｉＯＮである。
本発明に係る特定絶縁層すなわちケイ素系絶縁層は、ケイ素を含有する絶縁層から適宜選択することができる。実用上は、ケイ素と酸素とを主成分とする絶縁膜（以下、ＳｉＯ絶縁膜と略称する）、ケイ素と炭素とを主成分とする絶縁膜（以下、ＳｉＣ絶縁膜と略称する）、ケイ素と酸素と炭素とを主成分とする絶縁膜（以下、ＳｉＯＣ絶縁膜と略称する）、ケイ素と窒素とを主成分とする絶縁膜（以下、ＳｉＮ絶縁膜と略称する）、ケイ素と酸素と窒素とを主成分とする絶縁膜（以下、ＳｉＯＮ絶縁膜と略称する）およびケイ素と酸素と炭素と窒素とを主成分とする絶縁膜（以下、ＳｉＯＣＮ絶縁膜と略称する）のいずれかから選択することが好ましい。いずれの場合も、更に水素を含んでいてもよい。ここで、「主成分とする」とは、各絶縁膜について、上記元素記号および水素以外の他の元素が１０原子％以上含まれないことを意味する。Ｈｅ、Ｎｅ、Ａｒ等の希ガスを除き、の元素は１原子％以上含まれないことが好ましい。上記元素記号および水素以外の他の元素としては、例えばＳｉＣ絶縁膜には酸素も含まれる場合があることはいうまでもない。なお、実際に使用する場合に、本発明に係る絶縁層として、所望の低誘電率と適切な絶縁性とを維持できる限り、その他の元素が共存してもよい。これらの絶縁層はいずれも公知のものから適宜選択することができる。
ＳｉＯ絶縁膜は、ＳｉＯ２系絶縁膜ということもでき、ＳｉＯ２やＳｉＯ２に近い原子組成割合のものを例示できる。ＳｉＯ絶縁膜の作製方法には特に制限はなく公知の技術を適用することができる。例えば、シランや有機シラン化合物や有機シロキサン化合物と酸素などを原料としたCVD法などにより作製することができる。
ＳｉＣ絶縁膜の作製方法についても特に制限はなく、公知の技術を適用することができる。例えば、シランや有機シラン化合物とメタン、プロパンなどの炭化水素とを原料としたCVD法などにより作製することができる。
ＳｉＯＣ絶縁膜の作製方法についても特に制限はなく、公知の技術を適用することができる。具体的には、例えば、ＴＥＯＳ(テトラエトキシシラン)などの有機シロキサン化合物のみ、または、有機シロキサン化合物と一酸化炭素などを原料としたCVD法によるものや、原料としてケイ素と炭素とを主骨格または主鎖に含むケイ素含有物質、主骨格または主鎖に酸素も含むケイ素含有物質等を使用し、加熱等により架橋成膜してなるものを挙げることができる。より具体的には、例えば、ポリカルボシランや主鎖に酸素も含むポリカルボキシシラン、シラノール等を使用し、加熱等により架橋成膜してなるものを挙げることができる。
ＳｉN絶縁膜の作製方法についても特に制限はなく、公知の技術を適用することができる。例えば、シランとアンモニアなどを原料としたCVD法などにより作製することができる。
ＳｉＯＮ絶縁膜の作製方法についても特に制限はなく、公知の技術を適用することができる。具体的には、たとえば、上記ＳｉＯＣ絶縁膜用に使用される物質に、アミノ基等によりＮを導入した材料を使用し、加熱等により架橋成膜してなるものを挙げることができる。また、ＴＥＯＳなどの有機シロキサン化合物とアンモニア、または二酸化窒素などを原料としたCVD法などにより作製することもできる。
ＳｉOCN絶縁膜の作製方法についても特に制限はなく、公知の技術を適用することができる。例えば、シランやTEOSなどの有機シロキサン化合物とアンモニアや二酸化窒素の窒素化合物および一酸化炭素などの炭素化合物などを原料としたCVD法などにより作製することができる。
本発明に係る特定ポーラス絶縁層すなわち酸化ケイ素系ポーラス絶縁層は、ポーラスである点およびケイ素と酸素とを必須の要素とする点を除いて、上記特定絶縁層と同様または類似の組成を適用することができる。
多孔は比誘電率を低下させるのに有用である。多孔のサイズについては特に制限はないが、あまり大きいと機械的特性が悪化するので好ましくない場合が多い。一般的には数〜１０ｎｍ程度の平均孔径であることが好ましい。多孔の数についても特に制限はないが、あまり多いと機械的特性が悪化する一方少なすぎると比誘電率を下げにくくなる問題が生じるので、用途に応じて適宜作製条件を選択することが実際的である。なお、本発明に係る特定絶縁層については、ポーラスなものであってもよい場合もあるが、多孔の存在により銅配線との密着性が低下するので、一般的には多孔でない方が好ましい。
絶縁層をポーラスにするかポーラスでなくするかについては、絶縁層の作製条件で決めることができる場合が多い。たとえば、CVD法において、原料の適当な選択で決定できる。たとえば、有機シロキサン化合物を原料として用いるばあい、側鎖の一部に巨大な排除体積を持つ官能基を持つ原料を用いて製膜を行ったり、側鎖の一部に熱脱離しやすい官能基を持つ原料を用い、絶縁層を製膜後に熱処理を実施すれば、ポーラス構造とすることができる。本発明に係る特定ポーラス絶縁層の作製方法については特に制限はなく、公知の技術を適用できる。
本発明に係る特定ポーラス絶縁層には、ナノメートルオーダーの空孔が均一に分布したシリカ粒子であるナノクラスタリングシリカ（ＮＣＳ：Ｎａｎｏｃｌｕｓｔｅｒｉｎｇ Ｓｉｌｉｃａ）を使用することが特に好ましい。ナノクラスタリングシリカは、触媒化成工業株式会社から、たとえば型番：セラメートＮＣＳとして入手することが可能である。このようなナノクラスタリングシリカは、溶液状態で入手できるので、たとえば、スピンコート法で塗布し、熱処理を実施することによりフィルム状にすることができる。ナノクラスタリングシリカの詳細については、非特許文献２に記載されている。
なお、本発明に係る特定絶縁層や特定ポーラス絶縁層の層形成には、蒸着、吹きつけ、塗布等の公知の任意の方法により作製することができる。この中でも、特定絶縁層については、nmオーダーの厚さの膜による基材表面の被覆性が重要であるので、ＣＶＤ法によって成膜されたものであることが好ましい。また、特定ポーラス絶縁層については、スピンコート等により塗布することが好ましい。
本発明に係る特定絶縁層の厚さについては特に制限はなく、絶縁性、誘電率、銅との密着性、銅に対するバリア性等に関する実用上の要請に基づいて適宜定めることができるが、一般的には、誘電率と銅との密着性との兼ね合いから、特定絶縁層の厚さは１〜８ｎｍの範囲にあることが好ましい。特定炭素膜との組合せを考えると、銅に対するバリア性と低誘電率性と銅との密着性を同時に実現する観点から、特定絶縁層の厚さは１〜８ｎｍの範囲にあり、かつ、特定炭素膜の厚さが１〜１０ｎｍの範囲にあることが好ましい。
本発明に係る特定絶縁層および特定ポーラス絶縁層の比誘電率についても特に制限はなく、低ければ低い方が好ましいが、その他の特性が悪化することがあり得るので、実用上の要請に基づいて適宜定めるべきである。特定ポーラス絶縁層の比誘電率については、一般的には２．４以下であることが好ましい。これに比し、特定絶縁層の比誘電率は、通常はポーラスではないので、より高めの比誘電率であることが多い。
本発明は、任意の半導体装置に適用することができるが、半導体装置が多層配線構造を有し、その多層配線構造の少なくとも一部にこの積層構造を含むものが好ましく、特に、集積度の高い多層配線構造を有する半導体装置は、低誘電率化のニーズが大きいので、そのような用途に使用することが特に有用である。本発明に係る特定絶縁層と特定炭素膜と特定ポーラス絶縁層との組合せ部分は、その他のどのような名称で呼ばれる場合も、上記に説明した条件を満たす限り、本発明の範疇に属する。最も一般的な名称で呼ばれる場合、拡散防止層、拡散防止膜、キャップ層、エッチストップ層、層間絶縁膜、層間絶縁層、ＩＬＤ層、配線絶縁層等が該当し得る。
本発明に係る半導体装置は、その製造過程に、銅配線、特定絶縁層、特定炭素膜、特定ポーラス絶縁層をこの順またはその逆の順に積層する操作を含めることにより製造することができる。
その場合、銅配線と、当該銅配線に直接接するケイ素系絶縁層と当該ケイ素系絶縁層に直接接する特定炭素膜との形成後に既述のごとく加熱処理を含めると、銅との密着性に優れた絶縁層構造を得ることができ、好ましい。
この加熱処理は、上記条件を満足すればいつ行ってもよいが、特定ポーラス絶縁層の形成を塗布法によって行う場合には、その硬化反応のための加熱も必要になるので、特定ポーラス絶縁層の形成が上記条件成立の後であれば、上記条件成立の直後には加熱処理を施さず、あるいはある程度の加熱処理にとどめ、特定ポーラス絶縁層の形成後に加熱処理を施すことが合理的であり、好ましい場合が多い。特定絶縁層の形成を塗布法によって行った場合にも、同様に、その硬化のための加熱として、この加熱を利用することができる。具体的には、銅配線、当該銅配線に直接接するケイ素系絶縁層、当該ケイ素系絶縁層に直接接するバリア層、当該バリア層に直接接する酸化ケイ素系ポーラス絶縁層をこの順に形成する場合が該当するである。
逆に、特定ポーラス絶縁層の形成が上記条件成立の前であれば、特定ポーラス絶縁層の形成の直後には加熱処理を施さず、あるいはある程度の加熱処理にとどめ、上記条件の成立後に加熱処理を施すことが合理的であり、好ましい場合が多い。具体的には、酸化ケイ素系ポーラス絶縁層、当該ケイ素系ポーラス絶縁層に直接接するバリア層、当該バリア層に直接接するケイ素系絶縁層、当該ケイ素系絶縁層に直接接する銅配線をこの順に形成する場合が該当する。
上記二つのケースを繋いで行う場合には、第一のケースの加熱処理を施さず、あるいはある程度の加熱処理にとどめ、その後第二のケースの加熱処理を施すことが合理的であり、好ましい場合もあり得る。
加熱の温度は、２４０℃以上であることが好ましいことが見出された。加熱の上限温度については、特定絶縁層や特定ポーラス絶縁層の分解しない温度またはし難い温度を考えることができる。従って、上限は使用する材料によって支配される。一般的には、５００℃以下で処理することが適当である。加熱処理時間には特に制限はなく、１分以上であれば十分である場合が多い。
次に本発明の実施例を詳述する。
［実施例１］
熱酸化したＳｉウエハ上にスパッタリング法によって銅膜を４０ｎｍ製膜し、その上に平行平板プラズマＣＶＤ装置によって、各種の特定絶縁層（ＳｉＯ絶縁膜、ＳｉＣ絶縁膜、ＳｉＯＣ絶縁膜、ＳｉＮ絶縁膜、ＳｉＯＮ絶縁膜およびＳｉＯＣＮ絶縁膜、ただしいずれも水素が共存している）を製膜した。特定絶縁層の厚さは成膜時間を変化させることで調整した。なお、本明細書において、Ｓｉ：Ｏ：Ｃ：Ｈとは、水素が共存するＳｉＯＣ絶縁膜を示し、Ｓｉ：Ｏ：Ｎ：Ｈとは、水素が共存するＳｉＯN絶縁膜を示し、Ｓｉ：Ｃ：Ｈとは、水素が共存するＳｉＣ絶縁膜を示し、Ｓｉ：Ｏ：Ｈとは、水素が共存するＳｉＯ絶縁膜を示し、Ｓｉ：Ｎ：Ｈとは、水素が共存するＳｉＮ絶縁膜を示し、Ｓｉ：Ｏ：Ｃ：Ｎ：Ｈとは、水素が共存するＳｉＯＣＮ絶縁膜を示す。
その後、更にＦＣＡ法（ＮＴＩ社製装置を使用）にて、密度２．８ｇ／ｃｍ３、厚さ１０ｎｍの特定炭素膜を製膜し、図３に示す銅膜／特定絶縁層／特定炭素膜の積層体を作製した。これらの膜の成膜条件を表１に示す。その後、積層体を真空中で４００℃で２分間加熱し、サンプルを準備した。
Figure 2008211028
これらの積層体に対して引っぱり試験機（ｓｔｕｄ−ｐｕｌｌ試験機、セバスチャンファイブ クアッドグループ社製）を用いて積層体の密着性を評価した。試験用サンプルは積層体表面（特定炭素膜上）にエポキシ系接着剤（商品名：アラルダイト）で金属ピンを接着したものを用い、金属ピンを引っ張ることで密着性を評価した。
図１に積層体の密着性と特定絶縁層の膜厚との関係を示す。特定絶縁層が１ｎｍより薄い場合は銅膜と特定炭素膜とが分離するように剥離したが、特定絶縁層の厚さを１ｎｍ以上とすることによって著しく密着性が改善することを示された。これより、特定絶縁層を挿入することによって密着性が改善されることが理解される。
［実施例２］
実施例１と同様な構造の積層体を特定絶縁層厚：１．５ｎｍ、特定炭素膜厚：９ｎｍとして作製した。成膜条件は上記と同じである。その後、温度を変えて真空中で２分間の加熱処理を実施し、サンプルを準備した。
これらの積層体に対して上記と同様な引っ張り試験を実施した結果を図２に示す。２４０℃以上の熱処理温度で密着性が著しく改善していることがわかる。
［実施例３］
多層積層体を作製した場合における特定絶縁層挿入の効果をみるため、図４に示す積層体を作製した。このとき、繰り返し単位の総数は６である。
各層の積層方法は次の通りである。すなわち、熱酸化したＳｉウエハ上にスパッタリング法によって銅膜を１００ｎｍ製膜し、その上にスパッタリング法、または、平行平板プラズマＣＶＤ装置によって、各種の特定絶縁層（Ｓｉ：Ｏ：Ｃ：Ｈ、Ｓｉ：Ｏ：Ｎ：Ｈ、Ｓｉ：Ｃ：Ｈ、Ｓｉ：Ｏ：Ｈ、Ｓｉ：Ｎ：Ｈ、Ｓｉ：Ｏ：Ｃ：Ｎ：Ｈ）を実施例１と同様の条件で１．５ｎｍ製膜した。比較用にはこの特定絶縁層のないものを作製した。
次いで、ＦＣＡ法（ＮＴＩ社製装置を使用）にて、密度２．６ｇ／ｃｍ３、厚さ１０ｎｍの特定炭素膜を製膜した。更に、特定ポーラス絶縁層を次のようにして成膜したものを用いた。すなわち、触媒化成工業株式会社製ナノクラスタリングシリカ（型番：セラメートＮＣＳ）を用い、スピンコート法（塗布条件：回転数３０００ｒｐｍ、３０秒）によって塗布して成膜した。このようにしてでき上がった銅膜／特定絶縁層／特定炭素膜／特定ポーラス絶縁層からなる積層体をＮ２ガス雰囲気中、３００℃で３分間の加熱を施した。
その後、銅膜→特定絶縁層→特定炭素膜→特定ポーラス絶縁層を成膜し、更に加熱するというプロセスを所望の繰り返し単位数だけ行った。なお、この実施例は密着性の評価を目的とするものであったため、特定ポーラス絶縁層と銅膜との間にバリア膜がない構成も含まれていた。
このようにして積層体を作製した後、これを窒素雰囲気中で２分間、４００℃で加熱し、続いて室温まで冷却した。このような加熱−冷却サイクルを２０サイクル行い、膜の剥離の有無を調べた。膜の剥離の有無は、実施例１と同様の引っぱり試験機により評価し、３００ｋｇ／ｃｍ２以下の密着力であったものを「剥離あり」とした。
剥離が有ると判定されたものを不良として算出した不良率を図５に示す。特定絶縁層を用いずに作製した積層体の不良率が３８％であったのに対し、特定絶縁層を用いた積層体の不良率は０％であった。
［実施例４］
「銅配線、当該銅配線に直接接するケイ素系絶縁層、当該ケイ素系絶縁層に直接接するバリア層、当該バリア層に直接接する酸化ケイ素系ポーラス絶縁層、当該ケイ素系ポーラス絶縁層に直接接するバリア層、当該バリア層に直接接する銅配線をこの順に有する積層構造」を用いて作製した半導体集積回路の断面を概略的に図６に示す。
シリコン基板ｓｕｂの表面に、ｎ型ウエルＷｎ、ｐ型ウエルＷｐを形成した。活性領域を囲むように、シャロートレンチアイソレーションによる素子分離領域ＳＴＩを形成した。ｎ型ウエルＷｎの上に、ｐ型ゲート電極Ｇｐを形成し、その両側にｐ型のソース／ドレイン領域Ｓ／ＤｐをＬＤＤ構造で形成した。同様に、ｐウエルＷｐの上方に、ｎ型ゲート電極Ｇｎを形成し、その両側にｎ型ソース／ドレイン領域Ｓ／Ｄｎを形成した。
シリコン基板の表面上に、第１下層絶縁層Ｉ０を形成し、コンタクト孔を形成した。コンタクト孔内にＷ等のプラグ電極ＰＬを充填した。第１下層絶縁層Ｉ０の上に、第２下層絶縁層Ｉ１を形成し、下層配線Ｗ０を埋め込んだ。なお、下層絶縁層Ｉ０、Ｉ１は酸化シリコンで形成され、下層配線Ｗ０は銅で形成された。
下層配線Ｗ０、絶縁層Ｉ１を覆って、エッチングストッパ層Ｓ１、低誘電率絶縁層ＳＣ１、エッチングストッパ層Ｓ２、低誘電率絶縁層ＳＣ２、エッチングストッパ層Ｓ３、低誘電率絶縁層ＳＣ３、エッチングストッパ層Ｓ４、低誘電率絶縁層ＳＣ４を積層した。
これら４層の層間絶縁層内には、下層から上層に向ってそれぞれ銅で形成されたデュアルダマシン配線ＤＤ１、ＤＤ２、ＤＤ３、ＤＤ４が、それぞれ、厚さ９ｎｍのＴｉＮよりなるメタルバリア層ＳＢ１〜ＳＢ４と隣接して形成されていた。最上層の上には、カバー層ＣＶが形成されていた。カバー層ＣＶは例えばＳｉＮ膜で形成され得る。
エッチングストッパ層Ｓ１〜Ｓ４は本発明に係る特定絶縁層と特定炭素膜との積層体からなるものであった。特定絶縁層には「Ｓｉ：Ｏ：Ｃ：Ｈ」を用い、厚さは１ｎｍとした。また、特定炭素膜の厚さは３ｎｍとした。特定炭素膜は、密度３．１ｇ／ｃｍ３のアモルファス炭素膜であった。
低誘電率絶縁層ＳＣ１〜ＳＣ４は、本発明に係る酸化ケイ素系ポーラス絶縁層に該当し、孔径が３ｎｍ程度の多孔を含むナノクラスタリングシリカからなっており、その厚さは、それぞれ、１８２ｎｍｎｍであった。
上記のような構成によって、著しく低い比誘電率を有する絶縁層で配線層を絶縁することが可能となった。なお、配線層の構成は、公知の技術によることができる。
この比較としてエッチングストッパ層に４５ｎｍの厚さのＳｉ：Ｏ：Ｃ：Ｈを使用して集積回路を作製した。
以上の２種類の集積回路において配線遅延時間を比較したところ、実施例４の構成の集積回路では、比較用の構成に対し、１８％遅延時間が短かった。
［実施例５］
本例は、「銅配線、当該銅配線に直接接するケイ素系絶縁層、当該ケイ素系絶縁層に直接接するバリア層、当該バリア層に直接接する酸化ケイ素系ポーラス絶縁層、当該ケイ素系ポーラス絶縁層に直接接するバリア層、当該バリア層に直接接するケイ素系絶縁層、当該ケイ素系絶縁層に直接接する銅配線をこの順に有する積層構造」を用いて作製した半導体集積回路に関するものである。
メタルバリア層ＳＢ１〜ＳＢ４について、それぞれ、実施例４において使用したエッチングストッパ層と同じ構成の層を用いた以外は実施例４と同様にして、半導体集積回路を作製した。
この集積回路の配線遅延時間を、実施例４において使用した比較用の集積回路の配線遅延時間と比較したところ、本例の構成の集積回路では、比較用の構成に対し、１９％遅延時間が短かった。
なお、上記に開示した内容から、下記の付記に示した発明が導き出せる。
（付記１） 銅配線層を有する半導体装置において、
当該半導体装置が、銅配線、バリア層、当該バリア層に直接接する酸化ケイ素系ポーラス絶縁層、当該ケイ素系ポーラス絶縁層に直接接するバリア層、銅配線をこの順に有する積層構造を少なくとも一つ有し、
当該バリア層の少なくとも一つが密度２．４ｇ／ｃｍ３以上のアモルファス炭素膜であり、
当該アモルファス炭素膜と銅配線との間にこれらに直接接するケイ素系絶縁層が存在する、
半導体装置。
（付記２） 前記ケイ素系絶縁層が、ケイ素と酸素とを主成分とする絶縁膜、ケイ素と炭素とを主成分とする絶縁膜、ケイ素と酸素と炭素とを主成分とする絶縁膜、ケイ素と窒素とを主成分とする絶縁膜、ケイ素と酸素と窒素とを主成分とする絶縁膜およびケイ素と酸素と炭素と窒素とを主成分とする絶縁膜からなる群から選ばれたものであり、かつ水素を含んでいてもよい、付記１に記載の半導体装置。
（付記３） 前記ケイ素系絶縁層の厚さが１〜８ｎｍの範囲にあり、かつ、前記アモルファス炭素膜の厚さが１〜１０ｎｍの範囲にある、付記１または２に記載の半導体装置。
（付記４） 前記積層構造が、前記半導体装置の積層方向と当該積層方向に直交する方向との少なくともいずれか一方に存在する、付記１〜３のいずれかに記載の半導体装置。
（付記５） 前記酸化ケイ素系ポーラス絶縁層の比誘電率が２．４以下である、付記１〜４のいずれかに記載の半導体装置。
（付記６） 前記半導体装置が多層配線構造を有し、当該多層配線構造の少なくとも一部に前記積層構造を含む、付記１〜５のいずれかに記載の半導体装置。
（付記７） 前記半導体装置が、銅配線、当該銅配線に直接接するケイ素系絶縁層、当該ケイ素系絶縁層に直接接するバリア層、当該バリア層に直接接する酸化ケイ素系ポーラス絶縁層、当該ケイ素系ポーラス絶縁層に直接接するバリア層、当該バリア層に直接接するケイ素系絶縁層、当該ケイ素系絶縁層に直接接する銅配線をこの順に有する積層構造を少なくとも一つ有し、
当該バリア層が両方とも密度２．４ｇ／ｃｍ３以上のアモルファス炭素膜である、
付記１〜６のいずれかに記載の半導体装置。
（付記８） 前記半導体装置が、銅配線、当該銅配線に直接接するケイ素系絶縁層、当該ケイ素系絶縁層に直接接するバリア層、当該バリア層に直接接する酸化ケイ素系ポーラス絶縁層、当該ケイ素系ポーラス絶縁層に直接接するバリア層、当該バリア層に直接接する銅配線をこの順に有する積層構造を少なくとも一つ有し、
当該ケイ素系絶縁層に直接接するバリア層が密度２．４ｇ／ｃｍ３以上のアモルファス炭素膜である、
付記１〜６のいずれかに記載の半導体装置。
（付記９） 付記１〜８のいずれかに記載の半導体装置の製造方法において、銅配線と、当該銅配線に直接接するケイ素系絶縁層と当該ケイ素系絶縁層に直接接する密度２．４ｇ／ｃｍ３以上のアモルファス炭素膜との形成後に２４０℃以上の温度で加熱処理することを含む、半導体装置の製造方法。
（付記１０） 前記アモルファス炭素膜に直接接する特定ポーラス絶縁膜も形成された後に前記２４０℃以上の温度で加熱処理する、付記９に記載の半導体装置の製造方法。
（付記１１） 前記ケイ素系絶縁層がＣＶＤ法によって成膜されたものである、付記９または１０に記載の半導体装置の製造方法。
（付記１２） 前記アモルファス炭素膜がフィルタードカソーディックアーク法によって製膜された炭素膜である、付記９〜１１のいずれかに記載の半導体装置の製造方法。
（付記１３） 前記酸化ケイ素系ポーラス絶縁層が塗布法によって作製されたものである、付記９〜１２のいずれかに記載の半導体装置の製造方法。
（付記１４） 前記塗布がスピンコート法によるものである、付記１３に記載の半導体装置の製造方法。
図３の積層体の密着性と特定絶縁層の膜厚との関係を示すグラフである。 図３の積層体の密着性と熱処理温度との関係を示すグラフである。 銅膜／特定絶縁層／特定炭素膜の積層体の模式的横断面図である。 多層積層体の横断面図である。 不良率を示すグラフである。 半導体集積回路の断面の模式図である。

Claims (10)

  1. 銅配線層を有する半導体装置において、
    当該半導体装置が、銅配線、バリア層、当該バリア層に直接接する酸化ケイ素系ポーラス絶縁層、当該ケイ素系ポーラス絶縁層に直接接するバリア層、銅配線をこの順に有する積層構造を少なくとも一つ有し、
    当該バリア層の少なくとも一つが密度２．４ｇ／ｃｍ３以上のアモルファス炭素膜であり、
    当該アモルファス炭素膜と銅配線との間にこれらに直接接するケイ素系絶縁層が存在する、
    半導体装置。
  2. 前記ケイ素系絶縁層が、ケイ素と酸素とを主成分とする絶縁膜、ケイ素と炭素とを主成分とする絶縁膜、ケイ素と酸素と炭素とを主成分とする絶縁膜、ケイ素と窒素とを主成分とする絶縁膜、ケイ素と酸素と窒素とを主成分とする絶縁膜およびケイ素と酸素と炭素と窒素とを主成分とする絶縁膜からなる群から選ばれたものであり、かつ水素を含んでいてもよい、請求項１に記載の半導体装置。
  3. 前記ケイ素系絶縁層の厚さが１〜８ｎｍの範囲にあり、かつ、前記アモルファス炭素膜の厚さが１〜１０ｎｍの範囲にある、請求項１または２に記載の半導体装置。
  4. 前記酸化ケイ素系ポーラス絶縁層の比誘電率が２．４以下である、請求項１〜３のいずれかに記載の半導体装置。
  5. 前記半導体装置が多層配線構造を有し、当該多層配線構造の少なくとも一部に前記積層構造を含む、請求項１〜４のいずれかに記載の半導体装置。
  6. 前記半導体装置が、銅配線、当該銅配線に直接接するケイ素系絶縁層、当該ケイ素系絶縁層に直接接するバリア層、当該バリア層に直接接する酸化ケイ素系ポーラス絶縁層、当該ケイ素系ポーラス絶縁層に直接接するバリア層、当該バリア層に直接接する銅配線をこの順に有する積層構造を少なくとも一つ有し、
    当該ケイ素系絶縁層に直接接するバリア層が密度２．４ｇ／ｃｍ３以上のアモルファス炭素膜である、
    請求項１〜５のいずれかに記載の半導体装置。
  7. 請求項１〜６のいずれかに記載の半導体装置の製造方法において、銅配線と、当該銅配線に直接接するケイ素系絶縁層と当該ケイ素系絶縁層に直接接する密度２．４ｇ／ｃｍ３以上のアモルファス炭素膜との形成後に２４０℃以上の温度で加熱処理することを含む、半導体装置の製造方法。
  8. 前記ケイ素系絶縁層がＣＶＤ法によって成膜されたものである、請求項７に記載の半導体装置の製造方法。
  9. 前記アモルファス炭素膜がフィルタードカソーディックアーク法によって製膜された炭素膜である、請求項７または８に記載の半導体装置の製造方法。
  10. 前記酸化ケイ素系ポーラス絶縁層が、塗布法によって作製されたものである、請求項７〜９のいずれかに記載の半導体装置の製造方法。
JP2007046959A 2007-02-27 2007-02-27 半導体装置製造およびその製造方法 Expired - Fee Related JP4335932B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007046959A JP4335932B2 (ja) 2007-02-27 2007-02-27 半導体装置製造およびその製造方法
US12/038,497 US8513805B2 (en) 2007-02-27 2008-02-27 Manufacturing of a semiconductor device and the manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007046959A JP4335932B2 (ja) 2007-02-27 2007-02-27 半導体装置製造およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008211028A true JP2008211028A (ja) 2008-09-11
JP4335932B2 JP4335932B2 (ja) 2009-09-30

Family

ID=39787072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007046959A Expired - Fee Related JP4335932B2 (ja) 2007-02-27 2007-02-27 半導体装置製造およびその製造方法

Country Status (2)

Country Link
US (1) US8513805B2 (ja)
JP (1) JP4335932B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012070151A1 (ja) * 2010-11-26 2012-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2012169544A (ja) * 2011-02-16 2012-09-06 Fujitsu Ltd 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2021524996A (ja) * 2018-03-28 2021-09-16 インテル・コーポレーション 半導体構造の製造のための炭素系誘電体材料および結果として得られる構造

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531407B1 (en) * 2000-08-31 2003-03-11 Micron Technology, Inc. Method, structure and process flow to reduce line-line capacitance with low-K material
US7416786B2 (en) * 2003-02-26 2008-08-26 Sumitomo Electric Industries, Ltd. Amorphous carbon film, process for producing the same and amorphous carbon film-coated material
JP2006024811A (ja) * 2004-07-09 2006-01-26 Sony Corp 半導体装置の製造方法
JP2006216746A (ja) * 2005-02-03 2006-08-17 Sony Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012070151A1 (ja) * 2010-11-26 2012-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
US8866157B2 (en) 2010-11-26 2014-10-21 Fujitsu Limited Semiconductor device and method of fabricating the semiconductor device
KR101464909B1 (ko) * 2010-11-26 2014-11-24 후지쯔 가부시끼가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5664661B2 (ja) * 2010-11-26 2015-02-04 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2012169544A (ja) * 2011-02-16 2012-09-06 Fujitsu Ltd 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2021524996A (ja) * 2018-03-28 2021-09-16 インテル・コーポレーション 半導体構造の製造のための炭素系誘電体材料および結果として得られる構造
JP7151976B2 (ja) 2018-03-28 2022-10-12 インテル・コーポレーション 半導体構造の製造のための炭素系誘電体材料および結果として得られる構造

Also Published As

Publication number Publication date
JP4335932B2 (ja) 2009-09-30
US8513805B2 (en) 2013-08-20
US20080272491A1 (en) 2008-11-06

Similar Documents

Publication Publication Date Title
JP5133852B2 (ja) 半導体装置の製造方法及び半導体装置
TW564485B (en) Semiconductor device
JP4328725B2 (ja) 改良された信頼性を有する超低誘電率（ｋ）誘電体を集積化する構造および方法
US7749892B2 (en) Embedded nano UV blocking and diffusion barrier for improved reliability of copper/ultra low K interlevel dielectric electronic devices
US7968451B2 (en) Method for forming self-assembled mono-layer liner for Cu/porous low-k interconnections
WO2004107434A1 (ja) 配線構造およびその製造方法
JP2004158832A (ja) 半導体装置およびその製造方法
TW201007883A (en) Method of sealing an air gap in a layer of a semiconductor structure and semiconductor structure
JP2004253790A (ja) 半導体装置及びその製造方法
JP2012146909A (ja) 半導体装置および半導体装置の製造方法
JP4675258B2 (ja) 半導体装置の製造方法および半導体装置
JP2004095865A (ja) 半導体装置およびその製造方法
JP2009182000A (ja) 半導体装置およびその製造方法
JP2004235548A (ja) 半導体装置およびその製造方法
JP2007027347A (ja) 半導体装置およびその製造方法
JP4335932B2 (ja) 半導体装置製造およびその製造方法
JP2002203899A (ja) 銅相互接続構造の形成方法
JP4757740B2 (ja) 半導体装置
JP2009164354A (ja) 半導体装置の製造方法及び半導体装置
WO2006121129A1 (ja) 半導体装置及びその製造方法
TW200428470A (en) Method for manufacturing semiconductor device
US20120235304A1 (en) Ultraviolet (uv)-reflecting film for beol processing
JP3749469B2 (ja) ＳｉＣ：Ｈ膜の成膜方法と半導体装置の製造方法
CN112563143B (zh) 半导体结构制造方法
JP3843275B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees