JP2009164354A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2009164354A JP2009164354A JP2008000784A JP2008000784A JP2009164354A JP 2009164354 A JP2009164354 A JP 2009164354A JP 2008000784 A JP2008000784 A JP 2008000784A JP 2008000784 A JP2008000784 A JP 2008000784A JP 2009164354 A JP2009164354 A JP 2009164354A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- barrier metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】層間絶縁膜3に形成した配線溝4内に、バリアメタル膜5を介して、CuMnシード膜6及びCu膜7を有する配線部1を形成した後、SiH4とNH3のガスに曝し、その配線部1の表面にOを含有しないSiNの保護層8を形成する。この上にキャップ膜9を形成する。キャップ膜9の形成時には、配線部1のバリアメタル膜5との界面領域にはMnO層10が形成される一方、配線部1の上面には保護層8があることでMnの析出が抑制される。配線部1のMn含有量を高めても、配線部1とキャップ膜9との間にMnを含有するバリア性の低い層が形成されることがなく、エレクトロマイグレーション耐性及びストレスマイグレーション耐性の向上を図ることができる。
【選択図】図1
Description
まず、第1の実施の形態について説明する。
すなわち、その熱によって層間絶縁膜3に存在するOが拡散し、バリアメタル膜5を通過すると、配線部1の側面及び底面のバリアメタル膜5との界面領域には、そのOと図1(A),(B)に示したCuMnシード膜6のMnが反応してMnOが析出し、薄いMnO層10が形成される。また、MnO層10の形成に消費されないCuMnシード膜6のMnの一部は、その熱によってCu膜7内に拡散し、Cu膜7内においてCuとの合金を形成する。
図3はMnを析出させた配線層の一例の要部断面模式図である。
上記の図1(A)に示したような状態から、図1(B)に示したようにSiH4とNH3のガスに曝してSiNの保護層8を形成することなく、図1(C)に示したようにキャップ膜9を形成する。ここではそのキャップ膜9としてOを含有する低誘電率のSiCを形成する場合を想定する。
一定量以上のMnを含有するMnSiOXCY層11が形成された場合には、異なる配線部1間に生じる電界により、配線部1のCu,Mn或いはMnSiOXCY層11のMnが層間絶縁膜3の方へ拡散してしまう場合がある。上面をキャップ膜9で、側面及び底面をバリアメタル膜5で、それぞれ覆われた配線部1及びMnSiOXCY層11からCu,Mnが外部へ拡散する場合、そのCu,Mnは層間絶縁膜3とキャップ膜9との界面を拡散していきやすい。
図5には、CuMnシード膜6のMn含有率を0原子%(Cuシード膜を用いた場合。)、1原子%、2原子%とした場合についてそれぞれTDDB試験を行った結果を示している。なお、TDDB試験は、CuMnシード膜6のMn含有率を変える以外は同条件で形成した配線層について試験を行っており、また、温度、印加電圧等の試験条件はCuMnシード膜6のMn含有率によらず同じにしている。
また、配線部1は、層間絶縁膜3の配線溝4に、層間絶縁膜3及び配線部1との密着性が良好なバリアメタル膜5を介して形成するようにしている。バリアメタル膜5を形成することなくMnを用いて自己形成バリア膜を形成するようにした場合に比べ、特に幅広の配線を形成するような場合の研磨時に発生するバリアメタル膜5及び配線部1の層間絶縁膜3からの剥離等を効果的に抑制することが可能になっている。
図6は第1の実施の形態のビアホール及び配線溝の形成工程の要部断面模式図である。
ビアホール22及び配線溝23の形成後は、第1層目の配線層と同様に、例えば、スパッタリング法によるTa等のバリアメタル膜24並びにCuMnシード膜25の形成、及び電解メッキ法によるCu膜26の形成を行う。これにより、ビアホール22及び配線溝23を同時に埋め込む。なお、CuMnシード膜25のMn含有率は、第1層目の配線層について述べたのと同様に、エレクトロマイグレーション耐性並びにストレスマイグレーション耐性及び抵抗の観点から、例えば、1原子%〜5原子%とすればよい。
バリアメタル膜24、CuMnシード膜25及びCu膜26の形成後、CMP法により、層間絶縁膜21上のそれらの不要な部分を除去する。これにより、ビアホール22及び配線溝23内に、側面及び底面をバリアメタル膜24で覆われた、CuMnシード膜25及びCu膜26を有する配線部20が形成される。なお、層間絶縁膜21と配線部20との間にいずれとも密着性が良いバリアメタル膜24が形成されていることにより、この研磨の際に加わる力でバリアメタル膜24及び配線部20が層間絶縁膜21から剥離してしまうといった不具合の発生が回避される。
バリアメタル膜24、CuMnシード膜25及びCu膜26の研磨後、その表面をSiH4とNH3のガスに曝し、配線部20の上面に選択的に、Oを含有しない、厚さ数nm程度の薄いSiNの保護層27を形成する。この保護層27は、第1層目の保護層8と同様の条件で形成することができる。
保護層27の形成後、プラズマCVD法により、Oを含有するSiCからなるキャップ膜28を形成する。このキャップ膜28の形成時には、層間絶縁膜21から拡散してバリアメタル膜24を通過したOと、CuMnシード膜25のMnが反応し、配線部20のバリアメタル膜24との界面領域にMnO層29が形成される。一方、配線部20の上面にはOを含有しないSiNの保護層27が形成されているため、配線部20の上面へのMnの析出は抑えられる。
次に、第2の実施の形態について説明する。
まず、上記図2に示したように、下地2上の層間絶縁膜3に配線溝4を形成し、バリアメタル膜5、CuMnシード膜6及びCu膜7を順次形成して配線溝4を埋め込む。そして、CMP法により層間絶縁膜3上の不要な部分を除去する。これにより、図11(A)に示すように、まず配線溝4内には、側面及び底面をバリアメタル膜5で覆われた、CuMnシード膜6及びCu膜7を有する配線部1が形成される。
図12は第2の実施の形態のビアホール及び配線溝の形成工程の要部断面模式図である。
ビアホール22及び配線溝23の形成後、スパッタリング法によるTa等のバリアメタル膜24並びにCuMnシード膜25の形成、及び電解メッキ法によるCu膜26の形成を行う。CuMnシード膜25のMn含有率は、1原子%〜5原子%とすればよい。
バリアメタル膜24、CuMnシード膜25及びCu膜26の形成後、CMP法により、層間絶縁膜21上のそれらの不要な部分を除去する。これにより、バリアメタル膜24で覆われた、CuMnシード膜25及びCu膜26を有する配線部20が形成される。
バリアメタル膜24、CuMnシード膜25及びCu膜26の研磨後、プラズマCVD法により、Oを含有しないSiCNからなるキャップ膜42を形成する。このキャップ膜42は、第1層目のキャップ膜41と同様の条件で形成することができる。このキャップ膜42の形成時に、配線部20のバリアメタル膜24との界面領域にMnO層29が形成される。配線部20とキャップ膜42との界面領域には、キャップ膜42にOが含有されていないため、Mnの析出が抑制される。
図16には、CuMnシード膜のMn含有率を0原子%、上記第1の実施の形態及び第2の実施の形態によらないでCuMnシード膜のMn含有率を2原子%とした場合のほか、上記第1の実施の形態及び第2の実施の形態においてCuMnシード膜のMn含有率を2原子%とした場合について、それぞれ行ったTDDB試験の結果を示している。
以上説明した実施の形態に関し、さらに以下の付記を開示する。
第1の絶縁膜に配線溝を形成する工程と、
前記配線溝形成後の前記第1の絶縁膜上にバリアメタル膜を形成する工程と、
前記バリアメタル膜上にMnを含有する第1のCu膜を介して第2のCu膜を形成し前記配線溝を埋め込む工程と、
前記第2のCu膜の形成に続いて、形成された前記第2のCu膜、前記第1のCu膜及び前記バリアメタル膜の研磨を行い前記配線溝内に前記バリアメタル膜で側面及び底面を覆われた配線部を形成する工程と、
前記研磨後の前記配線部の表面にOを含有しない第2の絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記3) 前記研磨後の前記配線部の表面に選択的に、前記第2の絶縁膜を形成することを特徴とする付記1又は2記載の半導体装置の製造方法。
(付記8) 配線を備えた半導体装置において、
配線溝が形成された第1の絶縁膜と、
前記配線溝の表面に形成されたバリアメタル膜と、
前記配線溝内に形成され前記バリアメタル膜で側面及び底面を覆われたMn及びCuを含有する配線部と、
前記配線部の表面に形成されたOを含有しない第2の絶縁膜と、
を有することを特徴とする半導体装置。
(付記10) 前記第2の絶縁膜は、前記配線部の表面に選択的に形成されていることを特徴とする付記8又は9記載の半導体装置。
(付記12) 前記第1の絶縁膜上及び前記第2の絶縁膜上に第3の絶縁膜が形成されていることを特徴とする付記10又は11記載の半導体装置。
(付記14) 前記第2の絶縁膜は、SiCN、SiN又はBNからなることを特徴とする付記13記載の半導体装置。
2 下地
3,21 層間絶縁膜
4,23 配線溝
5,24 バリアメタル膜
6,25 CuMnシード膜
7,26 Cu膜
8,27 保護層
9,28,41,42 キャップ膜
10,29 MnO層
11 MnSiOXCY層
22 ビアホール
Claims (10)
- 配線を備えた半導体装置の製造方法において、
第1の絶縁膜に配線溝を形成する工程と、
前記配線溝形成後の前記第1の絶縁膜上にバリアメタル膜を形成する工程と、
前記バリアメタル膜上にマンガンを含有する第1の銅膜を介して第2の銅膜を形成し前記配線溝を埋め込む工程と、
前記第2の銅膜の形成に続いて、形成された前記第2の銅膜、前記第1の銅膜及び前記バリアメタル膜の研磨を行い前記配線溝内に前記バリアメタル膜で側面及び底面を覆われた配線部を形成する工程と、
前記研磨後の前記配線部の表面に酸素を含有しない第2の絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記研磨後の前記配線部の表面に選択的に、前記第2の絶縁膜を形成することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記研磨後の表面をシランとアンモニアのガスに曝して前記配線部の表面に選択的に窒化シリコンからなる前記第2の絶縁膜を形成することを特徴とする請求項2記載の半導体装置の製造方法。
- 前記第2の絶縁膜の形成後に、前記第1の絶縁膜上及び前記第2の絶縁膜上に第3の絶縁膜を形成する工程を有することを特徴とする請求項2又は3記載の半導体装置の製造方法。
- 前記研磨後の前記配線部上、前記バリアメタル膜上及び前記第1の絶縁膜上に、前記第2の絶縁膜を形成することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第2の絶縁膜は、炭化窒化シリコン、窒化シリコン又は窒化ホウ素からなることを特徴とする請求項5記載の半導体装置の製造方法。
- 配線を備えた半導体装置において、
配線溝が形成された第1の絶縁膜と、
前記配線溝の表面に形成されたバリアメタル膜と、
前記配線溝内に形成され前記バリアメタル膜で側面及び底面を覆われたマンガン及び銅を含有する配線部と、
前記配線部の表面に形成された酸素を含有しない第2の絶縁膜と、
を有することを特徴とする半導体装置。 - 前記配線部は、前記バリアメタル膜との界面領域に酸化マンガン層を有していることを特徴とする請求項7記載の半導体装置。
- 前記第2の絶縁膜は、前記配線部の表面に選択的に形成されていることを特徴とする請求項7又は8記載の半導体装置。
- 前記第2の絶縁膜は、前記配線部上、前記バリアメタル膜上及び前記第1の絶縁膜上に形成されていることを特徴とする請求項7又は8記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008000784A JP5358950B2 (ja) | 2008-01-07 | 2008-01-07 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008000784A JP5358950B2 (ja) | 2008-01-07 | 2008-01-07 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009164354A true JP2009164354A (ja) | 2009-07-23 |
JP5358950B2 JP5358950B2 (ja) | 2013-12-04 |
Family
ID=40966630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008000784A Expired - Fee Related JP5358950B2 (ja) | 2008-01-07 | 2008-01-07 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5358950B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011061187A (ja) * | 2010-07-15 | 2011-03-24 | Tohoku Univ | コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法 |
US8377822B2 (en) | 2010-05-21 | 2013-02-19 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
JP2013530519A (ja) * | 2010-05-04 | 2013-07-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | デバイスを形成する方法およびデバイス |
JP2016541113A (ja) * | 2013-12-20 | 2016-12-28 | インテル・コーポレーション | コバルトベースの複数のインターコネクトおよびそれらの複数の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005197711A (ja) * | 2003-12-30 | 2005-07-21 | Anam Semiconductor Ltd | 半導体装置の製造方法 |
JP2006294679A (ja) * | 2005-04-06 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
JP2007059660A (ja) * | 2005-08-25 | 2007-03-08 | Sony Corp | 半導体装置の製造方法および半導体装置 |
JP2007287816A (ja) * | 2006-04-14 | 2007-11-01 | Sony Corp | 半導体装置の製造方法 |
-
2008
- 2008-01-07 JP JP2008000784A patent/JP5358950B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005197711A (ja) * | 2003-12-30 | 2005-07-21 | Anam Semiconductor Ltd | 半導体装置の製造方法 |
JP2006294679A (ja) * | 2005-04-06 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
JP2007059660A (ja) * | 2005-08-25 | 2007-03-08 | Sony Corp | 半導体装置の製造方法および半導体装置 |
JP2007287816A (ja) * | 2006-04-14 | 2007-11-01 | Sony Corp | 半導体装置の製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013530519A (ja) * | 2010-05-04 | 2013-07-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | デバイスを形成する方法およびデバイス |
EP2567400A4 (en) * | 2010-05-04 | 2017-12-27 | International Business Machines Corporation | Structure and method for manufacturing interconnect structures having self-aligned dielectric caps |
US8377822B2 (en) | 2010-05-21 | 2013-02-19 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
JP2011061187A (ja) * | 2010-07-15 | 2011-03-24 | Tohoku Univ | コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法 |
JP2016541113A (ja) * | 2013-12-20 | 2016-12-28 | インテル・コーポレーション | コバルトベースの複数のインターコネクトおよびそれらの複数の製造方法 |
US10700007B2 (en) | 2013-12-20 | 2020-06-30 | Intel Corporation | Cobalt based interconnects and methods of fabrication thereof |
US11328993B2 (en) | 2013-12-20 | 2022-05-10 | Intel Corporation | Cobalt based interconnects and methods of fabrication thereof |
US11862563B2 (en) | 2013-12-20 | 2024-01-02 | Tahoe Research, Ltd. | Cobalt based interconnects and methods of fabrication thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5358950B2 (ja) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10943867B2 (en) | Schemes for forming barrier layers for copper in interconnect structures | |
JP4819501B2 (ja) | 配線構造およびその製造方法 | |
JP4328725B2 (ja) | 改良された信頼性を有する超低誘電率(k)誘電体を集積化する構造および方法 | |
US8072075B2 (en) | CuSiN/SiN diffusion barrier for copper in integrated-circuit devices | |
US7132732B2 (en) | Semiconductor device having two distinct sioch layers | |
US20070182014A1 (en) | Semiconductor device and method for manufacturing same | |
US8987085B2 (en) | Methods for improving uniformity of cap layers | |
JP2008300652A (ja) | 半導体装置の製造方法 | |
JP4675258B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP5060037B2 (ja) | 半導体装置の製造方法 | |
JP2009141058A (ja) | 半導体装置およびその製造方法 | |
JP2004235548A (ja) | 半導体装置およびその製造方法 | |
JP5358950B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2009164471A (ja) | 高信頼性銅配線及びその製造方法 | |
US20090001577A1 (en) | Metal line of semiconductor device with a triple layer diffusion barrier and method for forming the same | |
JP2009278000A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007235125A (ja) | 半導体装置およびその製造方法 | |
US7989342B2 (en) | Formation of a reliable diffusion-barrier cap on a Cu-containing interconnect element having grains with different crystal orientations | |
Ohto et al. | Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO 2 layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5358950 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |