JP2009164471A - 高信頼性銅配線及びその製造方法 - Google Patents

高信頼性銅配線及びその製造方法 Download PDF

Info

Publication number
JP2009164471A
JP2009164471A JP2008002296A JP2008002296A JP2009164471A JP 2009164471 A JP2009164471 A JP 2009164471A JP 2008002296 A JP2008002296 A JP 2008002296A JP 2008002296 A JP2008002296 A JP 2008002296A JP 2009164471 A JP2009164471 A JP 2009164471A
Authority
JP
Japan
Prior art keywords
film
copper
wiring
semiconductor device
alloy layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008002296A
Other languages
English (en)
Other versions
JP2009164471A5 (ja
Inventor
Akihisa Iwasaki
晃久 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008002296A priority Critical patent/JP2009164471A/ja
Publication of JP2009164471A publication Critical patent/JP2009164471A/ja
Publication of JP2009164471A5 publication Critical patent/JP2009164471A5/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】銅配線を用いる半導体装置において、銅配線の酸化を防ぐと共に、配線間誘電率を低下させる。
【解決手段】半導体装置10は、半導体基板上に形成された第1の層間絶縁膜11と、第1の層間絶縁膜11上に埋め込まれて形成され、銅を含む導電膜12bを有する配線12と、配線12上を含む第1の層間絶縁膜11上に形成された絶縁性バリア膜15と、絶縁性バリア膜15上に形成され、低誘電率膜からなる第2の層間絶縁膜16と、導電膜12bと絶縁性バリア膜15との間に導電膜12上を覆うように形成され、銅よりも酸化還元電位の大きい元素を含む合金層17とを備える。
【選択図】図1

Description

本発明は、半導体デバイスに使用する高信頼性銅配線及びその製造方法に関するものである。
近年、半導体デバイスに使用する銅配線の製造において、素子の高速化を図るために、層間絶縁膜の低誘電率化や、銅配線上に存在する絶縁性バリア膜の低誘電率化が検討されている。尚、絶縁性バリア膜とは、銅配線中の銅が層間絶縁膜中に拡散するのを防ぐために設けられる銅の拡散防止膜を意味している。また、低誘電率化とは、比誘電率が4程度であるシリコン酸化膜よりも比誘電率を低下させるという意味である。更に、本明細書中において、低誘電率膜とはシリコン酸化膜よりも比誘電率の小さい膜を意味しており、特に、比誘電率が3程度以下である膜を意味するものとする。
ここで、特許文献1及び2に開示されている従来技術について、図4を用いて説明する。図4に示すように、該従来技術の半導体装置は、半導体基板(図示省略)上に形成された第1の層間絶縁膜1と、第1の層間絶縁膜1上部に埋め込まれた銅配線2と、銅配線2及び第1の層間絶縁膜1上に形成された絶縁性バリア膜3と、絶縁性バリア膜3上に形成された低誘電率膜からなる第2の層間絶縁膜4とを備える。絶縁性バリア膜3は、SiCN膜からなる第1の膜と、その上に形成されたSiCO膜からなる第2の膜とを含む積層構造を有する。また、第2の層間絶縁膜4は、多くの水分5を含んでいる。
また、特許文献3には、Cu配線上に、酸素を有しない絶縁膜を形成し、更にその上に他のCu拡散防止絶縁膜を形成する技術が開示されている。
また、特許文献4には、Cu配線表面に銅シリサイドを形成する技術が開示されている。
また、特許文献5には、Cu配線上に、金属酸化物に転化する元素を含有する薄膜を形成し、更にその上にSiNx層を形成する技術が開示されている。
また、特許文献6には、Cu配線上に、Ti、Al、W、Pd、Sn、Ni、Mg及びZnのいずれかからなる金属酸化物を不連続に形成する技術が開示されている。
また、特許文献7には、Cu配線表面にTi、Al、Si、Co、B及びPのいずれかを含む添加物層を形成し、アニール処理することにより、Cu配線上面からCu配線内部に向かうに従って次第に濃度が減少するように不純物の濃度勾配を持たせることが開示されている。更に、このようなCu配線の上に、SiN膜、SiCN膜又はSiCO膜を形成することも開示されている。
特開2004−158832号公報 特開2004−193162号公報 特開2002−9150号公報 特開2000−58544号公報 特開2006−203197号公報 特開2006−179599号公報 特開2006−165115号公報
しかし、特許文献1及び2に開示されている発明には、以下のような課題が存在する。
図4に示す従来の半導体装置において、第2の層間絶縁膜4を構成するSiOC膜は、SiO2 中に化学的結合力の弱いCH3 基を含有する誘電率の低い膜(低誘電率膜)である。また、比誘電率が2.5以下である低誘電率膜の一つとして、絶縁膜中に数nm〜数十nm直径程度のポア(空孔)を形成することによって形成された低誘電率膜も使用可能である。しかし、誘電率を下げるために導入したCH3 基又はポアのため、そのような絶縁膜は大気中の水分を吸湿してしまう。これは、CH3 基は化学的結合力が弱いため、製造プロセス中に使用するエッチング、アッシング等によりダメージを受け、ダメージ層が形成されるためである。このダメージ層により、水分が多く吸収される。更に、数nm〜数十nm直径程度のポア(空孔)は、大気中の水分子・ガスを容易にトラップする。
このようなことから、図5に示すように、絶縁性バリア膜3が薄いと、第2の層間絶縁膜4中の水分が絶縁性バリア膜3を透過して銅配線2の表面を酸化させ、銅酸化物(CuO、CuO2 )6を形成してしまう。銅酸化物6が生じると、配線間の電界、配線中の電流ストレス等により、配線間ショート、TDDB(Time Dependent Dielectric Breakdown 、経時的絶縁膜破壊)の劣化、EM(Electromigration)発生等、配線に関する信頼性低下の原因となる。また、銅酸化物は配線比抵抗増加の原因ともなる。
これに対し、特許文献1及び2では、銅配線2上にSiCO膜を含む絶縁性バリア膜3が形成された半導体装置について開示している。ここで、SiCO膜は、銅の拡散に対するバリア性を有していると共に、水分の拡散に対するバリア性に対して大きな影響を与えている。
SiCO膜が水分の拡散に対するバリア性を持つには、SiCO膜の膜厚に対する水分透過量を表している図6から分かる通り、30nmの膜厚が必要である。水分透過量は0(ゼロ)であることが望まれるため、SiCO膜の膜厚は上記の値(30nm)以上であることが望ましい。しかし、絶縁膜の膜厚が厚ければ厚いほどほど、誘電率が上がるため、膜厚を厚くし過ぎると低誘電率化を図ることができない。この点の解決が、特許文献1及び2における課題である。
また、SiCO膜の単層絶縁性バリア膜には以下のような問題がある。つまり、SiCO膜は銅の拡散を防止する機能を有するが、プロセス中に酸素を使用するために膜中に酸素を含んでいる。このため、銅配線上にSiCO膜を形成した場合、膜中の酸素により銅配線の表面が酸化し、その表面に銅酸化物(CuO、CuO2 )が形成されてしまうという問題である。
このことから、銅配線上に水分を多く含有する層間絶縁膜を形成する場合には、SiCO膜等を銅配線直上に堆積することは避けなければならなかった。
一方、特許文献3〜7にも以下のような課題がある。
特許文献3の場合、絶縁性バリア膜として、膜厚が厚く且つ誘電率の高いSiN膜を用いているため、配線間誘電率を十分に下げることができない。
特許文献4では、銅シリサイド層を形成している。この場合、銅シリサイド層自身が熱的に不安定であるため、銅シリサイド中のシリコンが銅配線中に拡散・固溶し、配線比抵抗を増大させる。
また、特許文献5では、絶縁性バリア膜として、膜厚が厚く、誘電率の高いSiNx膜を使用しているため、配線間誘電率を十分に下げることができない。
また、特許文献6では、銅以外の酸化物が銅配線表面に不連続に形成されている。そのため、前記の酸化物が形成されていない部分の銅配線表面が水分に汚染され、銅配線表面に銅酸化物が形成されてしまう。
また、特許文献7では、SiCO膜の膜厚が厚くなると、配線間誘電率を十分に下げることができなくなる。また、配線上面から配線内部に向かうに従って次第に濃度が減少するように不純物の濃度勾配を持たせているために、配線比抵抗が増大してしまう。
以上のように、銅配線における銅酸化物形成とEM発生の防止、配線抵抗低減及び配線間誘電率の低減の実現は未だ不十分であり、これらの解決が課題となっている。
このような課題に鑑み、本願発明の目的は、銅配線を用いる半導体装置において、銅配線の酸化及び配線抵抗の増加を防ぎ、且つ、配線間誘電率を低下させることである。
前記の目的を達成するため、本願発明者らは、絶縁性バリア膜を水分が透過した場合にも銅配線が酸化されないようにすること、その実現のために、銅よりも優先して酸化される元素を含む層を設けることを着想した。ここで、銅よりも酸化還元電位が大きい元素であれば、銅よりも優先して酸化されることに注目した。
具体的に、本発明に係る半導体装置は、半導体基板上に形成された第1の層間絶縁膜と、第1の層間絶縁膜に埋め込まれ、銅を含む導電膜を有する配線と、配線上を含む第1の層間絶縁膜上に形成された絶縁性バリア膜と、絶縁性バリア膜上に形成され、低誘電率膜からなる第2の層間絶縁膜とを備え、配線は、絶縁性バリア膜との間に導電膜を覆うように形成され且つ銅よりも酸化還元電位の大きい元素を含む合金層を有する。
本発明の半導体装置によると、配線を構成している銅を含む導電膜上に、該導電膜上を覆うように、銅よりも酸化還元電位の大きい元素を含む連続的な合金層を備えている。このため、第2の層間絶縁膜の側から絶縁性バリア膜を透過した水分があったとしても、前記元素が銅よりも優先して酸化されることにより、導電膜中の銅の酸化を防ぐことができる。これにより、配線比抵抗の上昇を防ぐことができる。また、EMの原因となる銅酸化物の形成を防ぐことにより、EMを防ぐことができる。
ここで、絶縁性バリア膜は、配線(銅を含む導電膜)から第2の層間絶縁膜等への銅の拡散防止と、第2の層間絶縁膜に含まれる水分による配線の酸化の防止とを目的として設けられている。また、絶縁性バリア層を薄くすることにより配線間誘電率を下げることができるため、絶縁性バリア膜はできるだけ薄くすることが望ましい。本発明の半導体装置の場合、前記の通り、銅よりも酸化還元電位の大きい元素を含む合金層を設けることにより導電膜中の銅の酸化を防いでいるため、従来に比べて水分の透過防止に関して要求される膜厚は小さくなっている。但し、バリア膜として銅の拡散を抑制するためには一定の厚さは必要である。
このようなことから、絶縁性バリア膜の膜厚は、第2の層間絶縁膜の膜厚に対して10%以上で且つ20%以下であるようにするのが好ましい。
また、絶縁性バリア膜の膜厚は、20nm以上で且つ30nm以下であることが好ましい。
このような膜厚の絶縁性バリア膜とすることにより、バリア膜としての機能を果たしながら、配線間誘電率を低下させることができる。
また、合金層は、酸素を含むことが好ましい。つまり、合金層は、銅よりも酸化還元電位の大きい元素の酸化物を含むことが好ましい。
このような合金層は、酸素を含まない合金層に比べて安定であり且つ水分に対するバリア性が高い。よって、導電膜における銅の酸化をより確実に防ぐことができる。
また、絶縁性バリア膜は、酸素を含むことが好ましい。
このようにすると、より水分に対するバリア性が高い絶縁性バリア膜となるため、導電膜における銅の酸化をより確実に防ぐことができる。尚、このような合金層中の酸素は銅よりも酸化還元電位の大きい元素と結合しているため、導電膜に含まれる銅を酸化させる原因になることはない。
また、絶縁性バリア膜中の酸素が合金層中の酸化還元電位が高い元素と原子レベルで結合することができるため、絶縁性バリア膜と合金層との密着性を向上することができる。
また、絶縁性バリア膜は、SiCO膜であることが好ましい。
SiCO膜は、(SiNx膜やSiCN膜等と比較して)比誘電率が低いため、配線間誘電率を下げるために有効である。また、水分に対するバリア性についても優れている。
また、銅よりも酸化還元電位の大きい元素は、Si、Mn、Al、Co及びNiのうちの少なくとも1つを含むことが好ましい。具体的な元素の例として、これらの元素を挙げることができる。
また、合金層は、CuSiN、CuMn、CuAl、CoWP、CoWB、NiMoP及びNiMoBのうちの少なくとも1つを含むことが好ましい。具体的な合金の例として、これらの物質を挙げることができる。また、特にCuSiNを用いる場合について、Nを含まない銅シリサイドは熱的に不安定であってSiが導電膜内に拡散しやすいのに対し、CuSiNは熱的により安定であり、Siの拡散を防ぐことができる。導電膜中にSiが拡散すると配線比抵抗が上昇するため、防ぐことが望まれる。
また、合金層は、CuSiON、CuMnO、CuAlO、CoOWP、CoOWB、NiOMoP及びNiOMoBのうちの少なくとも1つを含むことが好ましい。酸素を含むことにより水分に対するバリア性が高い合金の例として、これらの物質を挙げることができる。
前記の目的を達成するため、本願に係る半導体装置の製造方法は、半導体基板上に第1の層間絶縁膜を形成する工程(a)と、第1の絶縁膜に、配線溝を形成する工程(b)と、配線溝に、バリアメタル膜及び銅シード膜を順次形成した後に配線用銅めっき膜を埋め込む工程(c)と、配線溝からはみ出た部分のバリアメタル膜、銅シード膜及び配線用銅めっき膜を除去し、配線溝中に配線を形成する工程(d)と、配線上を覆うように、銅よりも酸化還元電位の大きい元素を含む合金層を形成する工程(e)と、合金層上を含む第1の層間絶縁膜上を覆うように、絶縁性バリア膜を形成する工程(f)と、絶縁性バリア膜上を覆うように、低誘電率膜からなる第2の層間絶縁膜を形成する工程(g)とを備える。
本願の半導体装置の製造方法により、既に説明した本願の半導体装置を製造することができる。
つまり、配線を構成している銅めっき膜上に、該銅めっき膜を覆うように、銅よりも酸化還元電位の大きい元素を含む合金層を形成する。このため、前記銅よりも酸化還元電位の大きい元素が優先して酸化されることにより、銅めっき膜の酸化は防がれる。このため配線比抵抗の上昇が防がれる。また、EMの原因となる銅酸化物の形成が防がれることにより、EMが防がれる。
また、本願の半導体装置について先に説明した通り、絶縁性バリア膜を薄くして配線間誘電率を下げることができる。但し、バリア膜として、導電膜からの銅の拡散を抑制するためには一定の厚さは必要である。
そこで、絶縁性バリア膜の膜厚は、第2の層間絶縁膜の膜厚に対して10%以上で且つ20%以下であることが好ましい。
また、絶縁性バリア膜の膜厚は、20nm以上で且つ30nm以下であることが好ましい。
このような膜厚の絶縁性バリア膜とすることにより、バリア膜としての機能を有し且つ配線間誘電率が低下した絶縁性バリア膜を形成することができる。
また、合金層は、酸素を含むことが好ましい。
このように、銅よりも酸化還元電位の大きい元素の酸化物を含む合金層を形成すると、酸素を含まない合金層よりも安定であり且つ水分に対するバリア性が高くなる。よって、導電膜における銅の酸化をより確実に防ぐことができる。
また、絶縁性バリア膜は、酸素を含むことが好ましい。
このようにすると、より水分に対するバリア性が高い絶縁性バリア膜となるため、導電膜における銅の酸化をより確実に防ぐことができる。
また、絶縁性バリア膜は、SiCO膜であることが好ましい。
SiCO膜は、(SiNx膜やSiCN膜等と比較して)比誘電率が低いため、配線間誘電率を下げるために有効である。また、水分に対するバリア性についても優れている。
銅よりも酸化還元電位の大きい元素は、Si、Mn、Al、Co及びNiのうちの少なくとも1つであることが好ましい。具体的な元素の例として、これらの元素を挙げることができる。
また、銅よりも酸化還元電位の大きい元素はSiであり、工程(e)は、SiH4 ガスを用いてプラズマCVD法による処理を行なう第1のステップと、第1のステップの後に、NH3 ガスを用いてプラズマCVD法による処理を行なう第2のステップとを備えることが好ましい。
このようにすると、Siを含む合金層を形成する場合において、合金層から配線用銅めっき膜にSiが拡散するのを抑制することができる。
また、銅よりも酸化還元電位の大きい元素はMn又はAlであり、合金層を、胴シード膜にMn又はAlを添加することにより形成することが好ましい。
また、銅よりも酸化還元電位の大きい元素はCo又はNiであり、合金層を、無電解めっき法により形成することが好ましい。
それぞれの元素について、上記の方法により合金層を形成することができる。
また、工程(e)の後で且つ工程(f)の前に、合金層に対して酸素プラズマ処理を行なうことが好ましい。また、工程(e)の後で且つ工程(f)の前に、合金層に対して300℃以下の温度によるアニール処理を行なうことが好ましい。
これらのいずれの方法によっても、合金層に酸素を含ませることができる。
本発明に係る半導体装置によると、絶縁性バリア膜に加えて配線上部に銅より酸化還元電位の大きい元素からなる合金層を形成することにより、配線に対する水分の拡散を抑制すると共に、銅よりも優先して酸化されることで配線(銅を含む導電膜)の酸化を防ぐことができる。この結果、配線比抵抗の上昇及びEM発生を抑制することができる。また、配線の酸化を防ぐことができることから、配線直上に形成する絶縁性バリア膜を薄くすることができ、配線間誘電率を下げることができる。
以下、本発明の一実施形態に係る半導体装置について、図面を参照しながら説明する。図1は、本実施形態の半導体装置10の構造を説明するための断面図である。
図1に示す半導体装置10において、半導体基板(図示省略)上に形成された低誘電率膜からなる第1の層間絶縁膜11上にキャップ膜13aが形成されている。第1の層間絶縁膜11は、例えばk=2.0〜2.4程度である炭素含有シリコン酸化膜(ポーラスを有するSiOC(H)膜)により、膜厚100nm程度に形成されている。また、キャップ膜13aは、K=3.0程度の炭素含有シリコン酸化膜により膜厚30nm程度に形成する。
また、第1の層間絶縁膜11の上部及びキャップ膜13aに対し、配線溝11aが形成されている。配線溝11aの底部及び側壁にはTa/TaN積層膜よりなるバリアメタル膜12aが形成され、その内側に銅膜12bが形成されている。更に、銅膜12b上には、合金層17が形成されている。バリアメタル膜12a、銅膜12b及び合金層17により、配線12が構成されている。
ここで、合金層17としては、例えば、窒化銅シリサイド(CuSiN)層を用いる。このように、合金層17は、銅よりも酸化還元電位の大きい元素(本実施形態の場合、Si)を含んでいる。また、合金層17は、銅膜12b上を覆うように連続して形成されている。
また、配線12上を含むキャップ膜13a上には、銅及び水分の拡散防止の機能を有するSiCO膜等の絶縁性バリア膜15が薄く形成されている。配線間誘電率を低下させるためには、絶縁性バリア膜15は薄い方が望ましい。しかし、銅及び水分の拡散を防止する機能を果たすためには一定の厚さは必要になる。本実施形態の場合、一例として膜厚を30nmとしている。
また、絶縁性バリア膜15上には、低誘電率膜からなる第2の層間絶縁膜16が形成されており、更にその上にはキャップ膜13bが形成されている。第2の層間絶縁膜16は、例えば、k=2.0〜2.4程度の低誘電率膜である炭素含有シリコン酸化膜(ポーラスを有するSiOC(H)膜)を用いて膜厚180nm程度に形成する。このような第2の層間絶縁膜16は、比較的多くの水分を含む。また、キャップ膜13bは、k=3.0程度の炭素含有シリコン酸化膜を用いて膜厚30nm程度に形成する。
本実施形態の半導体装置10によると、配線12の上部(銅膜12bと絶縁性バリア膜15との間)に銅よりも酸化還元電位の大きい元素を含む合金層17を形成している。このため、第2の層間絶縁膜16に含まれる水分が絶縁性バリア膜15を透過したとしても、合金層17に含まれる元素が優先して酸化されることによって銅膜12bの酸化を防ぐことができる。このようにEM発生の原因となる銅酸化物の生成を防ぐことができることから、銅膜12bにおけるEMの発生を防ぐことができる。更に、銅酸化物は銅に比べて比抵抗が大きいため、その生成を防ぐことにより、配線比抵抗の上昇を防ぐことができる。
また、水分が絶縁性バリア膜15を透過したとしても銅酸化物の生成を防ぐことができるのであるから、配線12上に接する絶縁性バリア膜15を薄くして配線間誘電率を下げることができる。このため、絶縁性バリア膜15の膜厚は、銅の拡散を防止する効果が得られる範囲において、できるだけ薄くする。具体的には、絶縁性バリア膜15の膜厚は、20nm以上で且つ30nm以下とするのが良い。また、絶縁性バリア膜15の膜厚は、第2の層間絶縁膜16の膜厚に対して10%以上で且つ25%以下の範囲であることも好ましく、より好ましくは、10%以上で且つ20%以下の範囲とする。このような範囲の膜厚とすると、配線間誘電率を低くすると共に銅拡散に対するバリア性を十分に発揮することができる。また、水分の拡散を抑制する効果についてもある程度は発揮することができ、この点も好ましい。尚、第2の層間絶縁膜16の膜厚については、120nm以上で且つ200nm以下の範囲とするのがよい。
また、配線12上に形成する絶縁性バリア膜15をSiCO膜とすると、SiCO膜はSiNx膜、SiCN膜等に比べて誘電率が低いため、配線間誘電率を効果的に低下させることができる。
尚、合金層17に含まれる銅よりも酸化還元電位の大きい元素としてSiを用いる場合を説明したが、これには限らない。例えば、Siの他に、Mn、Al、Co及びNiを挙げることができる。これらの元素のうちの一つだけを用いても良いし、複数を用いても良い。
また、合金層17の膜厚は、1nm以上で且つ銅膜12bの膜厚の5%以下であることが好ましい。このようにすると、既に説明した合金層17の機能を果たすことができると共に、配線12において銅膜12bが占める割合が十分に大きくなる(95%以上)となるために、合金層17を形成したことにより配線抵抗が大幅に上昇するのを避けることができる。
また、本実施形態において、合金層17としてはCuSiN層を用いた。しかし、これには限らない。合金層17として、CuMn層、CuAl層、CoWP層、CoWB層、NiMoP層、NiMoB層等を用いることもできる。
更に、CuSiN層は酸素を含まない層であるが、酸素を含む合金層17を形成してもよい。例えば、CuSiON層、CuMnO層、CuAlO層、CoOWP層、CoOWB層、NiOMoP層、NiOMoB層等を用いることができる。このような酸素を含む合金層は、酸素を含まない合金層に比べて水分に対するバリア性が高い。このため、銅膜12bよりも優先して酸化されることに加え、銅膜12bに水分が到達するのを防ぐ機能が高く、より効果的に銅膜12bにおける銅酸化物の生成を防止してEMの発生を防ぐことができる。尚、水分に対するバリア性が高いのは、酸素とSi等が結合することによって酸素を含まない場合に比べて更に密な膜となるためである。
次に、本実施形態の半導体装置10の製造方法について、図面を参照して説明する。図2(a)〜(f)は、半導体装置10の製造工程を示す模式的な断面図である。
まず、図2(a)に示す通り、半導体基板(図示省略)上に、低誘電率(例えばk=2.0〜2.4程度)の炭素含有シリコン酸化膜(ポーラスを有するSiOC(H)膜)からなる第1の層間絶縁膜11を膜厚100nmに形成する。
次に、第1の層間絶縁膜11上に、k=3.0程度の炭素含有シリコン酸化膜よりなるキャップ膜13aを膜厚70nmに形成する。但し、キャップ膜13aは後のCMP工程において表面が除去され、30nm程度まで膜厚が小さくなる。
この後、フォトリソグラフィ法及びドライエッチング法を用い、キャップ膜13a及び第1の層間絶縁膜11に対して配線溝11aを形成する。
次に、図2(b)に示す通り、スパッタ法を用いて、キャップ膜13a上と、配線溝11aの側壁及び底部を覆うように、Ta/TaN積層膜からなるバリアメタル膜12aを形成し、更に、バリアメタル膜12aを覆うように銅シード膜12cを形成する。
次に、図2(c)に示すように、電解めっき法を用い、配線溝11aが完全に埋まるように銅シード膜12c上に銅膜12bを堆積する。その後、CMP法を用い、配線溝11aからはみ出た余剰部分の銅膜12b、銅シード膜12c及びバリアメタル膜12aを除去する。この結果、配線溝11a内に、バリアメタル膜12a及び銅膜12bを含む配線12が形成される。但し、銅シード膜12cは銅膜12bと一体化するため、図2(c)において個別には図示していない。
次に、図2(d)に示すように、配線12を構成する銅膜12b上部一部を、銅よりも酸化還元電位の大きい元素を含む厚さ5nm程度の合金層17とする。ここでは、元素の例としてSiを用い、以下に説明する通り前処理ステップ、シリサイド化ステップ及び窒化ステップを経て窒化銅シリサイド層(CuSiN層)を形成する。
具体的には、まず、例えばプラズマCVD法を用いて水素(H2 )のような還元性の高いガスプラズマを発生させ、配線12の銅膜12b表面に形成されている自然銅酸化膜(図示せず)を除去する。
次に、300℃以下の低温条件において、銅膜12bをシラン(SiH4 )のような銅(Cu)と化学的反応性の高いガスに曝露する。この際、大きく希釈したシランガスを用いることにより、反応速度を遅くする。これにより、銅膜12bの表面がシリサイド化される。つまり、銅膜12bの上部に銅シリサイド化層が形成される。
次に、シリサイド化された配線12の表面に、アンモニア(NH3 )ガスプラズマを曝露する。これにより銅シリサイド化層を窒化し、CuSiN層を得る。このように窒化することにより、配線12の銅膜12b中にSiが固溶するのを抑制することができる。
合金層17は以上のようにして形成され、バリアメタル膜12a及び銅膜12bに加えて合金層17を含む配線12を構成する。
尚、シリサイド化ステップと、窒化ステップとにおける化学反応は、それぞれ順に次の式(1)及び式(2)によって表すことができる。
Cu + SiH4 /H2 (NH3 ) → CuSix …… 式(1)
CuSix + NH3 pl. → CuSiN …… 式(2)
ここで、式(1)におけるH2 、NH3 はSiH4 を希釈するためのガスである。また、式(2)におけるpl.との記載は、NH3 がプラズマであることを示している。
次に、図2(e)に示すように、キャップ膜13a上及び合金層17上を覆うように、シリコン炭酸化膜(SiCO膜)からなる絶縁性バリア膜15を膜厚30nmに堆積する。このためには、例えば成膜温度を400℃とし、原料ガスとしてテトラメチルシラン及び酸化窒素(N2 O)、希釈ガスとしてヘリウムを用いる。形成された膜の密度は1.8g/cm3 程度、屈折率は1.8〜2.2(波長633nm)程度であることが望ましい。
次に、図2(f)に示すように、絶縁性バリア膜15上に、低誘電率(例えばk=2.0〜2.4程度)の炭素含有シリコン酸化膜からなる第2の層間絶縁膜16を膜厚180nmに形成する。ここで、第2の層間絶縁膜16には、比較的多くの水分が含まれている。
この後、第2の層間絶縁膜16上に、k=3.0程度の炭素含有シリコン酸化膜からなるキャップ膜13bを形成する。キャップ膜13bは膜厚70nm程度に形成するが、後のCMP工程において表面が除去され、約30nmまで薄くなる。
以上のようにして一層の銅配線が形成され、半導体装置10が製造される。また、必要に応じて同様の工程を繰り返すことにより、多層の銅配線を有する半導体装置を得ることができる。
このような本実施形態に係る半導体装置の製造方法によると、既に説明した効果を有する半導体装置を製造することができる。つまり、銅膜12b上に銅よりも酸化還元電位の大きい元素を含む合金層17を形成することにより、銅膜12bの酸化を防いで配線比抵抗の上昇及びEM発生を抑制する効果と、配線12直上に形成する絶縁性バリア膜15を薄い膜とすることにより配線間誘電率を下げることができるという効果とである。
また、本実施形態にて使用されている合金層であるCuSiN層は、特許文献4等の従来技術に用いられたCuSi層に比べると、窒素を含有する点が異なり、銅配線中へのシリコンの拡散を抑制することができる点で優れている。本実施形態の場合、アンモニアプラズマにより銅シリサイドを窒化することにより、熱的に不安定な銅シリサイド層をCuSiN層とすることにより安定化させることができる。尚、特許文献4において、窒化ステップは開示されていない。
但し、本実施形態ではCuSiN層を形成したが、これには限らず、別の合金層であっても良い。例えば、Coを含有するCoWP合金層、CoWB合金層でも構わない。また、Niを含有するNiMoP合金層、NiMoB合金層、NiWP合金層、NiWB合金層でも良い。これらの合金層については、銅膜12bを形成した後に無電解めっき法を用いて形成することができる。
更に別の例として、合金層には、Al含有合金層又はMn含有合金層を用いることもできる。これらの合金層は、銅シード層としてそれぞれAl含有銅合金シード層又はMn含有銅合金シード層を使用することにより形成することができる。具体的には、銅膜12bの形成後、絶縁性バリア膜15を堆積する際の熱履歴によりシード層に含まれていたAl又はMnが熱拡散し、銅膜12bの表面上に分布するようになる。
また、本実施形態では、合金層17として酸素を含有しないCuSiN層を形成したが、酸素を含有する層であるCuSiON層を形成すると更に良い。酸素を含有する合金層は、酸素を含有しない合金層に比べて水分に対するバリア性が高いため、より効果的に銅膜12bの酸化を抑えることができる。これは、銅よりも酸化還元電位が高い元素(ここではSi)と酸素とが結合することによって、より密な膜となるためである。
CuSiON層を形成するためには、シリサイド化ステップ及び窒化ステップによりCuSiN層を形成した後に、酸化ステップを行なう。具体的には、CuSiN層に対してO2 を用いたプラズマCVD法による処理を行なうことによって形成することができる。このとき、酸化のためのO2 濃度を例えば5ppm以下とし、300℃以下の低温により短時間の処理を行なうことが好ましい。このようにして酸素を含有するCuSiON合金層を形成することにより、配線比抵抗の上昇を抑えることができる。
尚、従来技術(特許文献7に開示されている方法)の場合、本実施形態の場合に比べて高温のアニール処理を行なっているため、配線上面から配線内部に向かって次第に濃度が減少するような不純物の濃度勾配が生じている。この結果、配線比抵抗が上昇してしまっている。
そこで、本実施形態の酸化ステップのようにO2 を用いたプラズマCVD法を用いるか、又は、N2 /O2 雰囲気のファーネスアニール炉を用いて酸化を行なうのが良い。ファーネスアニール炉による酸化と、特許文献7の方法とは処理温度及び処理時間が異なる。そのため、本実施形態のようにファーネスアニール炉による酸化を行なう場合には、銅膜12bにおいて不純物の濃度勾配が生じることはなく、結果として配線比抵抗は上昇しない。尚、ファーネスアニール炉による処理温度及び処理時間の一例を挙げると、100℃で且つ10分間である。但し、これに限定するわけではない。
また、CuSiN合金層をCuSiON合金層にする酸化ステップの化学反応は、次に示す式(3)の通りである。
CuSiN + O2 pl. → CuSiON …… 式(3)
ここで、pl.は、O2 がプラズマであることを示している。
また、従来技術を開示する特許文献6には、配線表面に形成される金属酸化物は不連続になり、配線表面を覆うものにはならないことが開示されている。これに対し、本実施形態の酸化ステップの方法によると、配線12の表面(銅膜12bの表面)を覆うように、連続的に、酸素を含有する合金層を形成することができる。よって、銅膜12bが酸化されるのを防ぐために顕著な効果を示す。
尚、以上では酸素を含有する合金層としてCuSiON合金層を用いる場合を説明したが、他の合金層であっても良い。具体例としては、Coを含有するCoOWP合金層、CoOWB合金層でも良い。また、Niを含有するNiOMoP合金層、NiOMoB、NiOWP合金層、NiOWB合金層でも構わない。これらの合金層は、無電解めっき法により酸素を含有しない合金層を形成した後に、酸化ステップにより酸化させて形成することができる。更に別の例として、酸素を含有するAl含有合金層又は酸素を含有するMn含有合金層であっても良い。これらの合金層は、銅シード層としてそれぞれAl含有合金シード層又はMn含有合金シード層を使用し、Al含有合金層又はMn含有合金層を形成した後に酸化ステップにより酸化させて形成することができる。
また、本実施形態において、絶縁性バリア膜15にはSiCO膜の単層構造を用いているが、これには限定されない。例えば、SiCN膜の単層構造であっても良いし、SiCN膜とSiCO膜とがこの順序に積層された積層膜を用いることもできる。但し、配線間誘電率を低くすると共に銅拡散を抑制するためには、望ましい膜厚の範囲が存在する。具体的には、単層構造の場合には20nm以上で且つ30nm以下の膜厚とし、積層膜の場合には20nm以上で且つ40nm以下とするのがよい。SiCN膜は銅の拡散防止に対する効果が大きく、SiCO膜は水分のバリア性について効果が大きい。但し、SiCO膜の方が薄く形成することが可能であるため、より望ましい。
EM発生を抑制する効果については、図3に示す配線間TDDBの結果(ワイブルプロット)にも示されている。図3において、横軸は配線間が故障に至るまでの時間である絶縁破壊時間(TDB:time to breakdown)を表し、縦軸は故障ワイブルln(-ln(1-P))を表している。
ここで、○印は従来例であり、配線表面に合金層が形成されておらず、絶縁性バリア膜としてはSiCN膜及びSiCO膜からなる膜厚の厚い積層構造を使用した半導体装置の結果を表している。
△印は、本実施形態おける第1の実施例であり、合金層17としてCuSiN膜を使用し、絶縁性バリア膜15としてSiCN膜及びSiCO膜の積層構造を使用した半導体装置の結果を表している。
□印は、本実施形態おける第2の実施例であり、合金層17としてCuSiON膜を使用し、絶縁性バリア膜15としてSiCN膜及びSiCO膜の積層構造を使用した半導体装置の結果を表している。
×印は、本実施形態おける第3の実施例であり、合金層17としてCuSiON膜を使用し、絶縁性バリア膜15としてSiCO膜の単層構造を使用した半導体装置の結果を表している。
図3に示す結果から、従来例に比べて本実施形態の第1〜第3の実施例の場合に明らかに故障に至るまでの時間が長くなっていることが分かる。また、合金層17には酸素が含まれている方が良いこと、絶縁性バリア膜15としてはSiCO膜の単層構造を使用するのが良いことが判る。また、従来、銅膜上にSiCO膜を形成するとSiCO膜中の酸素により銅膜が酸化する問題があったが、既に説明した通り、本実施形態の場合は合金層17を設けることにより銅膜12bの酸化を防いでいる。
但し、SiCO膜には限らず、酸素を含有し且つ水分に対するバリア性が高い膜であれば使用することができる。
本発明の半導体装置及びその製造方法によると、銅配線の酸化を防ぐことによりEM発生及び配線抵抗の増加を防ぐと共に、配線間比誘電率を低下させることができ、特に、ダマシン法を用いた性能及び信頼性の高い銅配線構造を有する半導体装置及びその製造方法として有用である。
図1は、本発明の一実施形態に係る半導体装置10の模式的な断面図である。 図2(a)〜(f)は、図1に示す半導体装置10の製造方法の各工程を示す模式的な断面図である。 図3は、本発明の一実施形態に係る半導体装置の3つの実施例と、従来の半導体装置とのTDDBデータを比較して示す図である。 図4は、従来の半導体装置の模式的な断面図である。 図5は、従来の半導体装置の課題を示す模式的な断面図である。 図6は、SiCO膜についての透水性データのである。
符号の説明
10 半導体装置
11 第1の層間絶縁膜
11a 配線溝
12 配線
12a バリアメタル膜
12b 銅膜
12c 銅シード膜
13a キャップ膜
13b キャップ膜
15 絶縁性バリア膜
16 第2の層間絶縁膜
17 合金層

Claims (22)

  1. 半導体基板上に形成された第1の層間絶縁膜と、
    前記第1の層間絶縁膜に埋め込まれ、銅を含む導電膜を有する配線と、
    前記配線上を含む前記第1の層間絶縁膜上に形成された絶縁性バリア膜と、
    前記絶縁性バリア膜上に形成され、低誘電率膜からなる第2の層間絶縁膜とを備え、
    前記配線は、前記絶縁性バリア膜との間に前記導電膜を覆うように形成され且つ銅よりも酸化還元電位の大きい元素を含む合金層を有することを特徴とする半導体装置。
  2. 請求項1において、
    前記絶縁性バリア膜の膜厚は、前記第2の層間絶縁膜の膜厚に対して10%以上で且つ20%以下であることを特徴とする半導体装置。
  3. 請求項1において、
    前記絶縁性バリア膜の膜厚は、20nm以上で且つ30nm以下であることを特徴とする半導体装置。
  4. 請求項1〜3のいずれか一つにおいて、
    前記合金層は、酸素を含むことを特徴とする半導体装置。
  5. 請求項1〜4のいずれか一つにおいて、
    前記絶縁性バリア膜は、酸素を含むことを特徴とする半導体装置。
  6. 請求項1〜5のいずれか一つにおいて、
    前記絶縁性バリア膜は、SiCO膜であることを特徴とする半導体装置。
  7. 請求項1〜6のいずれか一つにおいて、
    前記銅よりも酸化還元電位の大きい元素は、Si、Mn、Al、Co及びNiのうちの少なくとも1つを含むことを特徴とする半導体装置。
  8. 請求項1〜7のいずれか一つにおいて、
    前記合金層は、CuSiN、CuMn、CuAl、CoWP、CoWB、NiMoP及びNiMoBのうちの少なくとも1つを含むことを特徴とする半導体装置。
  9. 請求項1〜7のいずれか一つにおいて、
    前記合金層は、CuSiON、CuMnO、CuAlO、CoOWP、CoOWB、NiOMoP及びNiOMoBのうちの少なくとも1つを含むことを特徴とする半導体装置。
  10. 半導体基板上に第1の層間絶縁膜を形成する工程(a)と、
    前記第1の絶縁膜に、配線溝を形成する工程(b)と、
    前記配線溝に、バリアメタル膜及び銅シード膜を順次形成した後に配線用銅めっき膜を埋め込む工程(c)と、
    前記配線溝からはみ出た部分の前記バリアメタル膜、銅シード膜及び配線用銅めっき膜を除去し、前記配線溝中に配線を形成する工程(d)と、
    前記配線上を覆うように、銅よりも酸化還元電位の大きい元素を含む合金層を形成する工程(e)と、
    前記合金層上を含む前記第1の層間絶縁膜上に、絶縁性バリア膜を形成する工程(f)と、
    前記絶縁性バリア膜上を覆うように、低誘電率膜からなる第2の層間絶縁膜を形成する工程(g)とを備えることを特徴とする半導体装置の製造方法。
  11. 請求項10において、
    前記絶縁性バリア膜の膜厚は、前記第2の層間絶縁膜の膜厚に対して10%以上で且つ20%以下であることを特徴とする半導体装置の製造方法。
  12. 請求項10において、
    前記絶縁性バリア膜の膜厚は、20nm以上で且つ30nm以下であることを特徴とする半導体装置の製造方法。
  13. 請求項10〜12のいずれか一つにおいて、
    前記合金層は、酸素を含むことを特徴とする半導体装置の製造方法。
  14. 請求項10〜13のいずれか一つにおいて、
    前記絶縁性バリア膜は、酸素を含むことを特徴とする半導体装置の製造方法。
  15. 請求項10〜14のいずれか一つにおいて、
    前記絶縁性バリア膜は、SiCO膜であることを特徴とする半導体装置の製造方法。
  16. 請求項10〜15のいずれか一つにおいて、
    前記銅よりも酸化還元電位の大きい元素は、Si、Mn、Al、Co及びNiのうちの少なくとも1つであることを特徴とする半導体装置の製造方法。
  17. 請求項10〜15のいずれか一つにおいて、
    前記銅よりも酸化還元電位の大きい元素はSiであり、
    前記合金層を、SiH4 ガス及びNH3 ガスを用いるプラズマCVD法により形成する半導体装置の製造方法。
  18. 請求項10〜15のいずれか一つにおいて、
    前記工程(e)は、
    SiH4 ガスを用いてプラズマCVD法による処理を行なう第1のステップと、
    前記第1のステップの後に、NH3 ガスを用いてプラズマCVD法による処理を行なう第2のステップとを備えることを特徴とする半導体装置の製造方法。
  19. 請求項10〜15のいずれか一つにおいて、
    前記銅よりも酸化還元電位の大きい元素はMn又はAlであり、
    前記合金層を、前記胴シード膜にMn又はAlを添加することにより形成することを特徴とする半導体装置の製造方法。
  20. 請求項10〜15のいずれか一つにおいて、
    前記銅よりも酸化還元電位の大きい元素はCo又はNiであり、
    前記合金層を、無電解めっき法により形成することを特徴とする半導体装置の製造方法。
  21. 請求項10〜20のいずれか一つにおいて、
    前記工程(e)の後で且つ前記工程(f)の前に、前記合金層に対して酸素プラズマ処理を行なうことを特徴とする半導体装置の製造方法。
  22. 請求項10〜20のいずれか一つにおいて、
    前記工程(e)の後で且つ前記工程(f)の前に、前記合金層に対して300℃以下の温度によるアニール処理を行なうことを特徴とする半導体装置の製造方法。
JP2008002296A 2008-01-09 2008-01-09 高信頼性銅配線及びその製造方法 Withdrawn JP2009164471A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008002296A JP2009164471A (ja) 2008-01-09 2008-01-09 高信頼性銅配線及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008002296A JP2009164471A (ja) 2008-01-09 2008-01-09 高信頼性銅配線及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009164471A true JP2009164471A (ja) 2009-07-23
JP2009164471A5 JP2009164471A5 (ja) 2010-12-24

Family

ID=40966712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008002296A Withdrawn JP2009164471A (ja) 2008-01-09 2008-01-09 高信頼性銅配線及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009164471A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110085909A (ko) 2010-01-20 2011-07-27 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기억 매체
JP2012129521A (ja) * 2010-12-16 2012-07-05 Soytec 半導体構造同士を直接結合する方法、およびこの方法を使用して形成された結合された半導体構造
US8531033B2 (en) 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug
KR20140020203A (ko) * 2012-08-08 2014-02-18 도쿄엘렉트론가부시키가이샤 Cu 배선의 형성 방법 및 기억매체
US8778773B2 (en) 2010-12-16 2014-07-15 Soitec Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods
US9595601B2 (en) 2014-12-03 2017-03-14 Joled, Inc. Method of fabricating thin-film semiconductor substrate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531033B2 (en) 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug
KR20110085909A (ko) 2010-01-20 2011-07-27 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기억 매체
US8870164B2 (en) 2010-01-20 2014-10-28 Tokyo Electron Limited Substrate processing method and storage medium
JP2012129521A (ja) * 2010-12-16 2012-07-05 Soytec 半導体構造同士を直接結合する方法、およびこの方法を使用して形成された結合された半導体構造
US8778773B2 (en) 2010-12-16 2014-07-15 Soitec Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods
KR20140020203A (ko) * 2012-08-08 2014-02-18 도쿄엘렉트론가부시키가이샤 Cu 배선의 형성 방법 및 기억매체
KR101662369B1 (ko) * 2012-08-08 2016-10-04 도쿄엘렉트론가부시키가이샤 Cu 배선의 형성 방법 및 기억매체
US9595601B2 (en) 2014-12-03 2017-03-14 Joled, Inc. Method of fabricating thin-film semiconductor substrate

Similar Documents

Publication Publication Date Title
US8125085B2 (en) Semiconductor device having wiring with oxide layer of impurity from the wiring
US8492289B2 (en) Barrier layer formation for metal interconnects through enhanced impurity diffusion
JP5380838B2 (ja) 半導体装置の製造方法
JP5560696B2 (ja) 半導体装置の製造方法
JP2008066428A (ja) 半導体装置の製造方法および半導体装置
JP2008047719A (ja) 半導体装置の製造方法
JP4675258B2 (ja) 半導体装置の製造方法および半導体装置
JP5060037B2 (ja) 半導体装置の製造方法
JP2009164471A (ja) 高信頼性銅配線及びその製造方法
JPWO2009107205A1 (ja) 半導体装置及びその製造方法
JP2009182000A (ja) 半導体装置およびその製造方法
JP2004235548A (ja) 半導体装置およびその製造方法
JP4152202B2 (ja) 半導体装置の製造方法
JP2011009439A (ja) 半導体装置の製造方法および半導体装置
JP5396854B2 (ja) 半導体装置の製造方法
JP5358950B2 (ja) 半導体装置の製造方法及び半導体装置
JP2008071850A (ja) 半導体装置の製造方法
JP2008060431A (ja) 半導体装置の製造方法
JP5190415B2 (ja) 半導体装置
JP4279195B2 (ja) 半導体装置
JP2006253666A (ja) 半導体装置およびその製造方法
JP2007059734A (ja) 半導体装置の製造方法および半導体装置
JP4492919B2 (ja) 半導体装置の製造方法
JP2007235125A (ja) 半導体装置およびその製造方法
JP2012009617A (ja) 半導体装置の製造方法、配線用銅合金、及び半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

A621 Written request for application examination

Effective date: 20101029

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120130

A761 Written withdrawal of application

Effective date: 20120606

Free format text: JAPANESE INTERMEDIATE CODE: A761