WO2012070151A1 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
WO2012070151A1
WO2012070151A1 PCT/JP2010/071172 JP2010071172W WO2012070151A1 WO 2012070151 A1 WO2012070151 A1 WO 2012070151A1 JP 2010071172 W JP2010071172 W JP 2010071172W WO 2012070151 A1 WO2012070151 A1 WO 2012070151A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor layer
insulating
semiconductor device
protective film
Prior art date
Application number
PCT/JP2010/071172
Other languages
English (en)
French (fr)
Inventor
中村　哲一
史朗 尾崎
武田　正行
豊生 宮島
多木　俊裕
雅仁 金村
健治 今西
俊英 吉川
渡部　慶二
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to KR1020137013327A priority Critical patent/KR101464909B1/ko
Priority to JP2012545585A priority patent/JP5664661B2/ja
Priority to PCT/JP2010/071172 priority patent/WO2012070151A1/ja
Priority to CN201080070366.6A priority patent/CN103229283B/zh
Publication of WO2012070151A1 publication Critical patent/WO2012070151A1/ja
Priority to US13/900,904 priority patent/US8866157B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • Some field effect transistors have a structure in which an AlGaN / GaN heterojunction is used and a GaN layer is used as an electron transit layer.
  • GaN has a wide band gap and is a material having a high breakdown voltage strength and a large saturation electron velocity, so that a semiconductor device capable of realizing a large current, high withstand voltage, and low on-resistance operation is formed. Promising as a material. Therefore, power saving exceeding the limit of silicon power devices is possible, and semiconductor devices using GaN-based materials are being studied as high-efficiency switching elements in the next generation.
  • an insulating film is usually formed on the entire surface of the field effect transistor or the like for passivation or the like after forming a gate electrode or a drain electrode.
  • an insulating film is formed as a protective film for passivation or the like. In some cases, a sufficient breakdown voltage cannot be obtained.
  • a semiconductor device such as a transistor in which an insulating film is formed between a gate electrode and a semiconductor layer
  • a semiconductor device and a semiconductor capable of obtaining a sufficient withstand voltage even when the insulating film is formed as a protective film.
  • the first semiconductor layer formed on the substrate, the second semiconductor layer formed on the first semiconductor layer, and the first semiconductor layer A source electrode and a drain electrode formed in contact with the second semiconductor layer, an opening formed in the first semiconductor layer, and formed above the second semiconductor layer and on an inner surface of the opening.
  • the first semiconductor layer formed on the substrate, the second semiconductor layer formed on the first semiconductor layer, and the first semiconductor layer A source electrode and a drain electrode formed on the semiconductor layer or in contact with the second semiconductor layer; an insulating film formed above the second semiconductor layer; and a gate electrode formed on the insulating film; And a protective film formed on the insulating film, wherein the protective film includes an amorphous film containing carbon as a main component.
  • a step of stacking and forming a first semiconductor layer and a second semiconductor layer on a substrate, the first semiconductor layer, or the second semiconductor Forming a source electrode and a drain electrode in contact with the layer; forming an opening in the second semiconductor layer; and forming an insulating film above the second semiconductor layer and on an inner surface of the opening
  • a step of forming a gate electrode in the opening through the insulating film, and a step of forming a protective film including an amorphous film mainly composed of carbon on the exposed insulating film It is characterized by that.
  • a step of stacking and forming a first semiconductor layer and a second semiconductor layer on a substrate, the first semiconductor layer, or the second semiconductor A step of forming a source electrode and a drain electrode in contact with the layer; a step of forming an insulating film above the second semiconductor layer; a step of forming a gate electrode on a portion of the insulating film; Forming a protective film including an amorphous film containing carbon as a main component on the insulating film.
  • the insulating film is formed as a protective film. Sufficient breakdown voltage can be obtained.
  • a transistor having an insulating film formed between a gate electrode and a semiconductor layer and having an insulating film as a protective film will be described.
  • a transistor having this structure is called a HEMT (High Electron Mobility Transistor), and an electron transit layer 512, an electron supply layer 513, and a cap layer 514 are stacked on a substrate 511 by epitaxial growth. Is formed.
  • a two-dimensional electron gas (2DEG) 512a is formed on the electron transit layer 512 closer to the electron supply layer 513.
  • the source electrode 515 and the drain electrode 516 are formed in an opening formed by removing the cap layer 514 and the electron supply layer 513, and are connected to the electron transit layer 512.
  • the gate electrode 518 is formed through an insulating film 517 in an opening formed by removing a part of the cap layer 514 and the electron supply layer 513. Note that the insulating film 517 is also formed on the cap layer 514, and a protective film 519 is formed on the insulating film 517.
  • the substrate 511 is a SiC substrate, a sapphire (Al 2 O 3 ) substrate or the like, the electron transit layer 512 is formed of i-GaN, and the electron supply layer 513 is formed of n-AlGaN, and the cap
  • the layer 514 is made of n-GaN.
  • the source electrode 515, the drain electrode 516, and the gate electrode 518 are formed of a metal material, and the insulating film 517 is formed by forming an aluminum oxide (Al 2 O 3 ) film by plasma ALD (Atomic Layer Deposition). Is formed.
  • the protective film 519 is formed of a silicon nitride (SiN) film. However, from the viewpoint of improving throughput or the like, generally, when the protective film 519 is formed, plasma CVD (at a high film formation rate) Chemical Vapor Deposition) is often used.
  • a transistor having a structure in which such a protective film 519 is formed tends to have a significantly lower breakdown voltage than a transistor having a structure in which the protective film 519 is not formed. That is, when the protective film 519 is formed, the withstand voltage of the transistor is lowered and the characteristics are deteriorated.
  • a silicon nitride film that is a protective film 519 is formed by plasma CVD, but an aluminum oxide film that is an insulating film 517 is reduced by a reduction action of hydrogen generated as a reaction byproduct generated from a film forming gas. A metal-rich layer is formed at the interface. As a result, it is considered that the withstand voltage decreases.
  • the protective film 519 is formed by plasma CVD, when the protective film 519 is formed, the surface of the insulating film 517 is damaged by plasma, and defects such as oxygen are generated. As a result, it is considered that the withstand voltage decreases.
  • the semiconductor device in this embodiment is a transistor called HEMT, and an electron transit layer 12, an electron supply layer 13, and a cap layer 14 are formed by being epitaxially grown on a substrate 11 made of a semiconductor or the like.
  • the source electrode 15 and the drain electrode 16 are connected to the electron transit layer 12, and the gate electrode 18 is formed in the opening formed by removing a part of the cap layer 14 and the electron supply layer 13. It is formed via an insulating film 17.
  • the insulating film 17 is also formed on the cap layer 14, and the first insulating protective film 21, the amorphous carbon film 22, and the second insulating protective film 23 are formed on the insulating film 17 as the protective film 20. Is formed.
  • the substrate 11 As the substrate 11, a SiC substrate, a sapphire (Al 2 O 3 ) substrate or the like is used.
  • the electron transit layer 12 serving as the first semiconductor layer is formed of i-GaN
  • the electron supply layer 13 serving as the second semiconductor layer is formed of n-AlGaN
  • the cap serving as the third semiconductor layer.
  • the layer 14 is made of n-GaN.
  • a two-dimensional electron gas (2DEG) 12a is formed on the side of the electron transit layer 12 closer to the electron supply layer 13.
  • the source electrode 15, the drain electrode 16, and the gate electrode 18 are made of a metal material
  • the insulating film 17 is formed by forming an aluminum oxide (Al 2 O 3 ) film by plasma ALD (Atomic Layer Deposition). Is formed.
  • the first insulating protective film 21 is formed of an aluminum oxide film
  • the second insulating protective film 23 is formed of a silicon nitride (SiN) film.
  • the amorphous carbon film 22 is an amorphous film containing carbon as a main component, and is also called DLC (Diamond-Like-Carbon).
  • the amorphous carbon film 22 is a high-density insulating film excellent in hydrogen barrier properties, has high insulating properties, and has high surface smoothness.
  • the hydrogen content in the film is suppressed as much as possible, and it is preferably diamond-like.
  • the film density is high and sp3 is large in carbon-carbon bonds.
  • the amorphous carbon film containing hydrogen that can be formed by CVD has the highest density of about 2.6 g / cm 3 , and the diamond density is 3.56 g / cm 3 . is there. Accordingly, the amorphous carbon film 22, 2.7 g / cm 3 or more, preferably 3.56 g / cm 3 or less.
  • the film density is calculated based on the result obtained by Rutherford backscattering method and the film thickness obtained by cross-sectional length measurement using TEM (Transmission Electron Microscope). Is done.
  • the carbon-carbon bonds in carbon include sp2 and sp3, and graphite (graphite) is formed by sp2 bonds, and diamond is formed by sp3 bonds.
  • the carbon-carbon bond is preferably sp2 ⁇ sp3.
  • Such an amorphous carbon film can be formed by an FCA (Filtered Cathodic Arc) method which is an arc vapor deposition method to be described later.
  • the amorphous carbon film formed by the FCA method had a film density of 3.2 g / cm 3 .
  • the film thickness of the amorphous carbon film to be formed is preferably 1 nm or more and 30 nm or less.
  • a film thickness of at least several atomic layers or more is required. Therefore, the entire surface cannot be covered with a film thickness of 1 nm or less.
  • the amorphous carbon film has a large stress, if the film thickness is increased, the film peels off due to the stress.
  • the amorphous carbon film 22 even when a silicon nitride (SiN) film is formed by plasma CVD as the second insulating protective film 23, plasma damage to the insulating film 17 is caused. There is no influence.
  • a gas containing a hydrogen component is not used, so that the aluminum oxide film on the surface of the insulating film 17 is not reduced by hydrogen or the like, and the surface of the insulating film 17 A metal rich layer is not formed. For these reasons, the withstand voltage can be increased.
  • a nucleation layer (not shown) is formed on a substrate 11, and semiconductor layers such as an electron transit layer 12, an electron supply layer 13, and a cap layer 14 are formed by MOVPE (Metal -Organic Vapor Phase Epitaxy) etc. to form by epitaxial growth.
  • MOVPE Metal -Organic Vapor Phase Epitaxy
  • the substrate 11 is a substrate such as SiC or sapphire (Al 2 O 3 ), and a nucleation layer (not shown) formed on the substrate 11 is, for example, a non-doped i-AlN having a thickness of 0.1 ⁇ m. It is formed by.
  • the electron transit layer 12 is made of non-doped i-GaN having a thickness of 3.0 ⁇ m, and the electron supply layer 13 is made of n-Al 0.25 Ga 0.75 N having a thickness of 20 nm.
  • the cap layer 14 is made of n-GaN having a thickness of 5 nm.
  • the semiconductor layer may be formed by crystal growth of the semiconductor layer by MBE (Molecular Beam Epitaxy) in addition to MOVPE.
  • the source electrode 15 and the drain electrode 16 are formed. Specifically, a photoresist is applied on the cap layer 14, and exposure and development are performed by an exposure apparatus, thereby forming a resist pattern (not shown) having openings in regions where the source electrode 15 and the drain electrode 16 are formed. Form. Thereafter, the cap layer 14 and the electron supply layer 13 in the region where the resist pattern is not formed are removed by dry etching such as RIE using chlorine gas, and etching is performed until the surface of the electron transit layer 12 is exposed. The dry etching performed at this time is performed by introducing about 30 sccm of chlorine gas as an etching gas into the chamber, setting the pressure in the chamber to about 2 Pa, and applying RF power of 20 W.
  • dry etching such as RIE using chlorine gas
  • a metal film made of a Ta / Al laminated film or the like is formed by vacuum deposition or the like, and then the metal film in the region where the resist pattern is formed is removed together with the resist pattern by lift-off to thereby form the source electrode 15 and the drain.
  • the electrode 16 is formed.
  • a heat treatment is performed at a temperature of 550 ° C. to make ohmic contact.
  • an opening 31 is formed. Specifically, a photoresist is applied on the cap layer 14, and exposure and development are performed by an exposure apparatus, thereby forming a resist pattern (not shown) having an opening in a region where the opening 31 is formed. Thereafter, a gas containing chlorine is introduced using the resist pattern as a mask and dry etching is performed by RIE or the like to remove a part of the cap layer 14 and the electron supply layer 13 in the region where the resist pattern is not formed. . Thereby, the opening part 31 is formed. After this, the resist pattern is removed.
  • an insulating film 17 is formed inside the opening 31 and on the cap layer 14.
  • the insulating film 17 is formed by depositing 5 to 100 nm of aluminum oxide, tantalum oxide, hafnium oxide, or the like by a film forming method such as ALD. Specifically, in this embodiment mode, aluminum oxide is formed to a thickness of 20 nm by ALD or the like.
  • the gate electrode 18 is formed. Specifically, a lower layer resist (not shown) (for example, trade name PMGI: manufactured by US Microchem) and an upper layer resist (not illustrated) (for example, trade name PFI32-A8: manufactured by Sumitomo Chemical Co., Ltd.) are formed on the insulating film 17. Each is formed by coating by a spin coat method or the like. Thereafter, exposure and development by an exposure apparatus are performed to form an opening having a diameter of about 0.8 ⁇ m in a region including a portion where the opening 31 is formed in the upper resist. Next, using the upper layer resist as a mask, the lower layer resist is wet etched with an alkaline developer.
  • a lower layer resist for example, trade name PMGI: manufactured by US Microchem
  • an upper layer resist for example, trade name PFI32-A8: manufactured by Sumitomo Chemical Co., Ltd.
  • a metal film (Ni: film thickness of about 10 nm / Au: film thickness of about 300 nm) is formed on the entire surface by vacuum deposition, and lift-off is performed using a heated organic solvent, whereby both the lower layer resist and the upper layer resist are formed. Then, the metal film formed on the upper resist is removed. Thereby, the gate electrode 18 made of Ni / Au is formed in the opening 31 via the insulating film 17.
  • the protective film 20 is formed by laminating the first insulating protective film 21, the amorphous carbon film 22, and the second insulating protective film 23 on the insulating film 17.
  • the first insulating protective film 21 is formed by forming an aluminum oxide film having a thickness of 50 nm by an ALD method.
  • the amorphous carbon film 22 is formed by the FCA method using a graphite target as a raw material so as to have a film thickness of about 10 nm under the conditions of an arc current of 70 A and an arc voltage of 26 V.
  • a silicon nitride film having a thickness of about 350 nm is formed by plasma CVD using SiH 4 , N 2 , and NH 3 as source gases under the condition of RF power of 60 W. To form.
  • FIG. 5 shows the withstand voltage of a transistor which is a semiconductor device in this embodiment and the withstand voltage of a transistor in which a laminated film of an aluminum oxide film and a silicon nitride film is formed as a protective film for comparison.
  • a transistor in which a laminated film of an aluminum oxide film and a silicon nitride film was formed as a protective film device breakdown occurred when a voltage of about 150 V was applied between the source electrode and the drain electrode.
  • element breakdown did not occur even when a voltage of 400 V or higher was applied between the source electrode and the drain electrode. Thereby, the withstand voltage can be improved in the semiconductor device in this embodiment.
  • FIG. 6 shows the structure of an FCA film forming apparatus used in the FCA method.
  • the FCA film forming apparatus includes a plasma generation unit 110, a plasma separation unit 120, a particle trap unit 130, a plasma transfer unit 140, and a film formation chamber 150.
  • the plasma generation unit 110, the plasma separation unit 120, and the particle trap unit 130 are all formed in a cylindrical shape and are connected in this order.
  • the plasma transfer unit 140 is also formed in a cylindrical shape, with one end connected to the plasma separation unit 120 substantially perpendicularly and the other end connected to the film forming chamber 150.
  • a stage 152 for installing a substrate 151 or the like to be formed is provided inside the film formation chamber 150.
  • An insulating plate 111 is provided at the lower end of the casing of the plasma generating unit 110, and graphite serving as a target (cathode) 112 is installed on the insulating plate 111.
  • a cathode coil 114 is provided on the outer periphery of the lower end of the casing of the plasma generator 110, and an anode 113 is provided on the inner wall surface of the casing.
  • a predetermined current is supplied to the cathode coil 114 from another power source (not shown) to generate a magnetic field for stabilizing the arc discharge.
  • carbon forming the graphite target 112 is evaporated and supplied as ions of the film forming material into the plasma.
  • An insulating ring 121 is provided at a boundary portion between the plasma generating unit 110 and the plasma separating unit 120, and the casing of the plasma generating unit 110 and the casing of the plasma separating unit 120 are electrically separated by the insulating ring 121.
  • Guide coils 122a and 122b for generating a magnetic field for moving the plasma generated in the plasma generation unit 110 in a predetermined direction while converging the plasma generated in the plasma generation unit 110 to the center of the case are provided on the outer periphery of the plasma separation unit 120.
  • an oblique magnetic field generating coil 123 that generates a magnetic field that bends the plasma traveling direction substantially perpendicularly is provided in the vicinity of the connection portion between the plasma separation unit 120 and the plasma transfer unit 140.
  • the particles generated in the plasma generation unit 110 go straight into the particle trap unit 130 without being affected by the magnetic field in the plasma separation unit 120.
  • a reflection plate 131 that reflects particles in the horizontal direction and a particle capture unit 132 that captures particles reflected by the reflection plate 131 are provided at the upper end of the particle trap unit 130.
  • a plurality of fins 133 are arranged obliquely with respect to the inside of the housing. The particles that have entered the particle capturing unit 132 are reflected many times by these fins 133, lose kinetic energy, and finally adhere to and be captured by the fin 133 or the housing wall surface of the particle capturing unit 132.
  • the plasma separated from the particles in the plasma separation unit 120 enters the plasma transfer unit 140.
  • the plasma transfer unit 140 is divided into a negative voltage application unit 142 and a communication unit 146.
  • An insulating ring 141 is provided between the negative voltage application unit 142 and the plasma separation unit 120 and between the negative voltage application unit 142 and the communication unit 146. Thereby, the plasma separation unit 120 and the negative voltage application unit 142 are electrically separated, and the communication unit 146 and the negative voltage application unit 142 are electrically separated.
  • the negative voltage application unit 142 is further divided into an inlet part 143 on the plasma separation part 120 side, an outlet part 145 on the connecting part 146 side, and an intermediate part 144 between the inlet part 143 and the outlet part 145.
  • An outer periphery of the inlet 143 is provided with a magnetic field 143a for generating a magnetic field for moving the plasma toward the film forming chamber 150 while converging the plasma.
  • a plurality of fins 143 b that capture particles that have entered the inlet portion 143 are installed obliquely with respect to the inner surface of the housing inside the inlet portion 143.
  • Apertures 144a and 144b having openings parasitic on the plasma flow path are provided on the inlet 143 side and the outlet 145 side of the intermediate part 144.
  • a guide coil 144c that generates a magnetic field for bending the plasma traveling direction is provided on the outer periphery of the intermediate portion 144.
  • the connecting portion 146 is formed so that the diameter gradually increases from the negative voltage applying portion 142 side toward the film forming chamber 150.
  • a plurality of fins 146a are also provided inside the connecting portion 146, and plasma is converged on the outer periphery of the boundary portion between the connecting portion 146 and the film forming chamber 150 to move toward the film forming chamber 150 side.
  • the guide coil 146b is provided.
  • the plasma generator 110 generates a plasma containing carbon ions by performing an arc discharge, and the plasma is applied to the substrate 151 while removing components that become particles by the oblique magnetic field generating coil 123 and the like. And so on. Thereby, an amorphous carbon film can be formed on the substrate 151 or the like.
  • the semiconductor device in this embodiment has a structure in which an amorphous carbon film 221 and an insulating protective film 222 are formed as a protective film 220 on the insulating film 17.
  • an electron transit layer 12, an electron supply layer 13, and a cap layer 14 are laminated on a substrate 11 made of a semiconductor or the like by epitaxial growth.
  • the source electrode 15 and the drain electrode 16 are connected to the electron transit layer 12, and the gate electrode 18 is formed in the opening formed by removing a part of the cap layer 14 and the electron supply layer 13. It is formed via an insulating film 17.
  • the insulating film 17 is also formed on the cap layer 14, and an amorphous carbon film 221 and an insulating protective film 222 are formed on the insulating film 17 as the protective film 220.
  • the insulating protective film 222 is formed of a silicon nitride (SiN) film formed by plasma CVD or the like.
  • the amorphous carbon film 221 is the same as the amorphous carbon film 22 in the first embodiment, and is an amorphous film mainly containing carbon.
  • the semiconductor device manufacturing method in the present embodiment is the same as that in FIGS. 3A to 4B in the semiconductor device manufacturing method in the first embodiment.
  • an amorphous carbon film 221 and an insulating protective film 222 are formed on the insulating film 17.
  • the amorphous carbon film 221 is formed by an FCA method using a graphite target as a raw material and an amorphous carbon film having a film thickness of about 10 nm under the conditions of an arc current of 70 A and an arc voltage of 26 V.
  • the insulating protective film 222 is formed by forming a silicon nitride film having a thickness of about 350 nm under the condition of RF power of 60 W using SiH 4 , N 2 , and NH 3 as a source gas by plasma CVD. .
  • the influence of plasma damage on the insulating film 17 is small when the amorphous carbon film 221 is formed. Further, since a gas containing a hydrogen component or the like is not used in the film formation, the aluminum oxide film on the surface of the insulating film 17 is not reduced by hydrogen or the like, and a metal-rich layer is formed on the surface of the insulating film 17. Is not formed. For these reasons, the withstand voltage can be increased. In addition, if the function as the protective film can be obtained only by the amorphous carbon film, the protective film has a structure in which only the amorphous carbon film 221 is formed without forming the insulating protective film 222. Also good.
  • FIG. 1 The structure of the semiconductor device in this embodiment is shown in FIG.
  • an electron transit layer 312, an electron supply layer 313, and a cap layer 314 are stacked by epitaxial growth on a substrate 311 made of a semiconductor or the like.
  • the source electrode 315 and the drain electrode 316 are formed to be connected to the electron transit layer 312, an insulating film 317 is formed on the cap layer 314, and a gate electrode 318 is further formed on the insulating film 317. Is formed.
  • a first insulating protective film 321, an amorphous carbon film 322, and a second insulating protective film 323 are formed as the protective film 320 on the exposed insulating film 317.
  • a SiC substrate, a sapphire (Al 2 O 3 ) substrate, or the like is used as the substrate 311.
  • the electron transit layer 332 serving as the first semiconductor layer is formed of i-GaN
  • the electron supply layer 313 serving as the second semiconductor layer is formed of n-AlGaN
  • the cap serving as the third semiconductor layer.
  • the layer 314 is made of n-GaN.
  • a two-dimensional electron gas (2DEG) 312a is formed on the side of the electron transit layer 312 close to the electron supply layer 313.
  • the source electrode 315, the drain electrode 316, and the gate electrode 318 are formed of a metal material, and the insulating film 17 is formed by forming an aluminum oxide (Al 2 O 3 ) film by plasma ALD.
  • the first insulating protective film 321 is formed of an aluminum oxide film
  • the second insulating protective film 323 is formed of a silicon nitride (SiN) film.
  • the amorphous carbon film 322 is the same as the amorphous carbon film 22 in the first embodiment.
  • a nucleation layer (not shown) is formed on a substrate 311, and semiconductor layers such as an electron transit layer 312, an electron supply layer 313, and a cap layer 314 are formed by MOVPE or the like. It is formed by epitaxial growth.
  • the substrate 311 is a substrate such as SiC or sapphire (Al 2 O 3 ), and a nucleation layer (not shown) formed on the substrate 311 is, for example, a non-doped i-AlN having a thickness of 0.1 ⁇ m. It is formed by.
  • the electron transit layer 312 is made of non-doped i-GaN having a thickness of 3.0 ⁇ m, and the electron supply layer 313 is made of n-Al 0.25 Ga 0.75 N having a thickness of 20 nm.
  • the cap layer 314 is made of n-GaN having a thickness of 5 nm.
  • a source electrode 315 and a drain electrode 316 are formed. Specifically, by applying a photoresist on the cap layer 314 and performing exposure and development with an exposure apparatus, a resist pattern (not shown) having openings in regions where the source electrode 315 and the drain electrode 316 are formed is formed. Form. Thereafter, the cap layer 314 and the electron supply layer 313 in the region where the resist pattern is not formed are removed by dry etching such as RIE using chlorine gas, and etching is performed until the surface of the electron transit layer 312 is exposed.
  • dry etching such as RIE using chlorine gas
  • a metal film made of a Ta / Al laminated film or the like is formed by vacuum deposition or the like, and then the metal film in the region where the resist pattern is formed is removed together with the resist pattern by lift-off to thereby form the source electrode 315 and the drain.
  • An electrode 316 is formed.
  • a heat treatment is performed at a temperature of 550 ° C. to make ohmic contact.
  • an insulating film 317 is formed on the cap layer 314.
  • the insulating film 317 is formed by depositing aluminum oxide, tantalum oxide, hafnium oxide, or the like with a thickness of 5 to 100 nm by a deposition method such as ALD. Specifically, in this embodiment mode, aluminum oxide is formed to a thickness of 20 nm by ALD or the like.
  • a gate electrode 318 is formed. Specifically, a photoresist is applied on the insulating film 317, and exposure and development are performed by an exposure apparatus, thereby forming a resist pattern (not shown) having an opening in a region where the gate electrode 318 is formed. Thereafter, a metal film (Ni: film thickness of about 10 nm / Au: film thickness of about 300 nm) is formed on the entire surface by vacuum deposition, and then immersed in an organic solvent or the like to resist the metal film formed on the resist pattern. It is removed by lift-off along with the pattern. Thereby, a gate electrode 318 made of Ni / Au is formed on the insulating film 317.
  • a protective film 320 is formed by laminating a first insulating protective film 321, an amorphous carbon film 322, and a second insulating protective film 323 on the insulating film 317.
  • the first insulating protective film 321 is formed by depositing an aluminum oxide film having a thickness of 50 nm by an ALD method.
  • the amorphous carbon film 322 is formed by an FCA method using a graphite target as a raw material and an amorphous carbon film having a thickness of about 10 nm under the conditions of an arc current of 70 A and an arc voltage of 26 V.
  • a silicon nitride film having a thickness of about 350 nm is formed by plasma CVD using SiH 4 , N 2 , and NH 3 as source gases under the condition of RF power of 60 W. To form.
  • Electron travel layer (first semiconductor layer) 12a 2DEG 13 Electron supply layer (second semiconductor layer) 14 Cap layer (third semiconductor layer) 15 Source electrode 16 Drain electrode 17 Insulating film 18 Gate electrode 20 Protective film 21 First insulating protective film 22 Amorphous carbon film 23 Second insulating protective film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　基板上に形成された第１の半導体層と、前記第１の半導体層上に形成された第２の半導体層と、前記第１の半導体層にまたは前記第２の半導体層に接して形成されたソース電極及びドレイン電極と、前記第１の半導体層に形成された開口部と、前記第２の半導体層の上方及び前記開口部の内部表面に形成された絶縁膜と、前記絶縁膜を介し前記開口部内に形成されたゲート電極と、前記絶縁膜上に形成された保護膜と、を有し、前記保護膜は、炭素を主成分とするアモルファス膜を含むものであることを特徴とする半導体装置を提供する。

Description

半導体装置及び半導体装置の製造方法
　本発明は、半導体装置及び半導体装置の製造方法に関する。
　電界効果型トランジスタとして、ＡｌＧａＮ／ＧａＮヘテロ接合を利用し、ＧａＮ層を電子走行層とした構造のものがある。ＧａＮは広いバンドギャップを有しており、高い破壊電圧強度、大きい飽和電子速度を有する材料であることから、大電流・高耐圧・低オン抵抗動作を実現することが可能な半導体装置を形成する材料として有望とされている。このため、シリコンパワーデバイスの限界を超える省電力化が可能であり、次世代における高効率スイッチング素子として、ＧａＮ系の材料を用いた半導体装置の検討が行なわれている。
　このような電界効果型トランジスタ等の半導体装置においては、通常、ゲート電極またはドレイン電極等を形成した後、パッシベーション等のため、電界効果型トランジスタ等の表面の全体に絶縁膜が形成されている。
特開２００８－１０３４０８号公報
　ところで、トランジスタを用いた電力用の高効率なスイッチング素子を実現するためには、オン抵抗の低減、ノーマリーオフ動作の実現、スイッチング素子の高耐圧化が求められている。このうち、スイッチング素子の高耐圧化に関しては、使用される用途等によっても異なるものの、一般的に、数１００Ｖから数ｋＶの大きな耐圧が必要となるため、ショットキーゲートを用いた構造では、実現することが困難である。よって、ゲート電極と半導体層との間に絶縁膜を形成することにより、ゲートリーク電流を低減し耐圧を向上させた構造のものがある。
　このようなゲート電極と半導体層との間に絶縁膜を形成したトランジスタにおいても、パッシベーション等のための保護膜として絶縁膜が形成されるが、保護膜を形成することのより、トランジスタでは耐圧が低くなり、十分な耐圧が得られない場合がある。
　従って、ゲート電極と半導体層との間に絶縁膜を形成したトランジスタ等の半導体装置において、保護膜として絶縁膜を形成した構造のものであっても十分な耐圧を得ることのできる半導体装置及び半導体装置の製造方法が求められている。
　本実施の形態の一観点によれば、基板上に形成された第１の半導体層と、前記第１の半導体層上に形成された第２の半導体層と、前記第１の半導体層にまたは前記第２の半導体層に接して形成されたソース電極及びドレイン電極と、前記第１の半導体層に形成された開口部と、前記第２の半導体層の上方及び前記開口部の内部表面に形成された絶縁膜と、前記絶縁膜を介し前記開口部内に形成されたゲート電極と、前記絶縁膜上に形成された保護膜と、を有し、前記保護膜は、炭素を主成分とするアモルファス膜を含むものであることを特徴とする。
　また、本実施の形態の他の一観点によれば、基板上に形成された第１の半導体層と、前記第１の半導体層上に形成された第２の半導体層と、前記第１の半導体層にまたは前記第２の半導体層に接して形成されたソース電極及びドレイン電極と、前記第２の半導体層の上方に形成された絶縁膜と、前記絶縁膜上に形成されたゲート電極と、前記絶縁膜上に形成された保護膜と、を有し、前記保護膜は、炭素を主成分とするアモルファス膜を含むものであることを特徴とする。
　また、本実施の形態の他の一観点によれば、基板上に第１の半導体層と、第２の半導体層を積層形成する工程と、前記第１の半導体層にまたは前記第２の半導体層に接してソース電極及びドレイン電極を形成する工程と、前記第２の半導体層に開口部を形成する工程と、前記第２の半導体層の上方及び前記開口部の内部表面に絶縁膜を形成する工程と、前記絶縁膜を介し前記開口部内にゲート電極を形成する工程と、露出している前記絶縁膜上に炭素を主成分とするアモルファス膜を含む保護膜を形成する工程と、を有することを特徴とする。
　また、本実施の形態の他の一観点によれば、基板上に第１の半導体層と、第２の半導体層を積層形成する工程と、前記第１の半導体層にまたは前記第２の半導体層に接してソース電極及びドレイン電極を形成する工程と、前記第２の半導体層の上方に絶縁膜を形成する工程と、前記絶縁膜上の一部にゲート電極を形成する工程と、露出している前記絶縁膜上に炭素を主成分とするアモルファス膜を含む保護膜を形成する工程と、を有することを特徴とする。
　開示の半導体装置及び半導体装置の製造方法によれば、ゲート電極と半導体層との間に絶縁膜を形成したトランジスタ等の半導体装置において、保護膜として絶縁膜を形成した構造のものであっても十分な耐圧を得ることができる。
保護膜が形成された電界効果型トランジスタの構造図 第１の実施の形態における半導体装置の構造図 第１の実施の形態における半導体装置の製造工程図（１） 第１の実施の形態における半導体装置の製造工程図（２） 半導体装置の耐圧の説明図 ＦＣＡ成膜装置の構造図 第２の実施の形態における半導体装置の構造図 第３の実施の形態における半導体装置の構造図 第３の実施の形態における半導体装置の製造工程図（１） 第３の実施の形態における半導体装置の製造工程図（２）
　発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
　〔第１の実施の形態〕
　最初に、ゲート電極と半導体層との間に絶縁膜を形成した構造のトランジスタにおいて、保護膜として絶縁膜を形成した構造のトランジスタについて説明する。図１に示されるように、この構造のトランジスタは、ＨＥＭＴ（High Electron Mobility Transistor）と呼ばれるものであり、基板５１１上に、電子走行層５１２、電子供給層５１３、キャップ層５１４がエピタキシャル成長により積層して形成されている。尚、この構造により、電子走行層５１２において電子供給層５１３に近い側に２次元電子ガス（２ＤＥＧ：２ dimensional electron gas）５１２ａが形成される。また、ソース電極５１５及びドレイン電極５１６は、キャップ層５１４及び電子供給層５１３を除去することにより形成された開口部内に形成されており、電子走行層５１２と接続されている。ゲート電極５１８は、キャップ層５１４及び電子供給層５１３の一部を除去することにより形成された開口部内に絶縁膜５１７を介して形成されている。尚、絶縁膜５１７はキャップ層５１４上にも形成されており、絶縁膜５１７の上には、保護膜５１９が形成されている。
　基板５１１はＳｉＣ基板、サファイア（Ａｌ２Ｏ３）基板等が用いられており、電子走行層５１２はｉ－ＧａＮにより形成されており、電子供給層５１３はｎ－ＡｌＧａＮにより形成されており、キャップ層５１４はｎ－ＧａＮにより形成されている。また、ソース電極５１５、ドレイン電極５１６及びゲート電極５１８は金属材料により形成されており、絶縁膜５１７は、プラズマＡＬＤ（Atomic Layer Deposition）により酸化アルミニウム（Ａｌ２Ｏ３）膜を成膜することにより形成されている。また、保護膜５１９は、窒化シリコン（ＳｉＮ）膜により形成されているが、スループットの向上等の観点より、保護膜５１９を形成する際には、一般的に、成膜レートが速いプラズマＣＶＤ（Chemical Vapor Deposition）が多く用いられている。
　ところで、このような保護膜５１９を形成した構造のトランジスタは、保護膜５１９が形成されていない構造のトランジスタと比較して、絶縁耐圧が大幅に低下する傾向にあることが確認されている。即ち、保護膜５１９を形成することにより、トランジスタの絶縁耐圧が低下し、特性が低下してしまう。
　このようにゲートリーク電流が増加することの原因については、様々な理由が考えられる。例えば、保護膜５１９である窒化シリコン膜はプラズマＣＶＤにより成膜されるが、成膜ガスより生成される反応副成生物として発生する水素の還元作用等により、絶縁膜５１７である酸化アルミニウム膜の界面において、メタルリッチな層が形成されてしまう。これにより絶縁耐圧が低下することが考えられる。また、保護膜５１９はプラズマＣＶＤにより成膜されるものであるため、保護膜５１９が成膜される際に、絶縁膜５１７の表面においてプラズマによるダメージを受け、酸素等の欠損が生じてしまい、これにより絶縁耐圧が低下することが考えられる。
　尚、保護膜５１９として酸化シリコン膜と窒化シリコン膜との２層膜を形成した場合においても同様に絶縁耐圧の低下が確認されている。
　（半導体装置の構造）
　次に、本実施の形態における半導体装置について説明する。本実施の形態における半導体装置の構造を図２に示す。本実施の形態における半導体装置は、ＨＥＭＴと呼ばれるトランジスタであり、半導体等からなる基板１１上に、電子走行層１２、電子供給層１３、キャップ層１４がエピタキシャル成長により積層して形成されている。また、ソース電極１５及びドレイン電極１６は電子走行層１２と接続されて形成されており、ゲート電極１８は、キャップ層１４及び電子供給層１３の一部を除去することにより形成された開口部内に絶縁膜１７を介して形成されている。尚、絶縁膜１７はキャップ層１４上にも形成されており、絶縁膜１７の上には、保護膜２０として、第１の絶縁保護膜２１、アモルファスカーボン膜２２及び第２の絶縁保護膜２３が形成されている。
　基板１１はＳｉＣ基板、サファイア（Ａｌ２Ｏ３）基板等が用いられている。第１の半導体層となる電子走行層１２はｉ－ＧａＮにより形成されており、第２の半導体層となる電子供給層１３はｎ－ＡｌＧａＮにより形成されており、第３の半導体層となるキャップ層１４はｎ－ＧａＮにより形成されている。尚、この構造により、電子走行層１２において電子供給層１３に近い側に２次元電子ガス（２ＤＥＧ）１２ａが形成される。また、ソース電極１５、ドレイン電極１６及びゲート電極１８は金属材料により形成されており、絶縁膜１７は、プラズマＡＬＤ（Atomic Layer Deposition）により酸化アルミニウム（Ａｌ２Ｏ３）膜を成膜することにより形成されている。また、第１の絶縁保護膜２１は、酸化アルミニウム膜により形成されており、第２の絶縁保護膜２３は、窒化シリコン（ＳｉＮ）膜により形成されている。
　アモルファスカーボン膜２２は、後述するように、炭素を主成分とするアモルファス膜であり、ＤＬＣ（Diamond Like Carbon）とも呼ばれる。このアモルファスカーボン膜２２は、水素バリア性に優れる高密度な絶縁膜であり、高い絶縁性を有しており、また、表面平滑性も高い膜である。アモルファスカーボン膜において、高い絶縁性、高密度性等を得るためには、膜中の水素含有量が極力抑制されており、ダイヤモンドライクであることが好ましい。具体的には、膜密度が高く、炭素間結合においてｓｐ３が多い状態であることが好ましい。
　膜密度については、ＣＶＤにより成膜することのできる水素を含むアモルファスカーボン膜では、密度が最も高いもので約２．６ｇ／ｃｍ３であり、また、ダイアモンドの密度が３．５６ｇ／ｃｍ３である。従って、アモルファスカーボン膜２２は、２．７ｇ／ｃｍ３以上、３．５６ｇ／ｃｍ３以下であることが好ましい。尚、膜密度の測定は、シリコン基板上にアモルファスカーボン膜を成膜し、ラザフォード後方散乱法により得られた結果と、ＴＥＭ（Transmission Electron Microscope）による断面測長により得られた膜厚に基づき算出される。また、カーボンにおける炭素間結合には、結合様式としてｓｐ２とｓｐ３があり、グラファイト（黒鉛）はｓｐ２の結合により形成され、ダイアモンドはｓｐ３の結合により形成されている。従って、アモルファスカーボン膜が、よりダイヤモンドライクであるためには、ｓｐ２の結合よりもｓｐ３の結合が多い方が好ましい。即ち、炭素間結合が、ｓｐ２≦ｓｐ３であることが好ましい。このようなアモルファスカーボン膜は、後述するアーク蒸着法であるＦＣＡ（Filtered Cathodic Arc）法により形成することが可能である。尚、ＦＣＡ法により成膜されたアモルファスカーボン膜の膜密度は、３．２ｇ／ｃｍ３であった。
　また、成膜されるアモルファスカーボン膜の膜厚は、１ｎｍ以上、３０ｎｍ以下が好ましい。アモルファスカーボン膜により全面を覆うためには、少なくとも数原子層以上の膜厚が必要となるため、１ｎｍ以下の膜厚では全面を覆うことができない。また、アモルファスカーボン膜は応力が大きいため、膜厚が厚くなると応力により膜剥がれが発生してしまう。ここで、アモルファスカーボン膜を３０ｎｍ以下の膜厚で形成した場合には、膜剥がれが発生しにくいことが知見として得られている。よって、アモルファスカーボン膜を３０ｎｍ以下の膜厚が好ましことは、このことに基づくものである。
　本実施の形態における半導体装置では、アモルファスカーボン膜２２を形成することにより、第２の絶縁保護膜２３としてプラズマＣＶＤにより窒化シリコン（ＳｉＮ）膜を形成した場合においても、絶縁膜１７に与えるプラズマダメージの影響がない。また、アモルファスカーボン膜２１を形成する際に、水素成分を含有するガス等を用いていないため、絶縁膜１７の表面における酸化アルミニウム膜が水素等により還元されることがなく、絶縁膜１７の表面にメタルリッチな層が形成されない。これらの理由により絶縁耐圧を高めることができる。
　（半導体装置の製造方法）
　次に、図３及び図４に基づき本実施の形態における半導体装置の製造方法について説明する。
　最初に、図３（ａ）に示されるように、基板１１上に、不図示の核形成層を形成し、電子走行層１２、電子供給層１３、キャップ層１４等の半導体層をＭＯＶＰＥ（Metal-Organic Vapor Phase Epitaxy）等によりエピタキシャル成長させることにより形成する。
　基板１１は、ＳｉＣ、サファイア（Ａｌ２Ｏ３）等の基板が用いられており、基板１１上に形成される不図示の核形成層は、例えば、厚さ０．１μｍのノンドープのｉ－ＡｌＮにより形成されている。電子走行層１２は、厚さ３．０μｍのノンドープのｉ－ＧａＮにより形成されており、電子供給層１３は、厚さ２０ｎｍのｎ－Ａｌ０．２５Ｇａ０．７５Ｎにより形成されている。また、キャップ層１４は、厚さ５ｎｍのｎ－ＧａＮにより形成されている。尚、半導体層は、ＭＯＶＰＥの他、ＭＢＥ（Molecular Beam Epitaxy）により半導体層を結晶成長させることにより形成してもよい。
　次に、図３（ｂ）に示されるように、ソース電極１５及びドレイン電極１６を形成する。具体的には、キャップ層１４上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極１５及びドレイン電極１６が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素ガスを用いたＲＩＥ等によるドライエッチングによりレジストパターンの形成されていない領域のキャップ層１４及び電子供給層１３を除去し、電子走行層１２の表面が露出するまでエッチングを行なう。この際行なわれるドライエッチングは、チャンバー内にエッチングガスとして塩素ガスを約３０ｓｃｃｍを導入し、チャンバー内の圧力を約２Ｐａに設定し、ＲＦパワーを２０Ｗ印加することにより行なわれる。この後、真空蒸着等によりＴａ／Ａｌの積層膜等からなる金属膜を成膜した後、リフトオフによりレジストパターンの形成されている領域の金属膜をレジストパターンとともに除去することによりソース電極１５及びドレイン電極１６を形成する。尚、リフトオフを行なった後、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせる。
　次に、図３（ｃ）に示されるように、開口部３１を形成する。具体的には、キャップ層１４上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部３１の形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンをマスクとして、塩素を含むガスを導入してＲＩＥ等によるドライエッチングを行なうことにより、レジストパターンの形成されていない領域のキャップ層１４及び電子供給層１３の一部を除去する。これにより、開口部３１を形成する。尚、この後、レジストパターンは除去される。
　次に、図４（ａ）に示されるように、開口部３１の内部、キャップ層１４上に、絶縁膜１７を形成する。絶縁膜１７は、ＡＬＤ等による成膜方法により、酸化アルミニウム、酸化タンタル、酸化ハフニウム等を５ｎｍ～１００ｎｍ成膜することにより形成する。具体的には、本実施の形態では、ＡＬＤ等により酸化アルミニウムを２０ｎｍの厚さ成膜することにより形成する。
　次に、図４（ｂ）に示されるように、ゲート電極１８を形成する。具体的には、絶縁膜１７上に、不図示の下層レジスト（例えば、商品名ＰＭＧＩ：米国マイクロケム社製）及び不図示の上層レジスト（例えば、商品名ＰＦＩ３２－Ａ８：住友化学社製）をそれぞれスピンコート法等により塗布することにより形成する。この後、露光装置による露光、現像を行なうことにより、上部レジストに開口部３１が形成されている部分を含む領域に約０．８μm径程度の開口を形成する。次に、上層レジストをマスクとして、下層レジストをアルカリ現像液でウェットエッチングする。この後、全面に金属膜（Ｎｉ：膜厚約１０ｎｍ／Ａｕ：膜厚約３００ｎｍ）を真空蒸着により成膜した後、加温した有機溶剤を用いてリフトオフを行なうことにより下層レジスト及び上層レジストともに、上層レジスト上に成膜された金属膜を除去する。これにより、絶縁膜１７を介した開口部３１内にＮｉ／Ａｕからなるゲート電極１８を形成する。
　次に、図４（ｃ）に示されるように、絶縁膜１７上に、第１の絶縁保護膜２１、アモルファスカーボン膜２２、第２の絶縁保護膜２３を積層することにより保護膜２０を形成する。第１の絶縁保護膜２１は、ＡＬＤ法により膜厚が５０ｎｍの酸化アルミニウム膜を成膜することにより形成する。アモルファスカーボン膜２２は、ＦＣＡ法により、グラファイトターゲットを原料として、アーク電流７０Ａ、アーク電圧２６Ｖの条件により、膜厚が約１０ｎｍとなるように成膜する。第２の絶縁保護膜２３は、プラズマＣＶＤ法により、原料ガスとしてＳｉＨ４、Ｎ２、ＮＨ３を用いて、ＲＦパワー６０Ｗの条件において、膜厚が約３５０ｎｍの窒化シリコン膜を成膜することにより形成する。
　以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。
　図５には、本実施の形態における半導体装置であるトランジスタにおける耐圧と、比較のため保護膜として酸化アルミニウム膜と窒化シリコン膜との積層膜を形成したトランジスタの耐圧を示す。保護膜として酸化アルミニウム膜と窒化シリコン膜との積層膜を形成したトランジスタでは、ソース電極とドレイン電極との間に約１５０Ｖの電圧を印加することにより素子破壊が発生した。これに対し、本実施の形態におけるトランジスタでは、ソース電極とドレイン電極との間に４００Ｖ以上の電圧を印加した場合においても素子破壊は発生することがなかった。これにより、本実施の形態における半導体装置では絶縁耐圧を向上させることができる。
　（アモルファスカーボン膜の成膜）
　次に、アモルファスカーボン膜を成膜するためのＦＣＡ法について説明する。図６に、ＦＣＡ法に用いられるＦＣＡ成膜装置の構造を示す。このＦＣＡ成膜装置は、プラズマ発生部１１０、プラズマ分離部１２０、パーティクルトラップ部１３０、プラズマ移送部１４０、成膜チャンバー１５０を有している。プラズマ発生部１１０、プラズマ分離部１２０及びパーティクルトラップ部１３０は、いずれも筒状に形成されており、この順で連結されている。プラズマ移送部１４０も筒状に形成されており、一方の端部はプラズマ分離部１２０に略垂直に接続されており、他方の端部は、成膜チャンバー１５０に接続されている。成膜チャンバー１５０の内部には、成膜対象となる基板等１５１を設置するためのステージ１５２が設けられている。
　プラズマ発生部１１０の筐体下端部には絶縁板１１１が設けられており、この絶縁板１１１の上には、ターゲット（カソード）１１２となるグラファイトが設置されている。また、プラズマ発生部１１０の筐体下端部の外周には、カソードコイル１１４が設けられており、筐体の内壁面にはアノード１１３が設けられている。アモルファスカーボン膜を成膜する際には、不図示の電源より、ターゲット１１２とアノード１１３との間に、所定の電圧を印加し、アーク放電を発生させ、ターゲット１１２の上方にプラズマを発生させる。この際、カソードコイル１１４には、別の不図示の電源より所定の電流が供給され、アーク放電を安定化させるための磁場を発生させる。このアーク放電により、グラファイトのターゲット１１２を形成しているカーボンが蒸発し、プラズマ中に成膜材料のイオンとして供給される。
　プラズマ発生部１１０とプラズマ分離部１２０との境界部分には絶縁リング１２１が設けられており、この絶縁リング１２１によりプラズマ発生部１１０の筐体とプラズマ分離部１２０の筐体とが電気的に分離されている。プラズマ分離部１２０の筐体の外周には、プラズマ発生部１１０において発生したプラズマを筐体の中心部に収束させつつ所定の方向に移動させるための磁場を発生させるガイドコイル１２２ａ、１２２ｂが設けられている。また、プラズマ分離部１２０とプラズマ移送部１４０との接続部近傍には、プラズマの進行方向を略垂直に曲げる磁場を発生させる斜め磁場発生コイル１２３が設けられている。
　パーティクルトラップ部１３０には、プラズマ発生部１１０において発生したパーティクルがプラズマ分離部１２０における磁場の影響を殆ど受けることなく直進して進入する。パーティクルトラップ部１３０の上端部には、パーティクルを横方向に反射する反射板１３１と、反射板１３１により反射されたパーティクルを捕捉するパーティクル捕捉部１３２が設けられている。パーティクル捕捉部１３２には、複数のフィン１３３が筐体内部に対し斜めに配置されている。パーティクル捕捉部１３２に進入したパーティクルは、これらのフィン１３３により何度も反射され、運動エネルギーを失い、最終的には、フィン１３３またはパーティクル捕捉部１３２の筐体壁面等に付着し捕捉される。
　プラズマ移送部１４０には、プラズマ分離部１２０においてパーティクルと分離されたプラズマが進入する。プラズマ移送部１４０は、負電圧印加部１４２と連絡部１４６とに区画されている。負電圧印加部１４２とプラズマ分離部１２０との間及び負電圧印加部１４２と連絡部１４６との間には絶縁リング１４１が設けられている。これにより、プラズマ分離部１２０と負電圧印加部１４２とは電気的に分離されており、連絡部１４６と負電圧印加部１４２とは電気的に分離されている。
　負電圧印加部１４２は、更に、プラズマ分離部１２０側の入口部１４３と、連絡部１４６側の出口部１４５と、入口部１４３と出口部１４５の間の中間部１４４とに区画されている。入口部１４３の外周にはプラズマを収束しつつ成膜チャンバー１５０側に移動させるための磁場を発生させる１４３ａが設けられている。また、入口部１４３の内側には、入口部１４３に進入したパーティクルを捕捉する複数のフィン１４３ｂが筐体内面に対し斜めに設置されている。
　中間部１４４の入口部１４３側及び出口部１４５側には、プラズマの流路を寄生する開口部を有するアパーチャ１４４ａ及び１４４ｂが設けられている。また、中間部１４４の外周には、プラズマの進行方向を曲げるための磁場を発生させるガイドコイル１４４ｃが設けられている。
　連絡部１４６は、負電圧印加部１４２側から成膜チャンバー１５０に向かって、徐々に径が広くなるように形成されている。この連絡部１４６の内側にも、複数のフィン１４６ａが設置されており、連絡部１４６と成膜チャンバー１５０との境界部分の外周には、プラズマを収束しつつ成膜チャンバー１５０側に移動させるためのガイドコイル１４６ｂが設けられている。
　このＦＣＡ成膜装置では、プラズマ発生部１１０において、アーク放電させることにより、炭素イオンが含まれるプラズマを発生させ、斜め磁場発生コイル１２３等により、パーティクルとなる成分を除去しつつ、プラズマを基板１５１等まで到達させることができる。これにより、基板１５１等上にアモルファスカーボン膜を成膜することができる。
　〔第２の実施の形態〕
　次に、第２の実施の形態について説明する。本実施の形態における半導体装置は、絶縁膜１７上に保護膜２２０としてアモルファスカーボン膜２２１及び絶縁保護膜２２２を形成した構造のものである。
　具体的には、図７に示されるように、半導体等からなる基板１１上に、電子走行層１２、電子供給層１３、キャップ層１４がエピタキシャル成長により積層して形成されている。また、ソース電極１５及びドレイン電極１６は電子走行層１２と接続されて形成されており、ゲート電極１８は、キャップ層１４及び電子供給層１３の一部を除去することにより形成された開口部内に絶縁膜１７を介して形成されている。更に、絶縁膜１７はキャップ層１４上にも形成されており、絶縁膜１７の上には、保護膜２２０としてアモルファスカーボン膜２２１及び絶縁保護膜２２２が形成されている。絶縁保護膜２２２は、プラズマＣＶＤ等により成膜された窒化シリコン（ＳｉＮ）膜により形成されている。アモルファスカーボン膜２２１は、第１の実施の形態におけるアモルファスカーボン膜２２と同様のものであり、炭素を主成分とするアモルファス膜である。
　次に、本実施の形態における半導体装置の製造方法について説明する。本実施の形態における半導体装置の製造方法は、第１の実施の形態における半導体装置の製造方法における図３（ａ）～図４（ｂ）までは同一である。図４（ｂ）に示される工程の後、絶縁膜１７上にアモルファスカーボン膜２２１及び絶縁保護膜２２２を形成する。具体的には、アモルファスカーボン膜２２１は、ＦＣＡ法により、グラファイトターゲットを原料として、アーク電流７０Ａ、アーク電圧２６Ｖの条件により、膜厚が約１０ｎｍのアモルファスカーボン膜を成膜する。絶縁保護膜２２２は、プラズマＣＶＤ法により、原料ガスとしてＳｉＨ４、Ｎ２、ＮＨ３を用いて、ＲＦパワー６０Ｗの条件において、膜厚が約３５０ｎｍの窒化シリコン膜を成膜することにより形成する。
　本実施の形態における半導体装置では、アモルファスカーボン膜２２１を形成する際において、絶縁膜１７に与えるプラズマダメージの影響が少ない。また、成膜の際に水素成分を含有するガス等を用いていないため、絶縁膜１７の表面における酸化アルミニウム膜が水素等により還元されることがなく、絶縁膜１７の表面にメタルリッチな層が形成されない。これらの理由により、絶縁耐圧を高めることができる。尚、保護膜としての機能が、アモルファスカーボン膜のみで得ることができるのであれば、保護膜として、絶縁保護膜２２２を形成することなく、アモルファスカーボン膜２２１のみを形成した構造のものであってもよい。
　尚、上記以外の内容については、第１の実施の形態と同様である。
　〔第３の実施の形態〕
　次に、第３の本実施の形態における半導体装置について説明する。本実施の形態における半導体装置の構造を図８に示す。本実施の形態における半導体装置は、半導体等からなる基板３１１上に、電子走行層３１２、電子供給層３１３、キャップ層３１４がエピタキシャル成長により積層して形成されている。また、ソース電極３１５及びドレイン電極３１６は電子走行層３１２と接続されて形成されており、キャップ層３１４上には絶縁膜３１７が形成されており、更に、絶縁膜３１７上にはゲート電極３１８が形成されている。また、露出している絶縁膜３１７の上には、保護膜３２０として、第１の絶縁保護膜３２１、アモルファスカーボン膜３２２及び第２の絶縁保護膜３２３が形成されている。
　基板３１１はＳｉＣ基板、サファイア（Ａｌ２Ｏ３）基板等が用いられている。第１の半導体層となる電子走行層３３２はｉ－ＧａＮにより形成されており、第２の半導体層となる電子供給層３１３はｎ－ＡｌＧａＮにより形成されており、第３の半導体層となるキャップ層３１４はｎ－ＧａＮにより形成されている。尚、上記構造により、電子走行層３１２において電子供給層３１３に近い側に２次元電子ガス（２ＤＥＧ）３１２ａが形成される。
また、ソース電極３１５、ドレイン電極３１６及びゲート電極３１８は金属材料により形成されており、絶縁膜１７は、プラズマＡＬＤにより酸化アルミニウム（Ａｌ２Ｏ３）膜を成膜することにより形成されている。また、第１の絶縁保護膜３２１は、酸化アルミニウム膜により形成されており、第２の絶縁保護膜３２３は、窒化シリコン（ＳｉＮ）膜により形成されている。アモルファスカーボン膜３２２は、第１の実施の形態におけるアモルファスカーボン膜２２と同様のものが用いられている。
　（半導体装置の製造方法）
　次に、図９及び図１０に基づき本実施の形態における半導体装置の製造方法について説明する。
　最初に、図９（ａ）に示されるように、基板３１１上に、不図示の核形成層を形成し、電子走行層３１２、電子供給層３１３、キャップ層３１４等の半導体層をＭＯＶＰＥ等によりエピタキシャル成長させることにより形成する。
　基板３１１は、ＳｉＣ、サファイア（Ａｌ２Ｏ３）等の基板が用いられており、基板３１１上に形成される不図示の核形成層は、例えば、厚さ０．１μｍのノンドープのｉ－ＡｌＮにより形成されている。電子走行層３１２は、厚さ３．０μｍのノンドープのｉ－ＧａＮにより形成されており、電子供給層３１３は、厚さ２０ｎｍのｎ－Ａｌ０．２５Ｇａ０．７５Ｎにより形成されている。また、キャップ層３１４は、厚さ５ｎｍのｎ－ＧａＮにより形成されている。
　次に、図９（ｂ）に示されるように、ソース電極３１５及びドレイン電極３１６を形成する。具体的には、キャップ層３１４上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極３１５及びドレイン電極３１６が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素ガスを用いたＲＩＥ等によるドライエッチングによりレジストパターンの形成されていない領域のキャップ層３１４及び電子供給層３１３を除去し、電子走行層３１２の表面が露出するまでエッチングを行なう。この後、真空蒸着等によりＴａ／Ａｌの積層膜等からなる金属膜を成膜した後、リフトオフによりレジストパターンの形成されている領域の金属膜をレジストパターンとともに除去することによりソース電極３１５及びドレイン電極３１６を形成する。尚、リフトオフを行なった後、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせる。
　次に、図９（ｃ）に示されるように、キャップ層３１４上に、絶縁膜３１７を形成する。絶縁膜３１７は、ＡＬＤ等による成膜方法により、酸化アルミニウム、酸化タンタル、酸化ハフニウム等を５ｎｍ～１００ｎｍ成膜することにより形成する。具体的には、本実施の形態では、ＡＬＤ等により酸化アルミニウムを２０ｎｍの厚さ成膜することにより形成する。
　次に、図１０（ａ）に示されるように、ゲート電極３１８を形成する。具体的には、絶縁膜３１７上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極３１８が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、全面に金属膜（Ｎｉ：膜厚約１０ｎｍ／Ａｕ：膜厚約３００ｎｍ）を真空蒸着により成膜した後、有機溶剤等に浸漬させることによりレジストパターン上に形成された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、絶縁膜３１７上にＮｉ／Ａｕからなるゲート電極３１８を形成する。
　次に、図１０（ｂ）に示されるように、絶縁膜３１７上に、第１の絶縁保護膜３２１、アモルファスカーボン膜３２２、第２の絶縁保護膜３２３を積層することにより保護膜３２０を形成する。第１の絶縁保護膜３２１は、ＡＬＤ法により膜厚が５０ｎｍの酸化アルミニウム膜を成膜することにより形成する。アモルファスカーボン膜３２２は、ＦＣＡ法により、グラファイトターゲットを原料として、アーク電流７０Ａ、アーク電圧２６Ｖの条件により、膜厚が約１０ｎｍのアモルファスカーボン膜を成膜する。第２の絶縁保護膜３２３は、プラズマＣＶＤ法により、原料ガスとしてＳｉＨ４、Ｎ２、ＮＨ３を用いて、ＲＦパワー６０Ｗの条件において、膜厚が約３５０ｎｍの窒化シリコン膜を成膜することにより形成する。
　以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。
　尚、上記以外の内容については、第１の実施の形態と同様であり、保護膜の構造については、第２の実施の形態に記載されている構造のものについても同様に適用することができる。
　以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
１１　　　　基板
１２　　　　電子走行層（第１の半導体層）
１２ａ　　　２ＤＥＧ
１３　　　　電子供給層（第２の半導体層）
１４　　　　キャップ層（第３の半導体層）
１５　　　　ソース電極
１６　　　　ドレイン電極
１７　　　　絶縁膜
１８　　　　ゲート電極
２０　　　　保護膜
２１　　　　第１の絶縁保護膜
２２　　　　アモルファスカーボン膜
２３　　　　第２の絶縁保護膜

Claims (20)

  1. 　基板上に形成された第１の半導体層と、
    　前記第１の半導体層上に形成された第２の半導体層と、
    　前記第１の半導体層にまたは前記第２の半導体層に接して形成されたソース電極及びドレイン電極と、
    　前記第１の半導体層に形成された開口部と、
    　前記第２の半導体層の上方及び前記開口部の内部表面に形成された絶縁膜と、
    　前記絶縁膜を介し前記開口部内に形成されたゲート電極と、
    　前記絶縁膜上に形成された保護膜と、
    　を有し、
    　前記保護膜は、炭素を主成分とするアモルファス膜を含むものであることを特徴とする半導体装置。
  2. 　基板上に形成された第１の半導体層と、
    　前記第１の半導体層上に形成された第２の半導体層と、
    　前記第１の半導体層にまたは前記第２の半導体層に接して形成されたソース電極及びドレイン電極と、
    　前記第２の半導体層の上方に形成された絶縁膜と、
    　前記絶縁膜上に形成されたゲート電極と、
    　前記絶縁膜上に形成された保護膜と、
    　を有し、
    　前記保護膜は、炭素を主成分とするアモルファス膜を含むものであることを特徴とする半導体装置。
  3. 　前記保護膜は、炭素を主成分とするアモルファス膜と絶縁保護膜により形成されているものであり、
    　前記炭素を主成分とするアモルファス膜は、前記絶縁膜上に形成されるものであり、
    　前記絶縁保護膜は、前記炭素を主成分とするアモルファス膜上に形成されるものであることを特徴とする請求項１または２に記載の半導体装置。
  4. 　前記絶縁保護膜は、窒化シリコンを含むものであることを特徴とする請求項３に記載の半導体装置。
  5. 　前記保護膜は、第１の絶縁保護膜と炭素を主成分とするアモルファス膜と第２の絶縁保護膜により形成されているものであり、
    　前記第１の絶縁保護膜は、前記絶縁膜上に形成されるものであり、
    　前記炭素を主成分とするアモルファス膜は、前記第１の絶縁保護膜上に形成されるものであって、
    　前記第２の絶縁保護膜は、前記炭素を主成分とするアモルファス膜上に形成されるものであることを特徴とする請求項１または２に記載の半導体装置。
  6. 　前記第２の絶縁保護膜は、窒化シリコンを含むものであることを特徴とする請求項５に記載の半導体装置。
  7. 　前記第１の絶縁保護膜は、前記絶縁膜と同じ材料により形成されているものであることを特徴とする請求項５または６に記載の半導体装置。
  8. 　前記炭素を主成分とするアモルファス膜は、膜厚が、１ｎｍ以上、３０ｎｍ以下であることを特徴とする請求項１から７のいずれかに記載の半導体装置。
  9. 　前記炭素を主成分とするアモルファス膜における炭素間結合の比率は、ｓｐ２≦ｓｐ３であることを特徴とする請求項１から８のいずれかに記載の半導体装置。
  10. 　前記炭素を主成分とするアモルファス膜における膜密度は、２．７ｇ／ｃｍ３以上、３．５６ｇ／ｃｍ３以下であることを特徴とする請求項１から９のいずれかに記載の半導体装置。
  11. 　前記絶縁膜は、酸化アルミニウムにより形成されているものであることを特徴とする請求項１から１０のいずれかに記載の半導体装置。
  12. 　前記第１の半導体層は、ＧａＮを含むものであることを特徴とする請求項１から１１のいずれかに記載の半導体装置。
  13. 　前記第２の半導体層は、ＡｌＧａＮを含むものであることを特徴とする請求項１から１２のいずれかに記載の半導体装置。
  14. 　前記第２の半導体層と前記絶縁層との間には、第３の半導体層が設けられており、
    　前記第３の半導体層は、ｎ－ＧａＮを含むものであることを特徴とする請求項１から１３のいずれかに記載の半導体装置。
  15. 　前記半導体装置は、ＨＥＭＴであることを特徴とする請求項１から１４に記載の半導体装置。
  16. 　基板上に第１の半導体層と、第２の半導体層を積層形成する工程と、
    　前記第１の半導体層にまたは前記第２の半導体層に接してソース電極及びドレイン電極を形成する工程と、
    　前記第２の半導体層に開口部を形成する工程と、
    　前記第２の半導体層の上方及び前記開口部の内部表面に絶縁膜を形成する工程と、
    　前記絶縁膜を介し前記開口部内にゲート電極を形成する工程と、
    　露出している前記絶縁膜上に炭素を主成分とするアモルファス膜を含む保護膜を形成する工程と、
    　を有することを特徴とする半導体装置の製造方法。
  17. 　基板上に第１の半導体層と、第２の半導体層を積層形成する工程と、
    　前記第１の半導体層にまたは前記第２の半導体層に接してソース電極及びドレイン電極を形成する工程と、
    　前記第２の半導体層の上方に絶縁膜を形成する工程と、
    　前記絶縁膜上の一部にゲート電極を形成する工程と、
    　露出している前記絶縁膜上に炭素を主成分とするアモルファス膜を含む保護膜を形成する工程と、
    　を有することを特徴とする半導体装置の製造方法。
  18. 　前記保護膜を形成する工程は、
    　前記絶縁膜上に前記炭素を主成分とするアモルファス膜を形成する工程と、
    　前記炭素を主成分とするアモルファス膜上に絶縁保護膜を形成する工程と、
    　を有することを特徴とする請求項１６または１７に記載の半導体装置の製造方法。
  19. 　前記保護膜を形成する工程は、
    　前記絶縁膜上に第１の絶縁保護膜を形成する工程と、
    　前記第１の絶縁保護膜上に前記炭素を主成分とするアモルファス膜を形成する工程と、
    　前記炭素を主成分とするアモルファス膜上に第２の絶縁保護膜を形成する工程と、
    　を有することを特徴とする請求項１６または１７に記載の半導体装置の製造方法。
  20. 　前記炭素を主成分とするアモルファス膜は、アーク蒸着法により形成されるものであることを特徴とする請求項１６から１９のいずれかに記載の半導体装置の製造方法。
PCT/JP2010/071172 2010-11-26 2010-11-26 半導体装置及び半導体装置の製造方法 WO2012070151A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020137013327A KR101464909B1 (ko) 2010-11-26 2010-11-26 반도체 장치 및 반도체 장치의 제조 방법
JP2012545585A JP5664661B2 (ja) 2010-11-26 2010-11-26 半導体装置及び半導体装置の製造方法
PCT/JP2010/071172 WO2012070151A1 (ja) 2010-11-26 2010-11-26 半導体装置及び半導体装置の製造方法
CN201080070366.6A CN103229283B (zh) 2010-11-26 2010-11-26 半导体装置及半导体装置的制造方法
US13/900,904 US8866157B2 (en) 2010-11-26 2013-05-23 Semiconductor device and method of fabricating the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/071172 WO2012070151A1 (ja) 2010-11-26 2010-11-26 半導体装置及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/900,904 Continuation US8866157B2 (en) 2010-11-26 2013-05-23 Semiconductor device and method of fabricating the semiconductor device

Publications (1)

Publication Number Publication Date
WO2012070151A1 true WO2012070151A1 (ja) 2012-05-31

Family

ID=46145526

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/071172 WO2012070151A1 (ja) 2010-11-26 2010-11-26 半導体装置及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8866157B2 (ja)
JP (1) JP5664661B2 (ja)
KR (1) KR101464909B1 (ja)
CN (1) CN103229283B (ja)
WO (1) WO2012070151A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150206935A1 (en) * 2011-09-26 2015-07-23 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
JP2016051722A (ja) * 2014-08-28 2016-04-11 三菱電機株式会社 半導体装置の製造方法
JP2017034245A (ja) * 2015-07-28 2017-02-09 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 感受性材料上にハロゲン化物含有ａｌｄ膜を統合する方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6135487B2 (ja) * 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6659283B2 (ja) 2015-09-14 2020-03-04 株式会社東芝 半導体装置
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
JP7055533B2 (ja) * 2018-07-23 2022-04-18 株式会社東芝 半導体装置及びその製造方法
JP7167694B2 (ja) * 2018-12-20 2022-11-09 富士通株式会社 化合物半導体装置の製造方法
KR102451638B1 (ko) 2020-06-12 2022-10-06 충남대학교산학협력단 고유전막 및 이를 포함하는 반도체 또는 커패시터 소자
KR20210157756A (ko) 2020-06-22 2021-12-29 충남대학교산학협력단 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007010736A1 (ja) * 2005-07-19 2007-01-25 Pioneer Corporation 保護膜製造方法、無機膜製造方法
JP2008103705A (ja) * 2006-09-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
JP2008211028A (ja) * 2007-02-27 2008-09-11 Fujitsu Ltd 半導体装置製造およびその製造方法
JP2009054807A (ja) * 2007-08-27 2009-03-12 Sanken Electric Co Ltd ヘテロ接合型電界効果半導体装置
JP2010166040A (ja) * 2008-12-19 2010-07-29 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656010B2 (en) 2006-09-20 2010-02-02 Panasonic Corporation Semiconductor device
JP2008084942A (ja) * 2006-09-26 2008-04-10 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔのゲート絶縁層
JP2008103408A (ja) 2006-10-17 2008-05-01 Furukawa Electric Co Ltd:The 窒化物化合物半導体トランジスタ及びその製造方法
JP5564815B2 (ja) * 2009-03-31 2014-08-06 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
JP5648523B2 (ja) * 2011-02-16 2015-01-07 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007010736A1 (ja) * 2005-07-19 2007-01-25 Pioneer Corporation 保護膜製造方法、無機膜製造方法
JP2008103705A (ja) * 2006-09-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
JP2008211028A (ja) * 2007-02-27 2008-09-11 Fujitsu Ltd 半導体装置製造およびその製造方法
JP2009054807A (ja) * 2007-08-27 2009-03-12 Sanken Electric Co Ltd ヘテロ接合型電界効果半導体装置
JP2010166040A (ja) * 2008-12-19 2010-07-29 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150206935A1 (en) * 2011-09-26 2015-07-23 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
JP2016051722A (ja) * 2014-08-28 2016-04-11 三菱電機株式会社 半導体装置の製造方法
JP2017034245A (ja) * 2015-07-28 2017-02-09 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 感受性材料上にハロゲン化物含有ａｌｄ膜を統合する方法

Also Published As

Publication number Publication date
JP5664661B2 (ja) 2015-02-04
CN103229283B (zh) 2016-01-20
KR101464909B1 (ko) 2014-11-24
KR20130108611A (ko) 2013-10-04
JPWO2012070151A1 (ja) 2014-05-19
CN103229283A (zh) 2013-07-31
US20130256690A1 (en) 2013-10-03
US8866157B2 (en) 2014-10-21

Similar Documents

Publication Publication Date Title
JP5664661B2 (ja) 半導体装置及び半導体装置の製造方法
JP5648523B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP5866769B2 (ja) 半導体装置、電源装置及び増幅器
JP5636867B2 (ja) 半導体装置及び半導体装置の製造方法
JP5609055B2 (ja) 化合物半導体装置及びその製造方法
TWI418031B (zh) 化合物半導體裝置及其製造方法
JP5724339B2 (ja) 化合物半導体装置及びその製造方法
US8525227B2 (en) Semiconductor device and method of manufacturing the same
US20110057257A1 (en) Semiconductor device and method for manufacturing the same
US9111904B2 (en) Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
CN101308796A (zh) 场效应晶体管及其制造方法
JP2008270794A (ja) 半導体装置及びその製造方法
JP2010050347A (ja) 半導体装置及びその製造方法
US20190081166A1 (en) Gate-all-around device and method for fabricating the same
JP2017085058A (ja) 化合物半導体装置及びその製造方法
JP2008243927A (ja) 電界効果トランジスタ及びその製造方法
CN110556422A (zh) 半导体器件及制造方法
JP5386810B2 (ja) Ｍｉｓ型ｆｅｔ及びその製造方法
US20230094768A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN116092935A (zh) 一种AlGaN/GaN HEMT器件的制作方法
WO2015037288A1 (ja) 高電子移動度トランジスタ及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10860075

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012545585

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20137013327

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10860075

Country of ref document: EP

Kind code of ref document: A1