JPWO2012070151A1 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2012070151A1
JPWO2012070151A1 JP2012545585A JP2012545585A JPWO2012070151A1 JP WO2012070151 A1 JPWO2012070151 A1 JP WO2012070151A1 JP 2012545585 A JP2012545585 A JP 2012545585A JP 2012545585 A JP2012545585 A JP 2012545585A JP WO2012070151 A1 JPWO2012070151 A1 JP WO2012070151A1
Authority
JP
Japan
Prior art keywords
film
semiconductor layer
insulating
semiconductor device
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012545585A
Other languages
English (en)
Other versions
JP5664661B2 (ja
Inventor
中村　哲一
哲一 中村
史朗 尾崎
史朗 尾崎
武田　正行
正行 武田
豊生 宮島
豊生 宮島
多木　俊裕
俊裕 多木
雅仁 金村
雅仁 金村
健治 今西
健治 今西
俊英 吉川
俊英 吉川
渡部　慶二
慶二 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2012070151A1 publication Critical patent/JPWO2012070151A1/ja
Application granted granted Critical
Publication of JP5664661B2 publication Critical patent/JP5664661B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

基板上に形成された第１の半導体層と、前記第１の半導体層上に形成された第２の半導体層と、前記第１の半導体層にまたは前記第２の半導体層に接して形成されたソース電極及びドレイン電極と、前記第１の半導体層に形成された開口部と、前記第２の半導体層の上方及び前記開口部の内部表面に形成された絶縁膜と、前記絶縁膜を介し前記開口部内に形成されたゲート電極と、前記絶縁膜上に形成された保護膜と、を有し、前記保護膜は、炭素を主成分とするアモルファス膜を含むものであることを特徴とする半導体装置を提供する。

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
電界効果型トランジスタとして、ＡｌＧａＮ／ＧａＮヘテロ接合を利用し、ＧａＮ層を電子走行層とした構造のものがある。ＧａＮは広いバンドギャップを有しており、高い破壊電圧強度、大きい飽和電子速度を有する材料であることから、大電流・高耐圧・低オン抵抗動作を実現することが可能な半導体装置を形成する材料として有望とされている。このため、シリコンパワーデバイスの限界を超える省電力化が可能であり、次世代における高効率スイッチング素子として、ＧａＮ系の材料を用いた半導体装置の検討が行なわれている。
このような電界効果型トランジスタ等の半導体装置においては、通常、ゲート電極またはドレイン電極等を形成した後、パッシベーション等のため、電界効果型トランジスタ等の表面の全体に絶縁膜が形成されている。
特開２００８−１０３４０８号公報
ところで、トランジスタを用いた電力用の高効率なスイッチング素子を実現するためには、オン抵抗の低減、ノーマリーオフ動作の実現、スイッチング素子の高耐圧化が求められている。このうち、スイッチング素子の高耐圧化に関しては、使用される用途等によっても異なるものの、一般的に、数１００Ｖから数ｋＶの大きな耐圧が必要となるため、ショットキーゲートを用いた構造では、実現することが困難である。よって、ゲート電極と半導体層との間に絶縁膜を形成することにより、ゲートリーク電流を低減し耐圧を向上させた構造のものがある。
このようなゲート電極と半導体層との間に絶縁膜を形成したトランジスタにおいても、パッシベーション等のための保護膜として絶縁膜が形成されるが、保護膜を形成することのより、トランジスタでは耐圧が低くなり、十分な耐圧が得られない場合がある。
従って、ゲート電極と半導体層との間に絶縁膜を形成したトランジスタ等の半導体装置において、保護膜として絶縁膜を形成した構造のものであっても十分な耐圧を得ることのできる半導体装置及び半導体装置の製造方法が求められている。
本実施の形態の一観点によれば、基板上に形成された第１の半導体層と、前記第１の半導体層上に形成された第２の半導体層と、前記第１の半導体層にまたは前記第２の半導体層に接して形成されたソース電極及びドレイン電極と、前記第１の半導体層に形成された開口部と、前記第２の半導体層の上方及び前記開口部の内部表面に形成された絶縁膜と、前記絶縁膜を介し前記開口部内に形成されたゲート電極と、前記絶縁膜上に形成された保護膜と、を有し、前記保護膜は、炭素を主成分とするアモルファス膜を含むものであることを特徴とする。
また、本実施の形態の他の一観点によれば、基板上に形成された第１の半導体層と、前記第１の半導体層上に形成された第２の半導体層と、前記第１の半導体層にまたは前記第２の半導体層に接して形成されたソース電極及びドレイン電極と、前記第２の半導体層の上方に形成された絶縁膜と、前記絶縁膜上に形成されたゲート電極と、前記絶縁膜上に形成された保護膜と、を有し、前記保護膜は、炭素を主成分とするアモルファス膜を含むものであることを特徴とする。
また、本実施の形態の他の一観点によれば、基板上に第１の半導体層と、第２の半導体層を積層形成する工程と、前記第１の半導体層にまたは前記第２の半導体層に接してソース電極及びドレイン電極を形成する工程と、前記第２の半導体層に開口部を形成する工程と、前記第２の半導体層の上方及び前記開口部の内部表面に絶縁膜を形成する工程と、前記絶縁膜を介し前記開口部内にゲート電極を形成する工程と、露出している前記絶縁膜上に炭素を主成分とするアモルファス膜を含む保護膜を形成する工程と、を有することを特徴とする。
また、本実施の形態の他の一観点によれば、基板上に第１の半導体層と、第２の半導体層を積層形成する工程と、前記第１の半導体層にまたは前記第２の半導体層に接してソース電極及びドレイン電極を形成する工程と、前記第２の半導体層の上方に絶縁膜を形成する工程と、前記絶縁膜上の一部にゲート電極を形成する工程と、露出している前記絶縁膜上に炭素を主成分とするアモルファス膜を含む保護膜を形成する工程と、を有することを特徴とする。
開示の半導体装置及び半導体装置の製造方法によれば、ゲート電極と半導体層との間に絶縁膜を形成したトランジスタ等の半導体装置において、保護膜として絶縁膜を形成した構造のものであっても十分な耐圧を得ることができる。
保護膜が形成された電界効果型トランジスタの構造図 第１の実施の形態における半導体装置の構造図 第１の実施の形態における半導体装置の製造工程図（１） 第１の実施の形態における半導体装置の製造工程図（２） 半導体装置の耐圧の説明図 ＦＣＡ成膜装置の構造図 第２の実施の形態における半導体装置の構造図 第３の実施の形態における半導体装置の構造図 第３の実施の形態における半導体装置の製造工程図（１） 第３の実施の形態における半導体装置の製造工程図（２）
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
最初に、ゲート電極と半導体層との間に絶縁膜を形成した構造のトランジスタにおいて、保護膜として絶縁膜を形成した構造のトランジスタについて説明する。図１に示されるように、この構造のトランジスタは、ＨＥＭＴ（High Electron Mobility Transistor）と呼ばれるものであり、基板５１１上に、電子走行層５１２、電子供給層５１３、キャップ層５１４がエピタキシャル成長により積層して形成されている。尚、この構造により、電子走行層５１２において電子供給層５１３に近い側に２次元電子ガス（２ＤＥＧ：２ dimensional electron gas）５１２ａが形成される。また、ソース電極５１５及びドレイン電極５１６は、キャップ層５１４及び電子供給層５１３を除去することにより形成された開口部内に形成されており、電子走行層５１２と接続されている。ゲート電極５１８は、キャップ層５１４及び電子供給層５１３の一部を除去することにより形成された開口部内に絶縁膜５１７を介して形成されている。尚、絶縁膜５１７はキャップ層５１４上にも形成されており、絶縁膜５１７の上には、保護膜５１９が形成されている。
基板５１１はＳｉＣ基板、サファイア（Ａｌ２Ｏ３）基板等が用いられており、電子走行層５１２はｉ−ＧａＮにより形成されており、電子供給層５１３はｎ−ＡｌＧａＮにより形成されており、キャップ層５１４はｎ−ＧａＮにより形成されている。また、ソース電極５１５、ドレイン電極５１６及びゲート電極５１８は金属材料により形成されており、絶縁膜５１７は、プラズマＡＬＤ（Atomic Layer Deposition）により酸化アルミニウム（Ａｌ２Ｏ３）膜を成膜することにより形成されている。また、保護膜５１９は、窒化シリコン（ＳｉＮ）膜により形成されているが、スループットの向上等の観点より、保護膜５１９を形成する際には、一般的に、成膜レートが速いプラズマＣＶＤ（Chemical Vapor Deposition）が多く用いられている。
ところで、このような保護膜５１９を形成した構造のトランジスタは、保護膜５１９が形成されていない構造のトランジスタと比較して、絶縁耐圧が大幅に低下する傾向にあることが確認されている。即ち、保護膜５１９を形成することにより、トランジスタの絶縁耐圧が低下し、特性が低下してしまう。
このようにゲートリーク電流が増加することの原因については、様々な理由が考えられる。例えば、保護膜５１９である窒化シリコン膜はプラズマＣＶＤにより成膜されるが、成膜ガスより生成される反応副成生物として発生する水素の還元作用等により、絶縁膜５１７である酸化アルミニウム膜の界面において、メタルリッチな層が形成されてしまう。これにより絶縁耐圧が低下することが考えられる。また、保護膜５１９はプラズマＣＶＤにより成膜されるものであるため、保護膜５１９が成膜される際に、絶縁膜５１７の表面においてプラズマによるダメージを受け、酸素等の欠損が生じてしまい、これにより絶縁耐圧が低下することが考えられる。
尚、保護膜５１９として酸化シリコン膜と窒化シリコン膜との２層膜を形成した場合においても同様に絶縁耐圧の低下が確認されている。
（半導体装置の構造）
次に、本実施の形態における半導体装置について説明する。本実施の形態における半導体装置の構造を図２に示す。本実施の形態における半導体装置は、ＨＥＭＴと呼ばれるトランジスタであり、半導体等からなる基板１１上に、電子走行層１２、電子供給層１３、キャップ層１４がエピタキシャル成長により積層して形成されている。また、ソース電極１５及びドレイン電極１６は電子走行層１２と接続されて形成されており、ゲート電極１８は、キャップ層１４及び電子供給層１３の一部を除去することにより形成された開口部内に絶縁膜１７を介して形成されている。尚、絶縁膜１７はキャップ層１４上にも形成されており、絶縁膜１７の上には、保護膜２０として、第１の絶縁保護膜２１、アモルファスカーボン膜２２及び第２の絶縁保護膜２３が形成されている。
基板１１はＳｉＣ基板、サファイア（Ａｌ２Ｏ３）基板等が用いられている。第１の半導体層となる電子走行層１２はｉ−ＧａＮにより形成されており、第２の半導体層となる電子供給層１３はｎ−ＡｌＧａＮにより形成されており、第３の半導体層となるキャップ層１４はｎ−ＧａＮにより形成されている。尚、この構造により、電子走行層１２において電子供給層１３に近い側に２次元電子ガス（２ＤＥＧ）１２ａが形成される。また、ソース電極１５、ドレイン電極１６及びゲート電極１８は金属材料により形成されており、絶縁膜１７は、プラズマＡＬＤ（Atomic Layer Deposition）により酸化アルミニウム（Ａｌ２Ｏ３）膜を成膜することにより形成されている。また、第１の絶縁保護膜２１は、酸化アルミニウム膜により形成されており、第２の絶縁保護膜２３は、窒化シリコン（ＳｉＮ）膜により形成されている。
アモルファスカーボン膜２２は、後述するように、炭素を主成分とするアモルファス膜であり、ＤＬＣ（Diamond Like Carbon）とも呼ばれる。このアモルファスカーボン膜２２は、水素バリア性に優れる高密度な絶縁膜であり、高い絶縁性を有しており、また、表面平滑性も高い膜である。アモルファスカーボン膜において、高い絶縁性、高密度性等を得るためには、膜中の水素含有量が極力抑制されており、ダイヤモンドライクであることが好ましい。具体的には、膜密度が高く、炭素間結合においてｓｐ３が多い状態であることが好ましい。
膜密度については、ＣＶＤにより成膜することのできる水素を含むアモルファスカーボン膜では、密度が最も高いもので約２．６ｇ／ｃｍ３であり、また、ダイアモンドの密度が３．５６ｇ／ｃｍ３である。従って、アモルファスカーボン膜２２は、２．７ｇ／ｃｍ３以上、３．５６ｇ／ｃｍ３以下であることが好ましい。尚、膜密度の測定は、シリコン基板上にアモルファスカーボン膜を成膜し、ラザフォード後方散乱法により得られた結果と、ＴＥＭ（Transmission Electron Microscope）による断面測長により得られた膜厚に基づき算出される。また、カーボンにおける炭素間結合には、結合様式としてｓｐ２とｓｐ３があり、グラファイト（黒鉛）はｓｐ２の結合により形成され、ダイアモンドはｓｐ３の結合により形成されている。従って、アモルファスカーボン膜が、よりダイヤモンドライクであるためには、ｓｐ２の結合よりもｓｐ３の結合が多い方が好ましい。即ち、炭素間結合が、ｓｐ２≦ｓｐ３であることが好ましい。このようなアモルファスカーボン膜は、後述するアーク蒸着法であるＦＣＡ（Filtered Cathodic Arc）法により形成することが可能である。尚、ＦＣＡ法により成膜されたアモルファスカーボン膜の膜密度は、３．２ｇ／ｃｍ３であった。
また、成膜されるアモルファスカーボン膜の膜厚は、１ｎｍ以上、３０ｎｍ以下が好ましい。アモルファスカーボン膜により全面を覆うためには、少なくとも数原子層以上の膜厚が必要となるため、１ｎｍ以下の膜厚では全面を覆うことができない。また、アモルファスカーボン膜は応力が大きいため、膜厚が厚くなると応力により膜剥がれが発生してしまう。ここで、アモルファスカーボン膜を３０ｎｍ以下の膜厚で形成した場合には、膜剥がれが発生しにくいことが知見として得られている。よって、アモルファスカーボン膜を３０ｎｍ以下の膜厚が好ましことは、このことに基づくものである。
本実施の形態における半導体装置では、アモルファスカーボン膜２２を形成することにより、第２の絶縁保護膜２３としてプラズマＣＶＤにより窒化シリコン（ＳｉＮ）膜を形成した場合においても、絶縁膜１７に与えるプラズマダメージの影響がない。また、アモルファスカーボン膜２１を形成する際に、水素成分を含有するガス等を用いていないため、絶縁膜１７の表面における酸化アルミニウム膜が水素等により還元されることがなく、絶縁膜１７の表面にメタルリッチな層が形成されない。これらの理由により絶縁耐圧を高めることができる。
（半導体装置の製造方法）
次に、図３及び図４に基づき本実施の形態における半導体装置の製造方法について説明する。
最初に、図３（ａ）に示されるように、基板１１上に、不図示の核形成層を形成し、電子走行層１２、電子供給層１３、キャップ層１４等の半導体層をＭＯＶＰＥ（Metal-Organic Vapor Phase Epitaxy）等によりエピタキシャル成長させることにより形成する。
基板１１は、ＳｉＣ、サファイア（Ａｌ２Ｏ３）等の基板が用いられており、基板１１上に形成される不図示の核形成層は、例えば、厚さ０．１μｍのノンドープのｉ−ＡｌＮにより形成されている。電子走行層１２は、厚さ３．０μｍのノンドープのｉ−ＧａＮにより形成されており、電子供給層１３は、厚さ２０ｎｍのｎ−Ａｌ０．２５Ｇａ０．７５Ｎにより形成されている。また、キャップ層１４は、厚さ５ｎｍのｎ−ＧａＮにより形成されている。尚、半導体層は、ＭＯＶＰＥの他、ＭＢＥ（Molecular Beam Epitaxy）により半導体層を結晶成長させることにより形成してもよい。
次に、図３（ｂ）に示されるように、ソース電極１５及びドレイン電極１６を形成する。具体的には、キャップ層１４上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極１５及びドレイン電極１６が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素ガスを用いたＲＩＥ等によるドライエッチングによりレジストパターンの形成されていない領域のキャップ層１４及び電子供給層１３を除去し、電子走行層１２の表面が露出するまでエッチングを行なう。この際行なわれるドライエッチングは、チャンバー内にエッチングガスとして塩素ガスを約３０ｓｃｃｍを導入し、チャンバー内の圧力を約２Ｐａに設定し、ＲＦパワーを２０Ｗ印加することにより行なわれる。この後、真空蒸着等によりＴａ／Ａｌの積層膜等からなる金属膜を成膜した後、リフトオフによりレジストパターンの形成されている領域の金属膜をレジストパターンとともに除去することによりソース電極１５及びドレイン電極１６を形成する。尚、リフトオフを行なった後、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせる。
次に、図３（ｃ）に示されるように、開口部３１を形成する。具体的には、キャップ層１４上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部３１の形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンをマスクとして、塩素を含むガスを導入してＲＩＥ等によるドライエッチングを行なうことにより、レジストパターンの形成されていない領域のキャップ層１４及び電子供給層１３の一部を除去する。これにより、開口部３１を形成する。尚、この後、レジストパターンは除去される。
次に、図４（ａ）に示されるように、開口部３１の内部、キャップ層１４上に、絶縁膜１７を形成する。絶縁膜１７は、ＡＬＤ等による成膜方法により、酸化アルミニウム、酸化タンタル、酸化ハフニウム等を５ｎｍ〜１００ｎｍ成膜することにより形成する。具体的には、本実施の形態では、ＡＬＤ等により酸化アルミニウムを２０ｎｍの厚さ成膜することにより形成する。
次に、図４（ｂ）に示されるように、ゲート電極１８を形成する。具体的には、絶縁膜１７上に、不図示の下層レジスト（例えば、商品名ＰＭＧＩ：米国マイクロケム社製）及び不図示の上層レジスト（例えば、商品名ＰＦＩ３２−Ａ８：住友化学社製）をそれぞれスピンコート法等により塗布することにより形成する。この後、露光装置による露光、現像を行なうことにより、上部レジストに開口部３１が形成されている部分を含む領域に約０．８μm径程度の開口を形成する。次に、上層レジストをマスクとして、下層レジストをアルカリ現像液でウェットエッチングする。この後、全面に金属膜（Ｎｉ：膜厚約１０ｎｍ／Ａｕ：膜厚約３００ｎｍ）を真空蒸着により成膜した後、加温した有機溶剤を用いてリフトオフを行なうことにより下層レジスト及び上層レジストともに、上層レジスト上に成膜された金属膜を除去する。これにより、絶縁膜１７を介した開口部３１内にＮｉ／Ａｕからなるゲート電極１８を形成する。
次に、図４（ｃ）に示されるように、絶縁膜１７上に、第１の絶縁保護膜２１、アモルファスカーボン膜２２、第２の絶縁保護膜２３を積層することにより保護膜２０を形成する。第１の絶縁保護膜２１は、ＡＬＤ法により膜厚が５０ｎｍの酸化アルミニウム膜を成膜することにより形成する。アモルファスカーボン膜２２は、ＦＣＡ法により、グラファイトターゲットを原料として、アーク電流７０Ａ、アーク電圧２６Ｖの条件により、膜厚が約１０ｎｍとなるように成膜する。第２の絶縁保護膜２３は、プラズマＣＶＤ法により、原料ガスとしてＳｉＨ４、Ｎ２、ＮＨ３を用いて、ＲＦパワー６０Ｗの条件において、膜厚が約３５０ｎｍの窒化シリコン膜を成膜することにより形成する。
以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。
図５には、本実施の形態における半導体装置であるトランジスタにおける耐圧と、比較のため保護膜として酸化アルミニウム膜と窒化シリコン膜との積層膜を形成したトランジスタの耐圧を示す。保護膜として酸化アルミニウム膜と窒化シリコン膜との積層膜を形成したトランジスタでは、ソース電極とドレイン電極との間に約１５０Ｖの電圧を印加することにより素子破壊が発生した。これに対し、本実施の形態におけるトランジスタでは、ソース電極とドレイン電極との間に４００Ｖ以上の電圧を印加した場合においても素子破壊は発生することがなかった。これにより、本実施の形態における半導体装置では絶縁耐圧を向上させることができる。
（アモルファスカーボン膜の成膜）
次に、アモルファスカーボン膜を成膜するためのＦＣＡ法について説明する。図６に、ＦＣＡ法に用いられるＦＣＡ成膜装置の構造を示す。このＦＣＡ成膜装置は、プラズマ発生部１１０、プラズマ分離部１２０、パーティクルトラップ部１３０、プラズマ移送部１４０、成膜チャンバー１５０を有している。プラズマ発生部１１０、プラズマ分離部１２０及びパーティクルトラップ部１３０は、いずれも筒状に形成されており、この順で連結されている。プラズマ移送部１４０も筒状に形成されており、一方の端部はプラズマ分離部１２０に略垂直に接続されており、他方の端部は、成膜チャンバー１５０に接続されている。成膜チャンバー１５０の内部には、成膜対象となる基板等１５１を設置するためのステージ１５２が設けられている。
プラズマ発生部１１０の筐体下端部には絶縁板１１１が設けられており、この絶縁板１１１の上には、ターゲット（カソード）１１２となるグラファイトが設置されている。また、プラズマ発生部１１０の筐体下端部の外周には、カソードコイル１１４が設けられており、筐体の内壁面にはアノード１１３が設けられている。アモルファスカーボン膜を成膜する際には、不図示の電源より、ターゲット１１２とアノード１１３との間に、所定の電圧を印加し、アーク放電を発生させ、ターゲット１１２の上方にプラズマを発生させる。この際、カソードコイル１１４には、別の不図示の電源より所定の電流が供給され、アーク放電を安定化させるための磁場を発生させる。このアーク放電により、グラファイトのターゲット１１２を形成しているカーボンが蒸発し、プラズマ中に成膜材料のイオンとして供給される。
プラズマ発生部１１０とプラズマ分離部１２０との境界部分には絶縁リング１２１が設けられており、この絶縁リング１２１によりプラズマ発生部１１０の筐体とプラズマ分離部１２０の筐体とが電気的に分離されている。プラズマ分離部１２０の筐体の外周には、プラズマ発生部１１０において発生したプラズマを筐体の中心部に収束させつつ所定の方向に移動させるための磁場を発生させるガイドコイル１２２ａ、１２２ｂが設けられている。また、プラズマ分離部１２０とプラズマ移送部１４０との接続部近傍には、プラズマの進行方向を略垂直に曲げる磁場を発生させる斜め磁場発生コイル１２３が設けられている。
パーティクルトラップ部１３０には、プラズマ発生部１１０において発生したパーティクルがプラズマ分離部１２０における磁場の影響を殆ど受けることなく直進して進入する。パーティクルトラップ部１３０の上端部には、パーティクルを横方向に反射する反射板１３１と、反射板１３１により反射されたパーティクルを捕捉するパーティクル捕捉部１３２が設けられている。パーティクル捕捉部１３２には、複数のフィン１３３が筐体内部に対し斜めに配置されている。パーティクル捕捉部１３２に進入したパーティクルは、これらのフィン１３３により何度も反射され、運動エネルギーを失い、最終的には、フィン１３３またはパーティクル捕捉部１３２の筐体壁面等に付着し捕捉される。
プラズマ移送部１４０には、プラズマ分離部１２０においてパーティクルと分離されたプラズマが進入する。プラズマ移送部１４０は、負電圧印加部１４２と連絡部１４６とに区画されている。負電圧印加部１４２とプラズマ分離部１２０との間及び負電圧印加部１４２と連絡部１４６との間には絶縁リング１４１が設けられている。これにより、プラズマ分離部１２０と負電圧印加部１４２とは電気的に分離されており、連絡部１４６と負電圧印加部１４２とは電気的に分離されている。
負電圧印加部１４２は、更に、プラズマ分離部１２０側の入口部１４３と、連絡部１４６側の出口部１４５と、入口部１４３と出口部１４５の間の中間部１４４とに区画されている。入口部１４３の外周にはプラズマを収束しつつ成膜チャンバー１５０側に移動させるための磁場を発生させる１４３ａが設けられている。また、入口部１４３の内側には、入口部１４３に進入したパーティクルを捕捉する複数のフィン１４３ｂが筐体内面に対し斜めに設置されている。
中間部１４４の入口部１４３側及び出口部１４５側には、プラズマの流路を寄生する開口部を有するアパーチャ１４４ａ及び１４４ｂが設けられている。また、中間部１４４の外周には、プラズマの進行方向を曲げるための磁場を発生させるガイドコイル１４４ｃが設けられている。
連絡部１４６は、負電圧印加部１４２側から成膜チャンバー１５０に向かって、徐々に径が広くなるように形成されている。この連絡部１４６の内側にも、複数のフィン１４６ａが設置されており、連絡部１４６と成膜チャンバー１５０との境界部分の外周には、プラズマを収束しつつ成膜チャンバー１５０側に移動させるためのガイドコイル１４６ｂが設けられている。
このＦＣＡ成膜装置では、プラズマ発生部１１０において、アーク放電させることにより、炭素イオンが含まれるプラズマを発生させ、斜め磁場発生コイル１２３等により、パーティクルとなる成分を除去しつつ、プラズマを基板１５１等まで到達させることができる。これにより、基板１５１等上にアモルファスカーボン膜を成膜することができる。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態における半導体装置は、絶縁膜１７上に保護膜２２０としてアモルファスカーボン膜２２１及び絶縁保護膜２２２を形成した構造のものである。
具体的には、図７に示されるように、半導体等からなる基板１１上に、電子走行層１２、電子供給層１３、キャップ層１４がエピタキシャル成長により積層して形成されている。また、ソース電極１５及びドレイン電極１６は電子走行層１２と接続されて形成されており、ゲート電極１８は、キャップ層１４及び電子供給層１３の一部を除去することにより形成された開口部内に絶縁膜１７を介して形成されている。更に、絶縁膜１７はキャップ層１４上にも形成されており、絶縁膜１７の上には、保護膜２２０としてアモルファスカーボン膜２２１及び絶縁保護膜２２２が形成されている。絶縁保護膜２２２は、プラズマＣＶＤ等により成膜された窒化シリコン（ＳｉＮ）膜により形成されている。アモルファスカーボン膜２２１は、第１の実施の形態におけるアモルファスカーボン膜２２と同様のものであり、炭素を主成分とするアモルファス膜である。
次に、本実施の形態における半導体装置の製造方法について説明する。本実施の形態における半導体装置の製造方法は、第１の実施の形態における半導体装置の製造方法における図３（ａ）〜図４（ｂ）までは同一である。図４（ｂ）に示される工程の後、絶縁膜１７上にアモルファスカーボン膜２２１及び絶縁保護膜２２２を形成する。具体的には、アモルファスカーボン膜２２１は、ＦＣＡ法により、グラファイトターゲットを原料として、アーク電流７０Ａ、アーク電圧２６Ｖの条件により、膜厚が約１０ｎｍのアモルファスカーボン膜を成膜する。絶縁保護膜２２２は、プラズマＣＶＤ法により、原料ガスとしてＳｉＨ４、Ｎ２、ＮＨ３を用いて、ＲＦパワー６０Ｗの条件において、膜厚が約３５０ｎｍの窒化シリコン膜を成膜することにより形成する。
本実施の形態における半導体装置では、アモルファスカーボン膜２２１を形成する際において、絶縁膜１７に与えるプラズマダメージの影響が少ない。また、成膜の際に水素成分を含有するガス等を用いていないため、絶縁膜１７の表面における酸化アルミニウム膜が水素等により還元されることがなく、絶縁膜１７の表面にメタルリッチな層が形成されない。これらの理由により、絶縁耐圧を高めることができる。尚、保護膜としての機能が、アモルファスカーボン膜のみで得ることができるのであれば、保護膜として、絶縁保護膜２２２を形成することなく、アモルファスカーボン膜２２１のみを形成した構造のものであってもよい。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の本実施の形態における半導体装置について説明する。本実施の形態における半導体装置の構造を図８に示す。本実施の形態における半導体装置は、半導体等からなる基板３１１上に、電子走行層３１２、電子供給層３１３、キャップ層３１４がエピタキシャル成長により積層して形成されている。また、ソース電極３１５及びドレイン電極３１６は電子走行層３１２と接続されて形成されており、キャップ層３１４上には絶縁膜３１７が形成されており、更に、絶縁膜３１７上にはゲート電極３１８が形成されている。また、露出している絶縁膜３１７の上には、保護膜３２０として、第１の絶縁保護膜３２１、アモルファスカーボン膜３２２及び第２の絶縁保護膜３２３が形成されている。
基板３１１はＳｉＣ基板、サファイア（Ａｌ２Ｏ３）基板等が用いられている。第１の半導体層となる電子走行層３３２はｉ−ＧａＮにより形成されており、第２の半導体層となる電子供給層３１３はｎ−ＡｌＧａＮにより形成されており、第３の半導体層となるキャップ層３１４はｎ−ＧａＮにより形成されている。尚、上記構造により、電子走行層３１２において電子供給層３１３に近い側に２次元電子ガス（２ＤＥＧ）３１２ａが形成される。
また、ソース電極３１５、ドレイン電極３１６及びゲート電極３１８は金属材料により形成されており、絶縁膜１７は、プラズマＡＬＤにより酸化アルミニウム（Ａｌ２Ｏ３）膜を成膜することにより形成されている。また、第１の絶縁保護膜３２１は、酸化アルミニウム膜により形成されており、第２の絶縁保護膜３２３は、窒化シリコン（ＳｉＮ）膜により形成されている。アモルファスカーボン膜３２２は、第１の実施の形態におけるアモルファスカーボン膜２２と同様のものが用いられている。
（半導体装置の製造方法）
次に、図９及び図１０に基づき本実施の形態における半導体装置の製造方法について説明する。
最初に、図９（ａ）に示されるように、基板３１１上に、不図示の核形成層を形成し、電子走行層３１２、電子供給層３１３、キャップ層３１４等の半導体層をＭＯＶＰＥ等によりエピタキシャル成長させることにより形成する。
基板３１１は、ＳｉＣ、サファイア（Ａｌ２Ｏ３）等の基板が用いられており、基板３１１上に形成される不図示の核形成層は、例えば、厚さ０．１μｍのノンドープのｉ−ＡｌＮにより形成されている。電子走行層３１２は、厚さ３．０μｍのノンドープのｉ−ＧａＮにより形成されており、電子供給層３１３は、厚さ２０ｎｍのｎ−Ａｌ０．２５Ｇａ０．７５Ｎにより形成されている。また、キャップ層３１４は、厚さ５ｎｍのｎ−ＧａＮにより形成されている。
次に、図９（ｂ）に示されるように、ソース電極３１５及びドレイン電極３１６を形成する。具体的には、キャップ層３１４上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極３１５及びドレイン電極３１６が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素ガスを用いたＲＩＥ等によるドライエッチングによりレジストパターンの形成されていない領域のキャップ層３１４及び電子供給層３１３を除去し、電子走行層３１２の表面が露出するまでエッチングを行なう。この後、真空蒸着等によりＴａ／Ａｌの積層膜等からなる金属膜を成膜した後、リフトオフによりレジストパターンの形成されている領域の金属膜をレジストパターンとともに除去することによりソース電極３１５及びドレイン電極３１６を形成する。尚、リフトオフを行なった後、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせる。
次に、図９（ｃ）に示されるように、キャップ層３１４上に、絶縁膜３１７を形成する。絶縁膜３１７は、ＡＬＤ等による成膜方法により、酸化アルミニウム、酸化タンタル、酸化ハフニウム等を５ｎｍ〜１００ｎｍ成膜することにより形成する。具体的には、本実施の形態では、ＡＬＤ等により酸化アルミニウムを２０ｎｍの厚さ成膜することにより形成する。
次に、図１０（ａ）に示されるように、ゲート電極３１８を形成する。具体的には、絶縁膜３１７上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極３１８が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、全面に金属膜（Ｎｉ：膜厚約１０ｎｍ／Ａｕ：膜厚約３００ｎｍ）を真空蒸着により成膜した後、有機溶剤等に浸漬させることによりレジストパターン上に形成された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、絶縁膜３１７上にＮｉ／Ａｕからなるゲート電極３１８を形成する。
次に、図１０（ｂ）に示されるように、絶縁膜３１７上に、第１の絶縁保護膜３２１、アモルファスカーボン膜３２２、第２の絶縁保護膜３２３を積層することにより保護膜３２０を形成する。第１の絶縁保護膜３２１は、ＡＬＤ法により膜厚が５０ｎｍの酸化アルミニウム膜を成膜することにより形成する。アモルファスカーボン膜３２２は、ＦＣＡ法により、グラファイトターゲットを原料として、アーク電流７０Ａ、アーク電圧２６Ｖの条件により、膜厚が約１０ｎｍのアモルファスカーボン膜を成膜する。第２の絶縁保護膜３２３は、プラズマＣＶＤ法により、原料ガスとしてＳｉＨ４、Ｎ２、ＮＨ３を用いて、ＲＦパワー６０Ｗの条件において、膜厚が約３５０ｎｍの窒化シリコン膜を成膜することにより形成する。
以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。
尚、上記以外の内容については、第１の実施の形態と同様であり、保護膜の構造については、第２の実施の形態に記載されている構造のものについても同様に適用することができる。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
１１ 基板
１２ 電子走行層（第１の半導体層）
１２ａ ２ＤＥＧ
１３ 電子供給層（第２の半導体層）
１４ キャップ層（第３の半導体層）
１５ ソース電極
１６ ドレイン電極
１７ 絶縁膜
１８ ゲート電極
２０ 保護膜
２１ 第１の絶縁保護膜
２２ アモルファスカーボン膜
２３ 第２の絶縁保護膜

Claims (20)

  1. 基板上に形成された第１の半導体層と、
    前記第１の半導体層上に形成された第２の半導体層と、
    前記第１の半導体層にまたは前記第２の半導体層に接して形成されたソース電極及びドレイン電極と、
    前記第１の半導体層に形成された開口部と、
    前記第２の半導体層の上方及び前記開口部の内部表面に形成された絶縁膜と、
    前記絶縁膜を介し前記開口部内に形成されたゲート電極と、
    前記絶縁膜上に形成された保護膜と、
    を有し、
    前記保護膜は、炭素を主成分とするアモルファス膜を含むものであることを特徴とする半導体装置。
  2. 基板上に形成された第１の半導体層と、
    前記第１の半導体層上に形成された第２の半導体層と、
    前記第１の半導体層にまたは前記第２の半導体層に接して形成されたソース電極及びドレイン電極と、
    前記第２の半導体層の上方に形成された絶縁膜と、
    前記絶縁膜上に形成されたゲート電極と、
    前記絶縁膜上に形成された保護膜と、
    を有し、
    前記保護膜は、炭素を主成分とするアモルファス膜を含むものであることを特徴とする半導体装置。
  3. 前記保護膜は、炭素を主成分とするアモルファス膜と絶縁保護膜により形成されているものであり、
    前記炭素を主成分とするアモルファス膜は、前記絶縁膜上に形成されるものであり、
    前記絶縁保護膜は、前記炭素を主成分とするアモルファス膜上に形成されるものであることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記絶縁保護膜は、窒化シリコンを含むものであることを特徴とする請求項３に記載の半導体装置。
  5. 前記保護膜は、第１の絶縁保護膜と炭素を主成分とするアモルファス膜と第２の絶縁保護膜により形成されているものであり、
    前記第１の絶縁保護膜は、前記絶縁膜上に形成されるものであり、
    前記炭素を主成分とするアモルファス膜は、前記第１の絶縁保護膜上に形成されるものであって、
    前記第２の絶縁保護膜は、前記炭素を主成分とするアモルファス膜上に形成されるものであることを特徴とする請求項１または２に記載の半導体装置。
  6. 前記第２の絶縁保護膜は、窒化シリコンを含むものであることを特徴とする請求項５に記載の半導体装置。
  7. 前記第１の絶縁保護膜は、前記絶縁膜と同じ材料により形成されているものであることを特徴とする請求項５または６に記載の半導体装置。
  8. 前記炭素を主成分とするアモルファス膜は、膜厚が、１ｎｍ以上、３０ｎｍ以下であることを特徴とする請求項１から７のいずれかに記載の半導体装置。
  9. 前記炭素を主成分とするアモルファス膜における炭素間結合の比率は、ｓｐ２≦ｓｐ３であることを特徴とする請求項１から８のいずれかに記載の半導体装置。
  10. 前記炭素を主成分とするアモルファス膜における膜密度は、２．７ｇ／ｃｍ３以上、３．５６ｇ／ｃｍ３以下であることを特徴とする請求項１から９のいずれかに記載の半導体装置。
  11. 前記絶縁膜は、酸化アルミニウムにより形成されているものであることを特徴とする請求項１から１０のいずれかに記載の半導体装置。
  12. 前記第１の半導体層は、ＧａＮを含むものであることを特徴とする請求項１から１１のいずれかに記載の半導体装置。
  13. 前記第２の半導体層は、ＡｌＧａＮを含むものであることを特徴とする請求項１から１２のいずれかに記載の半導体装置。
  14. 前記第２の半導体層と前記絶縁層との間には、第３の半導体層が設けられており、
    前記第３の半導体層は、ｎ−ＧａＮを含むものであることを特徴とする請求項１から１３のいずれかに記載の半導体装置。
  15. 前記半導体装置は、ＨＥＭＴであることを特徴とする請求項１から１４に記載の半導体装置。
  16. 基板上に第１の半導体層と、第２の半導体層を積層形成する工程と、
    前記第１の半導体層にまたは前記第２の半導体層に接してソース電極及びドレイン電極を形成する工程と、
    前記第２の半導体層に開口部を形成する工程と、
    前記第２の半導体層の上方及び前記開口部の内部表面に絶縁膜を形成する工程と、
    前記絶縁膜を介し前記開口部内にゲート電極を形成する工程と、
    露出している前記絶縁膜上に炭素を主成分とするアモルファス膜を含む保護膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  17. 基板上に第１の半導体層と、第２の半導体層を積層形成する工程と、
    前記第１の半導体層にまたは前記第２の半導体層に接してソース電極及びドレイン電極を形成する工程と、
    前記第２の半導体層の上方に絶縁膜を形成する工程と、
    前記絶縁膜上の一部にゲート電極を形成する工程と、
    露出している前記絶縁膜上に炭素を主成分とするアモルファス膜を含む保護膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  18. 前記保護膜を形成する工程は、
    前記絶縁膜上に前記炭素を主成分とするアモルファス膜を形成する工程と、
    前記炭素を主成分とするアモルファス膜上に絶縁保護膜を形成する工程と、
    を有することを特徴とする請求項１６または１７に記載の半導体装置の製造方法。
  19. 前記保護膜を形成する工程は、
    前記絶縁膜上に第１の絶縁保護膜を形成する工程と、
    前記第１の絶縁保護膜上に前記炭素を主成分とするアモルファス膜を形成する工程と、
    前記炭素を主成分とするアモルファス膜上に第２の絶縁保護膜を形成する工程と、
    を有することを特徴とする請求項１６または１７に記載の半導体装置の製造方法。
  20. 前記炭素を主成分とするアモルファス膜は、アーク蒸着法により形成されるものであることを特徴とする請求項１６から１９のいずれかに記載の半導体装置の製造方法。
JP2012545585A 2010-11-26 2010-11-26 半導体装置及び半導体装置の製造方法 Active JP5664661B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/071172 WO2012070151A1 (ja) 2010-11-26 2010-11-26 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2012070151A1 true JPWO2012070151A1 (ja) 2014-05-19
JP5664661B2 JP5664661B2 (ja) 2015-02-04

Family

ID=46145526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012545585A Active JP5664661B2 (ja) 2010-11-26 2010-11-26 半導体装置及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8866157B2 (ja)
JP (1) JP5664661B2 (ja)
KR (1) KR101464909B1 (ja)
CN (1) CN103229283B (ja)
WO (1) WO2012070151A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5903818B2 (ja) * 2011-09-26 2016-04-13 富士通株式会社 化合物半導体装置及びその製造方法
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6135487B2 (ja) 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2016051722A (ja) * 2014-08-28 2016-04-11 三菱電機株式会社 半導体装置の製造方法
US9385318B1 (en) * 2015-07-28 2016-07-05 Lam Research Corporation Method to integrate a halide-containing ALD film on sensitive materials
JP6659283B2 (ja) 2015-09-14 2020-03-04 株式会社東芝 半導体装置
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
JP7055533B2 (ja) * 2018-07-23 2022-04-18 株式会社東芝 半導体装置及びその製造方法
JP7167694B2 (ja) * 2018-12-20 2022-11-09 富士通株式会社 化合物半導体装置の製造方法
KR102451638B1 (ko) 2020-06-12 2022-10-06 충남대학교산학협력단 고유전막 및 이를 포함하는 반도체 또는 커패시터 소자
KR20210157756A (ko) 2020-06-22 2021-12-29 충남대학교산학협력단 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090252863A1 (en) * 2005-07-19 2009-10-08 Pioneer Corporation Method of manufacturing protection film and method of manufacturing inorganic film
JP2008103705A (ja) * 2006-09-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
US7656010B2 (en) 2006-09-20 2010-02-02 Panasonic Corporation Semiconductor device
JP2008084942A (ja) * 2006-09-26 2008-04-10 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔのゲート絶縁層
JP2008103408A (ja) 2006-10-17 2008-05-01 Furukawa Electric Co Ltd:The 窒化物化合物半導体トランジスタ及びその製造方法
JP4335932B2 (ja) 2007-02-27 2009-09-30 富士通株式会社 半導体装置製造およびその製造方法
JP5348364B2 (ja) * 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
JP5496635B2 (ja) * 2008-12-19 2014-05-21 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5564815B2 (ja) * 2009-03-31 2014-08-06 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
JP5648523B2 (ja) * 2011-02-16 2015-01-07 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20130256690A1 (en) 2013-10-03
KR20130108611A (ko) 2013-10-04
US8866157B2 (en) 2014-10-21
JP5664661B2 (ja) 2015-02-04
CN103229283B (zh) 2016-01-20
WO2012070151A1 (ja) 2012-05-31
CN103229283A (zh) 2013-07-31
KR101464909B1 (ko) 2014-11-24

Similar Documents

Publication Publication Date Title
JP5664661B2 (ja) 半導体装置及び半導体装置の製造方法
JP5648523B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP5866769B2 (ja) 半導体装置、電源装置及び増幅器
JP5636867B2 (ja) 半導体装置及び半導体装置の製造方法
JP5609055B2 (ja) 化合物半導体装置及びその製造方法
US20110057257A1 (en) Semiconductor device and method for manufacturing the same
US8525227B2 (en) Semiconductor device and method of manufacturing the same
CN103177960B (zh) 对硅衬底上的iii族氮化物的衬底击穿电压的改进
CN101308796A (zh) 场效应晶体管及其制造方法
JP2010050347A (ja) 半導体装置及びその製造方法
JP6161887B2 (ja) 化合物半導体装置及びその製造方法
JP2011082216A (ja) 化合物半導体装置及びその製造方法
JP2012119638A (ja) 化合物半導体装置及びその製造方法
US20190081166A1 (en) Gate-all-around device and method for fabricating the same
KR101051561B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
JP2017085058A (ja) 化合物半導体装置及びその製造方法
CN110556422B (zh) 半导体器件及制造方法
CN116092935A (zh) 一种AlGaN/GaN HEMT器件的制作方法
JP2016086108A (ja) 化合物半導体装置
JP5386810B2 (ja) Ｍｉｓ型ｆｅｔ及びその製造方法
CN111129139B (zh) 一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件
JP2023047874A (ja) 半導体装置及び半導体装置の製造方法
WO2015037288A1 (ja) 高電子移動度トランジスタ及びその製造方法
JPWO2011161791A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141124

R150 Certificate of patent or registration of utility model

Ref document number: 5664661

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250