JPWO2011161791A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2011161791A1 JPWO2011161791A1 JP2012521225A JP2012521225A JPWO2011161791A1 JP WO2011161791 A1 JPWO2011161791 A1 JP WO2011161791A1 JP 2012521225 A JP2012521225 A JP 2012521225A JP 2012521225 A JP2012521225 A JP 2012521225A JP WO2011161791 A1 JPWO2011161791 A1 JP WO2011161791A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron transit
- electron
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 229910002704 AlGaN Inorganic materials 0.000 claims description 15
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 268
- 238000000034 method Methods 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 13
- 239000011241 protective layer Substances 0.000 description 12
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 9
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000001784 detoxification Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- -1 thickness Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
基板（１）の厚さ方向に積層された電子走行層（５）及び電子供給層（６）を備えたトランジスタと、基板（１）の上方に、電子走行層（５）及び電子供給層（６）と平行に形成された電子走行層（３）と、電子走行層（３）にショットキー接合するアノード電極（１２ａ）と、電子走行層（３）にオーミック接合するカソード電極（１３ｄ）と、が設けられている。アノード電極（１２ａ）がトランジスタのソースに接続され、カソード電極（１３ｄ）がトランジスタのドレインに接続されている。
Description
本発明は、半導体装置に関する。
従来、基板の上方に結晶成長によりＡｌＧａＮ層及びＧａＮ層が形成され、ＧａＮ層が電子走行層として機能する高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）についての研究が行われている。ＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。このため、ＧａＮ系のＨＥＭＴの耐圧は高く、自動車用等の高耐圧電力デバイスとして有望である。
Ｓｉ系の電界効果トランジスタには必然的にボディダイオードが存在する。ボディダイオードは逆並列となるようにトランジスタに接続されており、大電力電源に用いられるフルブリッジ回路方式において、還流ダイオードとして機能する。しかし、ＧａＮ系のＨＥＭＴには、このようなボディダイオードが必然的には存在しない。そこで、基板の厚さ方向にｐ型層及びｎ型層が積層されたｐｎ接合ダイオードが、ＧａＮ系のＨＥＭＴに接続された構造が提案されている。
しかしながら、これまで提案された構造では、ダイオードの動作に遅延が生じやすい。そして、遅延に伴って、ダイオードが還流ダイオードとして動作する前にＨＥＭＴに逆電流が流れ、消費電力が増大してしまう。また、遅延のために、ＨＥＭＴのソース及びドレイン間に過電圧が印加された場合には、ダイオードが保護回路として動作しない。
本発明は、トランジスタと接続されるダイオードを適切に動作させることができる半導体装置を提供することを目的とする。
半導体装置の一態様には、基板と、前記基板の厚さ方向に積層された第１の電子走行層及び電子供給層を備えたトランジスタと、前記基板の上方に、前記第１の電子走行層及び前記電子供給層と並行に形成された第２の電子走行層と、前記第２の電子走行層にショットキー接合するアノード電極と、前記第２の電子走行層にオーミック接合するカソード電極と、が設けられている。前記アノード電極が前記トランジスタのソースに接続され、前記カソード電極が前記トランジスタのドレインに接続されている。
以下、実施形態について、添付の図面を参照して具体的に説明する。
（第１の実施形態）
先ず、第１の実施形態について説明する。図１Ａは、第１の実施形態に係る半導体装置の構造を示す断面図であり、図１Ｂは、第１の実施形態における電極の位置関係を示す平面図である。また、図２は、電極の位置関係を立体的に示す模式図である。なお、図１Ａは、図１Ｂ中のＩ−Ｉ線に沿った断面を示している。
先ず、第１の実施形態について説明する。図１Ａは、第１の実施形態に係る半導体装置の構造を示す断面図であり、図１Ｂは、第１の実施形態における電極の位置関係を示す平面図である。また、図２は、電極の位置関係を立体的に示す模式図である。なお、図１Ａは、図１Ｂ中のＩ−Ｉ線に沿った断面を示している。
第１の実施形態では、図１Ａに示すように、基板１上に、バッファ層２、電子走行層３（第２の電子走行層）、絶縁層４、電子走行層５（第１の電子走行層）、電子供給層６、キャップ層７、及び絶縁層８がこの順で形成されている。基板１は、例えばｎ型のＳｉ基板である。バッファ層２としては、例えばＡｌＮ層が形成されており、その厚さは、例えば１ｎｍ〜１０００ｎｍである。電子走行層３としては、例えばＧａＮ層が形成されており、その厚さは、例えば１０ｎｍ〜５０００ｎｍである。絶縁層４としては、例えばＡｌＮ層が形成されており、その厚さは、例えば１０ｎｍ〜５０００ｎｍである。電子走行層５としては、例えばＧａＮ層が形成されており、その厚さは、例えば１０ｎｍ〜５０００ｎｍである。電子供給層６としては、例えばＡｌ０．２５Ｇａ０．７５Ｎ層が形成されており、その厚さは、例えば１ｎｍ〜１００ｎｍである。キャップ層７としては、例えばｎ型のＧａＮ層が形成されており、その厚さは、例えば１ｎｍ〜１００ｎｍである。キャップ層７には、例えばＳｉがドーピングされている。絶縁層８としては、例えばシリコン窒化物層が形成されている。
絶縁層８にゲート電極用の開口部１０ｇが形成され、絶縁層８及びキャップ層７に、ソース電極用の開口部１０ｓ及びドレイン電極用の開口部１０ｄが形成されている。また、電子供給層６、電子走行層５、及び絶縁層４に、アノード電極用の開口部９ａ及びカソード電極用の開口部９ｋが形成されている。開口部９ａは開口部１０ｓと繋がっており、開口部９ｋは開口部１０ｄと繋がっている。また、開口部９ａ及び開口部９ｋの側面には、電子供給層６、電子走行層５、及び絶縁層４を覆う絶縁層１１が形成されている。絶縁層１１としては、例えばＡｌＮ層が形成されている。開口部１０ｇは、開口部１０ｄよりも開口部１０ｓ側に位置している。
開口部９ａの底部に、電子走行層３とショットキー接触するアノード電極１２ａが形成されている。アノード電極１２ａとしては、例えば、電子走行層３と接触するＮｉ膜と、その上に位置するＡｕ膜との積層体が形成されている。また、開口部９ａ及び開口部１０ｓ内に、アノード電極１２ａ上に位置し、電子供給層６とオーミック接触するソース電極１３ｓが形成されている。ソース電極１３ｓとしては、例えばアノード電極１２ａ及び電子供給層６と接触するＴａ膜と、その上に位置するＡｌ膜との積層体が形成されている。更に、開口部９ｋ及び開口部１０ｄ内に、電子走行層３及び電子供給層６とオーミック接触するカソード・ドレイン電極１３ｄが形成されている。カソード・ドレイン電極１３ｄとしては、例えば電子走行層３及び電子供給層６と接触するＴａ膜と、その上に位置するＡｌ膜との積層体が形成されている。開口部１０ｇ内にゲート電極１３ｇが形成されている。ゲート電極１３ｇとしては、例えば、キャップ層７と接触するＮｉ膜と、その上に位置するＡｕ膜との積層体が形成されている。
そして、ゲート電極１３ｇ、ソース電極１３ｓ、及びカソード・ドレイン電極１３ｄを覆う表面保護層１４が絶縁層８上に形成されている。表面保護層１４としては、例えばシリコン窒化物層が形成されている。図１Ｂ及び図２に示すように、ゲート電極１３ｇ、ソース電極１３ｓ、及びカソード・ドレイン電極１３ｄは、櫛歯状に配置されている。そして、ゲート電極１３ｇはゲートパッド１５ｇに接続され、ソース電極１３ｓはソースパッド１５ｓに接続され、カソード・ドレイン電極１３ｄはドレインパッド１５ｄに接続されている。また、表面保護層１４には、夫々が、ゲートパッド１５ｇ、ソースパッド１５ｓ、ドレインパッド１５ｄを露出する開口部が形成されている。
このように構成された第１の実施形態には、ゲート電極１３ｇ、ソース電極１３ｓ、カソード・ドレイン電極１３ｄ、電子供給層６、及び電子走行層５を含むＧａＮ系のＨＥＭＴが存在する。また、アノード電極１２ａ、カソード・ドレイン電極１３ｄ及び電子走行層３を含み、ＨＥＭＴに逆並列に接続されたショットキーバリアダイオードも存在する。そして、カソード・ドレイン電極１３ｄに負の電圧が印加されると、電子走行層３を介して、カソード・ドレイン電極１３ｄからアノード電極１２ａに電子が移動し、アノード電極１２ａからカソード・ドレイン電極１３ｄに向けて電流が流れる。即ち、ショットキーバリアダイオードが還流ダイオードとして機能する。このとき、ショットキーバリアダイオードのカソード電極はＨＥＭＴのドレイン電極と一体化されており、また、アノード電極はソース電極と直接接触している。従って、ＨＥＭＴに大電流が流れる前にショットキーバリアダイオードが動作し、消費電力の上昇を抑制することができる。また、カソード・ドレイン電極１３ｄに正の大きな電圧が印加されると、電子走行層３を介して、アノード電極１２ａからカソード・ドレイン電極１３ｄに電子が移動し、カソード・ドレイン電極１３ｄからアノード電極１２ａに向けて電流が流れる。即ち、ショットキーバリアダイオードが保護ダイオードとして機能する。従って、ＨＥＭＴの故障を防止することができる。
次に、第１の実施形態に係る半導体装置を製造する方法について説明する。図３Ａ乃至図３Ｅは、第１の実施形態に係る半導体装置を製造する方法を工程順に示す断面図である。
先ず、図３Ａに示すように、基板１上に、バッファ層２、電子走行層３、絶縁層４、電子走行層５、電子供給層６、及びキャップ層７をこの順で、例えば有機化学気相堆積（ＭＯＣＶＤ：metal organic chemical vapor deposition）法により形成する。
ここで、ＭＯＣＶＤ装置について説明する。図４は、ＭＯＣＶＤ装置の構成を示す図である。石英製反応管４０の周囲に高周波コイル４１が配置され、反応管４０の内側に基板１０１を載置するためのカーボンサセプタ４２が配置されている。反応管４０の上流端（図４中の左側の端部）に、２本のガス導入管４４及び４５が接続され、化合物のソースガスが供給される。例えば、ガス導入管４４からＮソースガスとしてＮＨ３ガスが導入され、ガス導入管４５からＩＩＩ族元素のソースガスとしてトリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＡ）等の有機ＩＩＩ族化合物原料が導入される。基板１０１上で結晶成長が行われ、余剰のガスはガス排出管４６から除害塔へ排出される。なお、ＭＯＣＶＤ法による結晶成長を減圧雰囲気で行う場合は、ガス排出管４６は真空ポンプへ接続され、真空ポンプの排出口が除害塔に接続される。
電子供給層６としてＡｌ０．２５Ｇａ０．７５Ｎ層を形成する場合の条件は、例えば、以下のように設定する。
トリメチルガリウム（ＴＭＧ）の流量：０〜５０ｓｃｃｍ、
トリメチルアルミニウム（ＴＭＡ）の流量：０〜５０ｓｃｃｍ、
アンモニア（ＮＨ３）の流量：２０ｓｌｍ、
圧力：１００Ｔｏｒｒ、
温度：１１００℃。
トリメチルガリウム（ＴＭＧ）の流量：０〜５０ｓｃｃｍ、
トリメチルアルミニウム（ＴＭＡ）の流量：０〜５０ｓｃｃｍ、
アンモニア（ＮＨ３）の流量：２０ｓｌｍ、
圧力：１００Ｔｏｒｒ、
温度：１１００℃。
キャップ層７を形成した後には、キャップ層７上に絶縁層８を形成する。絶縁層８は、例えばプラズマＣＶＤ法により形成することができる。
次いで、図３Ｂに示すように、絶縁層８に、開口部１０ｇ、ソース電極用の開口部、及びドレイン電極用の開口部を形成する。これらの開口部の形成では、例えば、レジストパターンをマスクとし、ＳＦ６ガスを用いた選択エッチングを行う。これらの開口部を形成した後には、キャップ層７に開口部１０ｓ及び１０ｄを形成する。開口部１０ｓ及び１０ｄの形成では、例えば、レジストパターンをマスクとし、Ｃｌ２ガスを用いた選択エッチングを行う。開口部１０ｓ及び１０ｄを形成した後には、開口部９ａ及び９ｋを形成する。開口部９ａ及び９ｋの形成でも、例えば、レジストパターンをマスクとし、Ｃｌ２ガスを用いた選択エッチングを行う。
その後、図３Ｃに示すように、開口部９ａ及び９ｋの側面に絶縁層１１を形成し、開口部１０ｇ内にゲート電極１３ｇを形成し、開口部９ａの底部にアノード電極１２ａを形成する。絶縁層１１はアノード電極１２ａよりも先に形成する。ゲート電極１３ｇ及びアノード電極１２ａについては、一方を先に形成してもよく、両方を同時に形成してもよい。ゲート電極１３ｇ及びアノード電極１２ａは、例えばリフトオフ法により形成することができる。
続いて、図３Ｄに示すように、開口部９ａ及び１０ｓ内にソース電極１３ｓを形成し、開口部９ｋ及び１０ｄ内にカソード・ドレイン電極１３ｄを形成する。ソース電極１３ｓ及びカソード・ドレイン電極１３ｄについては、一方を先に形成してもよく、両方を同時に形成してもよい。ソース電極１３ｓ及びカソード・ドレイン電極１３ｄは、例えばリフトオフ法により形成することができる。
次いで、図３Ｅに示すように、ゲート電極１３ｇ、ソース電極１３ｓ、及びカソード・ドレイン電極１３ｄを覆う表面保護層１４を絶縁層８上に形成する。表面保護層１４は、例えばプラズマＣＶＤ法により形成することができる。
その後、必要に応じて、基板の裏面を研磨することにより、基板の厚さを所定の厚さにする。また、表面保護層１４に、ゲートパッドを露出する開口部、ソースパッドを露出する開口部、及びドレインパッドを露出する開口部を形成する。
このようにして第１の実施形態に係る半導体装置を完成させることができる。
（第２の実施形態）
先ず、第２の実施形態について説明する。図５Ａは、第２の実施形態に係る半導体装置の構造を示す断面図であり、図５Ｂは、第２の実施形態における電極の位置関係を示す平面図である。なお、図５Ａは、図５Ｂ中のＩ−Ｉ線に沿った断面を示している。
先ず、第２の実施形態について説明する。図５Ａは、第２の実施形態に係る半導体装置の構造を示す断面図であり、図５Ｂは、第２の実施形態における電極の位置関係を示す平面図である。なお、図５Ａは、図５Ｂ中のＩ−Ｉ線に沿った断面を示している。
第２の実施形態では、図５Ａに示すように、基板２１上に、バッファ層２２、電子走行層２３（第１の電子走行層）、電子供給層２４、キャップ層２５、絶縁層２６、電子走行層２７（第２の電子走行層）、及び絶縁層２８がこの順で形成されている。基板２１は、例えばｎ型のＳｉ基板である。バッファ層２２としては、例えばＡｌＮ層が形成されており、その厚さは、例えば１ｎｍ〜１０００ｎｍである。電子走行層２３としては、例えばＧａＮ層が形成されており、その厚さは、例えば１０ｎｍ〜５０００ｎｍである。電子供給層２４としては、例えばＡｌ０．２５Ｇａ０．７５Ｎ層が形成されており、その厚さは、例えば１ｎｍ〜１００ｎｍである。キャップ層２５としては、例えばｎ型のＧａＮ層が形成されており、その厚さは、例えば１ｎｍ〜１００ｎｍである。キャップ層２５には、例えばＳｉがドーピングされている。絶縁層２６としては、例えばＡｌＮ層が形成されており、その厚さは、例えば１０ｎｍ〜５０００ｎｍである。電子走行層２７としては、例えばＧａＮ層が形成されており、その厚さは、例えば１０ｎｍ〜５０００ｎｍである。絶縁層２８としては、例えばシリコン窒化物層が形成されている。
絶縁層２８に、ソース電極用の開口部３０ｓ、ドレイン電極用の開口部３０ｄ、アノード電極用の開口部２９ａ及びカソード電極用の開口部２９ｋが形成されている。開口部３０ｓ及び開口部３０ｄは、電子走行層２７、絶縁層２６、及びキャップ層２５にも形成されている。開口部３０ｓ及び開口部２９ａは互いに繋がっており、これらの境界を明確にする必要はない。同様に、開口部３０ｄ及び開口部２９ｋは互いに繋がっており、これらの境界を明確にする必要はない。更に、キャップ層２５にゲート電極用の凹部１０ｇが形成されている。凹部３０ｇは、開口部３０ｄよりも開口部３０ｓ側に位置している。
凹部３０ｇ内にゲート電極３３ｇが形成されている。ゲート電極３３ｇとしては、例えば、凹部３０ｇの底部に位置するＮｉ膜と、その上に位置するＡｕ膜との積層体が形成されている。電子走行層２７及び絶縁層２６の、平面視で凹部１０ｇと整合する位置に、開口部２９ａ及び開口部３０ｓと繋がる開口部が形成されており、この開口部内に、ゲート電極３３ｇを覆う絶縁層３１が形成されている。絶縁層３１としては、例えばＡｌＮ層が形成されている。開口部２９ａ内かつ絶縁層３１上に、電子走行層２７とショットキー接触するアノード電極３２ａが形成されている。アノード電極３２ａとしては、例えば、電子走行層２７と接触するＮｉ膜と、その上に位置するＡｕ膜との積層体が形成されている。また、開口部２９ａ及び開口部３０ｓ内に、アノード電極３２ａと接触し、電子供給層２４とオーミック接触するソース電極３３ｓが形成されている。ソース電極３３ｓとしては、例えばアノード電極３２ａ及び電子供給層２４と接触するＴａ膜と、その上に位置するＡｌ膜との積層体が形成されている。更に、開口部２９ｋ及び開口部３０ｄ内に、電子走行層２７及び電子供給層２４とオーミック接触するカソード・ドレイン電極３３ｄが形成されている。カソード・ドレイン電極３３ｄとしては、例えば電子走行層２７及び電子供給層２４と接触するＴａ膜と、その上に位置するＡｌ膜との積層体が形成されている。
そして、ソース電極３３ｓ及びカソード・ドレイン電極３３ｄを覆う表面保護層３４が絶縁層２上に形成されている。表面保護層３４としては、例えばシリコン窒化物層が形成されている。図５Ｂに示すように、ゲート電極３３ｇ、ソース電極３３ｓ、及びカソード・ドレイン電極３３ｄは、櫛歯状に配置されている。そして、第１の実施形態と同様に、ゲート電極３３ｇはゲートパッドに接続され、ソース電極３３ｓはソースパッドに接続され、カソード・ドレイン電極３３ｄはドレインパッドに接続されている。また、表面保護層３４には、夫々が、ゲートパッド、ソースパッド、ドレインパッドを露出する開口部が形成されている。
このように構成された第２の実施形態には、ゲート電極３３ｇ、ソース電極３３ｓ、カソード・ドレイン電極３３ｄ、電子供給層２４、及び電子走行層２３を含むＧａＮ系のＨＥＭＴが存在する。また、アノード電極３２ａ、カソード・ドレイン電極３３ｄ及び電子走行層２７を含み、ＨＥＭＴに逆並列に接続されたショットキーバリアダイオードも存在する。そして、カソード・ドレイン電極３３ｄに負の電圧が印加されると、電子走行層２７を介して、カソード・ドレイン電極３３ｄからアノード電極３２ａに電子が移動し、アノード電極３２ａからカソード・ドレイン電極３３ｄに向けて電流が流れる。即ち、ショットキーバリアダイオードが還流ダイオードとして機能する。このとき、ショットキーバリアダイオードのカソード電極はＨＥＭＴのドレイン電極と一体化されており、また、アノード電極はソース電極と直接接触している。従って、ＨＥＭＴに大電流が流れる前にショットキーバリアダイオードが動作し、消費電力の上昇を抑制することができる。また、カソード・ドレイン電極３３ｄに正の大きな電圧が印加されると、電子走行層２７を介して、アノード電極３２ａからカソード・ドレイン電極３３ｄに電子が移動し、カソード・ドレイン電極３３ｄからアノード電極３２ａに向けて電流が流れる。即ち、ショットキーバリアダイオードが保護ダイオードとして機能する。従って、ＨＥＭＴの故障を防止することができる。
一般的に、半導体層が積層された場合、表面に位置する半導体層にトラップが生じてしまう。そして、トラップはＨＥＭＴの特性を低下させる要因となり得る。しかし、第２の実施形態では、ＨＥＭＴ上にショットキーバリアダイオードを構成する半導体層が形成されているため、ＨＥＭＴを構成する半導体層にはトラップが生じにくい。従って、より良好な特性のＨＥＭＴを得ることができる。
次に、第２の実施形態に係る半導体装置を製造する方法について説明する。図６Ａ乃至図６Ｅは、第２の実施形態に係る半導体装置を製造する方法を工程順に示す断面図である。
先ず、図６Ａに示すように、基板２１上に、バッファ層２２、電子走行層２３、電子供給層２４、キャップ層２５、絶縁層２６、及び電子走行層２７をこの順で、例えばＭＯＣＶＤ法により形成する。次いで、電子走行層２７上に絶縁層２８を形成する。絶縁層２８は、例えばプラズマＣＶＤ法により形成することができる。
次いで、図６Ｂに示すように、絶縁層２８に、開口部３０ｓ、３０ｄ、２９ａ、及び２９ｋを形成する。開口部３０ｓ、３０ｄ、２９ａ、及び２９ｋの形成では、例えば、レジストパターンをマスクとし、ＳＦ６ガスを用いた選択エッチングを行う。開口部３０ｓ、３０ｄ、２９ａ、及び２９ｋを形成した後には、開口部３０ｇ、３０ｓ及び３０ｄを形成する。このとき、電子走行層２７及び絶縁層２６には、開口部３０ｇに繋がる開口部も形成する。これらの開口部の形成では、例えば、レジストパターンをマスクとし、Ｃｌ２ガスを用いた選択エッチングを行う。
その後、図６Ｃに示すように、凹部３０ｇ内にゲート電極３３ｇを形成する。続いて、ゲート電極３３ｇ上に絶縁層３１を形成する。次いで、絶縁層３１上にアノード電極３２ａを形成する。ゲート電極３３ｇ及びアノード電極３２ａは、例えばリフトオフ法により形成することができる。
その後、図６Ｄに示すように、開口部２９ａ及び３０ｓ内にソース電極３３ｓを形成し、開口部２９ｋ及び３０ｄ内にカソード・ドレイン電極３３ｄを形成する。ソース電極３３ｓ及びカソード・ドレイン電極３３ｄについては、一方を先に形成してもよく、両方を同時に形成してもよい。ソース電極３３ｓ及びカソード・ドレイン電極３３ｄは、例えばリフトオフ法により形成することができる。
次いで、図６Ｅに示すように、ソース電極３３ｓ及びカソード・ドレイン電極３３ｄを覆う表面保護層３４を絶縁層２８上に形成する。表面保護層３４は、例えばプラズマＣＶＤ法により形成することができる。
その後、必要に応じて、基板の裏面を研磨することにより、基板の厚さを所定の厚さにする。また、表面保護層３４に、ゲートパッドを露出する開口部、ソースパッドを露出する開口部、及びドレインパッドを露出する開口部を形成する。
このようにして第２の実施形態に係る半導体装置を完成させることができる。
なお、基板及び各層の材料、厚さ及び不純物濃度等は特に限定されない。例えば、基板として、Ｓｉ基板の他に、サファイア基板、ＳｉＣ基板、ＧａＮ基板等を用いてもよい。ショットキーバリアダイオードに含まれる電子走行層として、ｐ型又はｎ型の半導体を含有するものを用いてもよく、また、ＧａＮ又はＡｌＧａＮ等の互いに格子定数が相違する少なくとも２種類の半導体を含有するものを用いてもよい。更に、ショットキーバリアダイオードに含まれる電子走行層とＨＥＭＴとを絶縁する絶縁層として、ＡｌＮ、ＡｌＧａＮ、ｐ型ＧａＮ、ＦｅドープＧａＮ、Ｓｉ酸化物、Ａｌ酸化物、Ｓｉ窒化物、又はＣの少なくとも１種を含有するものを用いてもよい。また、電子走行層とショットキー接触するアノード電極の材料としては、Ｎｉ、Ｐｄ、及びＰｔが挙げられ、これらを組み合わせて用いてもよい。
また、図７Ａに示すように、第１の実施形態において、ｎ型ＧａＮからなるキャップ層７上に、ＡｌＮ又はＡｌＧａＮからなる絶縁層４１及びｎ型ＧａＮ層４２が積層されていてもよい。同様に、図７Ｂに示すように、ｎ型ＧａＮからなるキャップ層２５がゲート電極３３ｇよりも下方に位置し、このようなキャップ層２５に、ＡｌＮ又はＡｌＧａＮからなる絶縁層５１及びｎ型ＧａＮ層５２が積層されていてもよい。
これらの半導体装置は、例えば、スイッチング半導体素子に用いることができる。また、このようなスイッチング素子は、スイッチング電源又は電子機器に用いることができる。更に、これらの半導体装置を、サーバの電源回路等のフルブリッジ電源回路用の部品として用いることも可能である。
これらの半導体装置等によれば、トランジスタと接続されるダイオードを適切に動作させることができる。
ここで、ＭＯＣＶＤ装置について説明する。図４は、ＭＯＣＶＤ装置の構成を示す図である。石英製反応管４０の周囲に高周波コイル４１が配置され、反応管４０の内側に基板１０１を載置するためのカーボンサセプタ４２が配置されている。反応管４０の上流端（図４中の左側の端部）に、２本のガス導入管４４及び４５が接続され、化合物のソースガスが供給される。例えば、ガス導入管４４からＮソースガスとしてＮＨ3ガスが導入され、ガス導入管４５からＩＩＩ族元素のソースガスとしてトリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）等の有機ＩＩＩ族化合物原料が導入される。基板１０１上で結晶成長が行われ、余剰のガスはガス排出管４６から除害塔へ排出される。なお、ＭＯＣＶＤ法による結晶成長を減圧雰囲気で行う場合は、ガス排出管４６は真空ポンプへ接続され、真空ポンプの排出口が除害塔に接続される。
絶縁層２８に、ソース電極用の開口部３０ｓ、ドレイン電極用の開口部３０ｄ、アノード電極用の開口部２９ａ及びカソード電極用の開口部２９ｋが形成されている。開口部３０ｓ及び開口部３０ｄは、電子走行層２７、絶縁層２６、及びキャップ層２５にも形成されている。開口部３０ｓ及び開口部２９ａは互いに繋がっており、これらの境界を明確にする必要はない。同様に、開口部３０ｄ及び開口部２９ｋは互いに繋がっており、これらの境界を明確にする必要はない。更に、キャップ層２５にゲート電極用の凹部３０ｇが形成されている。凹部３０ｇは、開口部３０ｄよりも開口部３０ｓ側に位置している。
凹部３０ｇ内にゲート電極３３ｇが形成されている。ゲート電極３３ｇとしては、例えば、凹部３０ｇの底部に位置するＮｉ膜と、その上に位置するＡｕ膜との積層体が形成されている。電子走行層２７及び絶縁層２６の、平面視で凹部３０ｇと整合する位置に、開口部２９ａ及び開口部３０ｓと繋がる開口部が形成されており、この開口部内に、ゲート電極３３ｇを覆う絶縁層３１が形成されている。絶縁層３１としては、例えばＡｌＮ層が形成されている。開口部２９ａ内かつ絶縁層３１上に、電子走行層２７とショットキー接触するアノード電極３２ａが形成されている。アノード電極３２ａとしては、例えば、電子走行層２７と接触するＮｉ膜と、その上に位置するＡｕ膜との積層体が形成されている。また、開口部２９ａ及び開口部３０ｓ内に、アノード電極３２ａと接触し、電子供給層２４とオーミック接触するソース電極３３ｓが形成されている。ソース電極３３ｓとしては、例えばアノード電極３２ａ及び電子供給層２４と接触するＴａ膜と、その上に位置するＡｌ膜との積層体が形成されている。更に、開口部２９ｋ及び開口部３０ｄ内に、電子走行層２７及び電子供給層２４とオーミック接触するカソード・ドレイン電極３３ｄが形成されている。カソード・ドレイン電極３３ｄとしては、例えば電子走行層２７及び電子供給層２４と接触するＴａ膜と、その上に位置するＡｌ膜との積層体が形成されている。
これらの半導体装置は、例えば、スイッチング半導体素子に用いることができる。また、このようなスイッチング素子は、スイッチング電源又は電子機器に用いることができる。更に、これらの半導体装置を、サーバの電源回路等のフルブリッジ電源回路用の部品として用いることも可能である。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
基板と、
前記基板の厚さ方向に積層された第１の電子走行層及び電子供給層を備えたトランジスタと、
前記基板の上方に、前記第１の電子走行層及び前記電子供給層と並行に形成された第２の電子走行層と、
前記第２の電子走行層にショットキー接合するアノード電極と、
前記第２の電子走行層にオーミック接合するカソード電極と、
を有し、
前記アノード電極が前記トランジスタのソースに接続され、
前記カソード電極が前記トランジスタのドレインに接続されていることを特徴とする半導体装置。
（付記２）
前記トランジスタは、前記電子供給層上に形成されたｎ型ＧａＮ層を有することを特徴とする付記１に記載の半導体装置。
（付記３）
前記トランジスタは、
前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を有することを特徴とする付記２に記載の半導体装置。
（付記４）
前記トランジスタは、前記基板と前記第２の電子走行層との間に位置していることを特徴とする付記１に記載の半導体装置。
（付記５）
前記第２の電子走行層は、前記基板と前記トランジスタとの間に位置していることを特徴とする付記１に記載の半導体装置。
（付記６）
前記第２の電子走行層は、ｐ型又はｎ型の半導体を含有することを特徴とする付記１に記載の半導体装置。
（付記７）
前記第２の電子走行層は、互いに格子定数が相違する少なくとも２種類の半導体を含有することを特徴とする付記１に記載の半導体装置。
（付記８）
前記第２の電子走行層は、ＧａＮ又はＡｌＧａＮを含有することを特徴とする付記１に記載の半導体装置。
（付記９）
前記トランジスタと前記第２の電子走行層とを絶縁する絶縁層を有することを特徴とする付記１に記載の半導体装置。
（付記１０）
前記絶縁層は、ＡｌＮ、ＡｌＧａＮ、ｐ型ＧａＮ、ＦｅドープＧａＮ、Ｓｉ酸化物、Ａｌ酸化物、Ｓｉ窒化物、及びＣからなる群から選択された少なくとも１種を含有することを特徴とする付記９に記載の半導体装置。
（付記１１）
前記アノード電極は、Ｎｉ、Ｐｄ、及びＰｔからなる群から選択された少なくとも１種を含有することを特徴とする付記１に記載の半導体装置。
（付記１２）
基板と、
前記基板上に形成されたバッファ層と、
前記バッファ層上に形成された第２の電子走行層と、
前記第２の電子走行層上に形成された絶縁層と、
前記絶縁層上に形成された第１の電子走行層と、
前記第１の電子走行層上方に形成された電子供給層と、
前記電子供給層上に形成されたキャップ層と、
を有することを特徴とする半導体装置。
（付記１３）
前記キャップ層、前記電子供給層、前記第１の電子走行層、及び前記絶縁層に、前記第２の電子走行層まで達するソース電極及びアノード電極用の開口部が形成され、
前記キャップ層、前記電子供給層、前記第１の電子走行層、及び前記絶縁層に前記第２の電子走行層まで達するドレイン電極及びカソード電極用の開口部が形成され、
前記ソース電極及び前記アノード電極用の開口部内に、前記第２の電子走行層にショットキー接合するアノード電極が形成され、
前記ドレイン電極及び前記カソード電極用の開口部内に、前記第２の電子走行層にオーミック接合するカソード電極が形成され、
前記アノード電極が前記電子供給層に接続され、
前記カソード電極が前記電子供給層に接続され、
前記アノード電極と前記カソード電極との間において、前記電子供給層上方にゲート電極が形成されていることを特徴とする付記１２に記載の半導体装置。
（付記１４）
前記電子供給層上に形成されたｎ型ＧａＮ層を更に有することを特徴とする付記１２に記載の半導体装置。
（付記１５）
前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を更に有することを特徴とする付記１４に記載の半導体装置。
（付記１６）
基板と、
前記基板上に形成されたバッファ層と、
前記バッファ層上に形成された第１の電子走行層と、
前記第１の電子走行層上方に形成された電子供給層と、
前記電子供給層上に形成されたキャップ層と、
前記キャップ層上に形成された絶縁層と、
前記絶縁層上に形成された第２の電子走行層と、
を有することを特徴とする半導体装置。
（付記１７）
前記第２の電子走行層、前記絶縁層、前記キャップ層、及び前記電子供給層に、前記第１の電子走行層まで達するソース電極及びアノード電極用の開口部が形成され、
前記第２の電子走行層、前記絶縁層、前記キャップ層、及び前記電子供給層に、前記第１の電子走行層まで達するドレイン電極及びカソード電極用の開口部が形成され、
前記ソース電極及び前記アノード電極用の開口部内に、前記第２の電子走行層にショットキー接合するアノード電極が形成され、
前記ドレイン電極及び前記カソード電極用の開口部内に、前記第２の電子走行層にオーミック接合するカソード電極が形成され、
前記アノード電極が前記電子供給層に接続され、
前記カソード電極が前記電子供給層に接続され、
前記アノード電極と前記カソード電極との間において、前記電子供給層上方にゲート電極が形成されていることを特徴とする付記１６に記載の半導体装置。
（付記１８）
前記電子供給層上に形成されたｎ型ＧａＮ層を更に有することを特徴とする付記１６に記載の半導体装置。
（付記１９）
前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を更に有することを特徴とする付記１８に記載の半導体装置。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
基板と、
前記基板の厚さ方向に積層された第１の電子走行層及び電子供給層を備えたトランジスタと、
前記基板の上方に、前記第１の電子走行層及び前記電子供給層と並行に形成された第２の電子走行層と、
前記第２の電子走行層にショットキー接合するアノード電極と、
前記第２の電子走行層にオーミック接合するカソード電極と、
を有し、
前記アノード電極が前記トランジスタのソースに接続され、
前記カソード電極が前記トランジスタのドレインに接続されていることを特徴とする半導体装置。
（付記２）
前記トランジスタは、前記電子供給層上に形成されたｎ型ＧａＮ層を有することを特徴とする付記１に記載の半導体装置。
（付記３）
前記トランジスタは、
前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を有することを特徴とする付記２に記載の半導体装置。
（付記４）
前記トランジスタは、前記基板と前記第２の電子走行層との間に位置していることを特徴とする付記１に記載の半導体装置。
（付記５）
前記第２の電子走行層は、前記基板と前記トランジスタとの間に位置していることを特徴とする付記１に記載の半導体装置。
（付記６）
前記第２の電子走行層は、ｐ型又はｎ型の半導体を含有することを特徴とする付記１に記載の半導体装置。
（付記７）
前記第２の電子走行層は、互いに格子定数が相違する少なくとも２種類の半導体を含有することを特徴とする付記１に記載の半導体装置。
（付記８）
前記第２の電子走行層は、ＧａＮ又はＡｌＧａＮを含有することを特徴とする付記１に記載の半導体装置。
（付記９）
前記トランジスタと前記第２の電子走行層とを絶縁する絶縁層を有することを特徴とする付記１に記載の半導体装置。
（付記１０）
前記絶縁層は、ＡｌＮ、ＡｌＧａＮ、ｐ型ＧａＮ、ＦｅドープＧａＮ、Ｓｉ酸化物、Ａｌ酸化物、Ｓｉ窒化物、及びＣからなる群から選択された少なくとも１種を含有することを特徴とする付記９に記載の半導体装置。
（付記１１）
前記アノード電極は、Ｎｉ、Ｐｄ、及びＰｔからなる群から選択された少なくとも１種を含有することを特徴とする付記１に記載の半導体装置。
（付記１２）
基板と、
前記基板上に形成されたバッファ層と、
前記バッファ層上に形成された第２の電子走行層と、
前記第２の電子走行層上に形成された絶縁層と、
前記絶縁層上に形成された第１の電子走行層と、
前記第１の電子走行層上方に形成された電子供給層と、
前記電子供給層上に形成されたキャップ層と、
を有することを特徴とする半導体装置。
（付記１３）
前記キャップ層、前記電子供給層、前記第１の電子走行層、及び前記絶縁層に、前記第２の電子走行層まで達するソース電極及びアノード電極用の開口部が形成され、
前記キャップ層、前記電子供給層、前記第１の電子走行層、及び前記絶縁層に前記第２の電子走行層まで達するドレイン電極及びカソード電極用の開口部が形成され、
前記ソース電極及び前記アノード電極用の開口部内に、前記第２の電子走行層にショットキー接合するアノード電極が形成され、
前記ドレイン電極及び前記カソード電極用の開口部内に、前記第２の電子走行層にオーミック接合するカソード電極が形成され、
前記アノード電極が前記電子供給層に接続され、
前記カソード電極が前記電子供給層に接続され、
前記アノード電極と前記カソード電極との間において、前記電子供給層上方にゲート電極が形成されていることを特徴とする付記１２に記載の半導体装置。
（付記１４）
前記電子供給層上に形成されたｎ型ＧａＮ層を更に有することを特徴とする付記１２に記載の半導体装置。
（付記１５）
前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を更に有することを特徴とする付記１４に記載の半導体装置。
（付記１６）
基板と、
前記基板上に形成されたバッファ層と、
前記バッファ層上に形成された第１の電子走行層と、
前記第１の電子走行層上方に形成された電子供給層と、
前記電子供給層上に形成されたキャップ層と、
前記キャップ層上に形成された絶縁層と、
前記絶縁層上に形成された第２の電子走行層と、
を有することを特徴とする半導体装置。
（付記１７）
前記第２の電子走行層、前記絶縁層、前記キャップ層、及び前記電子供給層に、前記第１の電子走行層まで達するソース電極及びアノード電極用の開口部が形成され、
前記第２の電子走行層、前記絶縁層、前記キャップ層、及び前記電子供給層に、前記第１の電子走行層まで達するドレイン電極及びカソード電極用の開口部が形成され、
前記ソース電極及び前記アノード電極用の開口部内に、前記第２の電子走行層にショットキー接合するアノード電極が形成され、
前記ドレイン電極及び前記カソード電極用の開口部内に、前記第２の電子走行層にオーミック接合するカソード電極が形成され、
前記アノード電極が前記電子供給層に接続され、
前記カソード電極が前記電子供給層に接続され、
前記アノード電極と前記カソード電極との間において、前記電子供給層上方にゲート電極が形成されていることを特徴とする付記１６に記載の半導体装置。
（付記１８）
前記電子供給層上に形成されたｎ型ＧａＮ層を更に有することを特徴とする付記１６に記載の半導体装置。
（付記１９）
前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を更に有することを特徴とする付記１８に記載の半導体装置。
Claims (19)
- 基板と、
前記基板の厚さ方向に積層された第１の電子走行層及び電子供給層を備えたトランジスタと、
前記基板の上方に、前記第１の電子走行層及び前記電子供給層と並行に形成された第２の電子走行層と、
前記第２の電子走行層にショットキー接合するアノード電極と、
前記第２の電子走行層にオーミック接合するカソード電極と、
を有し、
前記アノード電極が前記トランジスタのソースに接続され、
前記カソード電極が前記トランジスタのドレインに接続されていることを特徴とする半導体装置。 - 前記トランジスタは、前記電子供給層上に形成されたｎ型ＧａＮ層を有することを特徴とする請求項１に記載の半導体装置。
- 前記トランジスタは、
前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を有することを特徴とする請求項２に記載の半導体装置。 - 前記トランジスタは、前記基板と前記第２の電子走行層との間に位置していることを特徴とする請求項１に記載の半導体装置。
- 前記第２の電子走行層は、前記基板と前記トランジスタとの間に位置していることを特徴とする請求項１に記載の半導体装置。
- 前記第２の電子走行層は、ｐ型又はｎ型の半導体を含有することを特徴とする請求項１に記載の半導体装置。
- 前記第２の電子走行層は、互いに格子定数が相違する少なくとも２種類の半導体を含有することを特徴とする請求項１に記載の半導体装置。
- 前記第２の電子走行層は、ＧａＮ又はＡｌＧａＮを含有することを特徴とする請求項１に記載の半導体装置。
- 前記トランジスタと前記第２の電子走行層とを絶縁する絶縁層を有することを特徴とする請求項１に記載の半導体装置。
- 前記絶縁層は、ＡｌＮ、ＡｌＧａＮ、ｐ型ＧａＮ、ＦｅドープＧａＮ、Ｓｉ酸化物、Ａｌ酸化物、Ｓｉ窒化物、及びＣからなる群から選択された少なくとも１種を含有することを特徴とする請求項５記載の半導体装置。
- 前記アノード電極は、Ｎｉ、Ｐｄ、及びＰｔからなる群から選択された少なくとも１種を含有することを特徴とする請求項１に記載の半導体装置。
- 基板と、
前記基板上に形成されたバッファ層と、
前記バッファ層上に形成された第２の電子走行層と、
前記第２の電子走行層上に形成された絶縁層と、
前記絶縁層上に形成された第１の電子走行層と、
前記第１の電子走行層上方に形成された電子供給層と、
前記電子供給層上に形成されたキャップ層と、
を有することを特徴とする半導体装置。 - 前記キャップ層、前記電子供給層、前記第１の電子走行層、及び前記絶縁層に、前記第２の電子走行層まで達するソース電極及びアノード電極用の開口部が形成され、
前記キャップ層、前記電子供給層、前記第１の電子走行層、及び前記絶縁層に前記第２の電子走行層まで達するドレイン電極及びカソード電極用の開口部が形成され、
前記ソース電極及び前記アノード電極用の開口部内に、前記第２の電子走行層にショットキー接合するアノード電極が形成され、
前記ドレイン電極及び前記カソード電極用の開口部内に、前記第２の電子走行層にオーミック接合するカソード電極が形成され、
前記アノード電極が前記電子供給層に接続され、
前記カソード電極が前記電子供給層に接続され、
前記アノード電極と前記カソード電極との間において、前記電子供給層上方にゲート電極が形成されていることを特徴とする請求項１２に記載の半導体装置。 - 前記電子供給層上に形成されたｎ型ＧａＮ層を更に有することを特徴とする請求項１２に記載の半導体装置。
- 前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を更に有することを特徴とする請求項１４に記載の半導体装置。 - 基板と、
前記基板上に形成されたバッファ層と、
前記バッファ層上に形成された第１の電子走行層と、
前記第１の電子走行層上方に形成された電子供給層と、
前記電子供給層上に形成されたキャップ層と、
前記キャップ層上に形成された絶縁層と、
前記絶縁層上に形成された第２の電子走行層と、
を有することを特徴とする半導体装置。 - 前記第２の電子走行層、前記絶縁層、前記キャップ層、及び前記電子供給層に、前記第１の電子走行層まで達するソース電極及びアノード電極用の開口部が形成され、
前記第２の電子走行層、前記絶縁層、前記キャップ層、及び前記電子供給層に、前記第１の電子走行層まで達するドレイン電極及びカソード電極用の開口部が形成され、
前記ソース電極及び前記アノード電極用の開口部内に、前記第２の電子走行層にショットキー接合するアノード電極が形成され、
前記ドレイン電極及び前記カソード電極用の開口部内に、前記第２の電子走行層にオーミック接合するカソード電極が形成され、
前記アノード電極が前記電子供給層に接続され、
前記カソード電極が前記電子供給層に接続され、
前記アノード電極と前記カソード電極との間において、前記電子供給層上方にゲート電極が形成されていることを特徴とする請求項１６に記載の半導体装置。 - 前記電子供給層上に形成されたｎ型ＧａＮ層を更に有することを特徴とする請求項１６に記載の半導体装置。
- 前記ｎ型ＧａＮ層上に形成され、ＡｌＮ又はＡｌＧａＮからなる絶縁層と、
前記絶縁層上に形成された第２のｎ型ＧａＮ層と、
を更に有することを特徴とする請求項１８に記載の半導体装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2010/060728 WO2011161791A1 (ja) | 2010-06-24 | 2010-06-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2011161791A1 true JPWO2011161791A1 (ja) | 2013-08-19 |
Family
ID=45371004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012521225A Pending JPWO2011161791A1 (ja) | 2010-06-24 | 2010-06-24 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US9190507B2 (ja) |
| JP (1) | JPWO2011161791A1 (ja) |
| CN (1) | CN103109369B (ja) |
| WO (1) | WO2011161791A1 (ja) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730374A (en) * | 1980-07-29 | 1982-02-18 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPS622646A (ja) * | 1985-06-28 | 1987-01-08 | Nec Corp | ３次元集積回路 |
| JP2003229566A (ja) * | 2001-11-27 | 2003-08-15 | Furukawa Electric Co Ltd:The | 電力変換装置及びそれに用いるＧａＮ系半導体装置 |
| JP2004228481A (ja) * | 2003-01-27 | 2004-08-12 | Fujitsu Ltd | 化合物半導体装置およびその製造方法 |
| JP2005026242A (ja) * | 2001-07-19 | 2005-01-27 | Advantest Corp | 半導体素子及び半導体素子の製造方法 |
| JP2007035905A (ja) * | 2005-07-27 | 2007-02-08 | Toshiba Corp | 窒化物半導体素子 |
| JP2007266475A (ja) * | 2006-03-29 | 2007-10-11 | Furukawa Electric Co Ltd:The | 半導体装置及び電力変換装置 |
| JP2007273795A (ja) * | 2006-03-31 | 2007-10-18 | Sanken Electric Co Ltd | 複合半導体装置 |
| JP2009164158A (ja) * | 2007-12-28 | 2009-07-23 | Panasonic Corp | 半導体装置及びその製造方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69117866T2 (de) * | 1990-10-26 | 1996-10-10 | Nippon Telegraph & Telephone | Heteroübergangsfeldeffekttransistor |
| DE4219523A1 (de) * | 1992-06-15 | 1993-12-16 | Daimler Benz Ag | Monolithisch integrierter Millimeterwellenschaltkreis und Verfahren zu dessen Herstellung |
| DE69522075T2 (de) * | 1994-11-02 | 2002-01-03 | Trw Inc., Redondo Beach | Verfahren zum Herstellen von multifunktionellen, monolithisch-integrierten Schaltungsanordnungen |
| JP2001177060A (ja) * | 1999-12-14 | 2001-06-29 | Nec Corp | モノリシック集積回路装置及びその製造方法 |
| US6768146B2 (en) * | 2001-11-27 | 2004-07-27 | The Furukawa Electric Co., Ltd. | III-V nitride semiconductor device, and protection element and power conversion apparatus using the same |
| JP3940699B2 (ja) * | 2003-05-16 | 2007-07-04 | 株式会社東芝 | 電力用半導体素子 |
| JP5319084B2 (ja) | 2007-06-19 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5439725B2 (ja) * | 2008-02-20 | 2014-03-12 | サンケン電気株式会社 | 半導体スイッチング装置 |
| US8076699B2 (en) * | 2008-04-02 | 2011-12-13 | The Hong Kong Univ. Of Science And Technology | Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems |
| JP2010135640A (ja) * | 2008-12-05 | 2010-06-17 | Panasonic Corp | 電界効果トランジスタ |
| KR101657327B1 (ko) * | 2009-04-07 | 2016-09-13 | 스미또모 가가꾸 가부시키가이샤 | 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스 |
| EP2498293B1 (en) * | 2009-11-06 | 2018-08-01 | NGK Insulators, Ltd. | Epitaxial substrate for semiconductor element and method for producing epitaxial substrate for semiconductor element |
| WO2011135809A1 (ja) * | 2010-04-30 | 2011-11-03 | 住友化学株式会社 | 半導体基板、半導体基板の製造方法、電子デバイス、および電子デバイスの製造方法 |
| JP5079143B2 (ja) * | 2010-06-24 | 2012-11-21 | ザ・ユニバーシティ・オブ・シェフィールド | 半導体素子、電界効果トランジスタおよびダイオード |
| WO2012014675A1 (ja) * | 2010-07-29 | 2012-02-02 | 日本碍子株式会社 | 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法 |
| JP5845568B2 (ja) * | 2010-11-02 | 2016-01-20 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP5866773B2 (ja) * | 2011-02-25 | 2016-02-17 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP5711040B2 (ja) * | 2011-04-28 | 2015-04-30 | トランスフォーム・ジャパン株式会社 | 双方向スイッチおよびそれを利用した充放電保護装置 |
| WO2013190997A1 (ja) * | 2012-06-20 | 2013-12-27 | 独立行政法人産業技術総合研究所 | 半導体装置 |
| JP5993632B2 (ja) * | 2012-06-29 | 2016-09-14 | シャープ株式会社 | ＧａＮ系半導体装置 |
| JP5949527B2 (ja) * | 2012-12-21 | 2016-07-06 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置、高周波増幅器 |
| US9142550B2 (en) * | 2013-06-18 | 2015-09-22 | Infineon Technologies Austria Ag | High-voltage cascaded diode with HEMT and monolithically integrated semiconductor diode |
| JP5669119B1 (ja) * | 2014-04-18 | 2015-02-12 | 株式会社パウデック | 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体 |
| US9653642B1 (en) * | 2014-12-23 | 2017-05-16 | Soraa Laser Diode, Inc. | Manufacturable RGB display based on thin film gallium and nitrogen containing light emitting diodes |
| TWI706566B (zh) * | 2016-08-01 | 2020-10-01 | 晶元光電股份有限公司 | 一種高功率半導體元件 |
-
2010
- 2010-06-24 JP JP2012521225A patent/JPWO2011161791A1/ja active Pending
- 2010-06-24 CN CN201080067573.6A patent/CN103109369B/zh active Active
- 2010-06-24 WO PCT/JP2010/060728 patent/WO2011161791A1/ja active Application Filing
-
2012
- 2012-12-05 US US13/705,548 patent/US9190507B2/en active Active
-
2015
- 2015-09-17 US US14/856,768 patent/US10453948B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730374A (en) * | 1980-07-29 | 1982-02-18 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPS622646A (ja) * | 1985-06-28 | 1987-01-08 | Nec Corp | ３次元集積回路 |
| JP2005026242A (ja) * | 2001-07-19 | 2005-01-27 | Advantest Corp | 半導体素子及び半導体素子の製造方法 |
| JP2003229566A (ja) * | 2001-11-27 | 2003-08-15 | Furukawa Electric Co Ltd:The | 電力変換装置及びそれに用いるＧａＮ系半導体装置 |
| JP2004228481A (ja) * | 2003-01-27 | 2004-08-12 | Fujitsu Ltd | 化合物半導体装置およびその製造方法 |
| JP2007035905A (ja) * | 2005-07-27 | 2007-02-08 | Toshiba Corp | 窒化物半導体素子 |
| JP2007266475A (ja) * | 2006-03-29 | 2007-10-11 | Furukawa Electric Co Ltd:The | 半導体装置及び電力変換装置 |
| JP2007273795A (ja) * | 2006-03-31 | 2007-10-18 | Sanken Electric Co Ltd | 複合半導体装置 |
| JP2009164158A (ja) * | 2007-12-28 | 2009-07-23 | Panasonic Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160005848A1 (en) | 2016-01-07 |
| WO2011161791A1 (ja) | 2011-12-29 |
| US20130092952A1 (en) | 2013-04-18 |
| CN103109369A (zh) | 2013-05-15 |
| US9190507B2 (en) | 2015-11-17 |
| CN103109369B (zh) | 2016-04-06 |
| US10453948B2 (en) | 2019-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5775321B2 (ja) | 半導体装置及びその製造方法、電源装置 | |
| JP5573941B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP5810518B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2009182107A (ja) | 半導体装置 | |
| JP5712583B2 (ja) | 化合物半導体装置及びその製造方法 | |
| WO2008035403A1 (en) | Field-effect transistor | |
| JP2014072360A (ja) | 化合物半導体装置及びその製造方法 | |
| JP5510544B2 (ja) | 化合物半導体装置及びその製造方法 | |
| TW201413961A (zh) | 化合物半導體裝置及其製造方法 | |
| TW201344902A (zh) | 半導體裝置及其製造方法 | |
| JP2017092282A (ja) | 半導体装置 | |
| JP2012099674A (ja) | 半導体装置及びその製造方法 | |
| JP5673501B2 (ja) | 化合物半導体装置 | |
| JP2006286698A (ja) | 電子デバイス及び電力変換装置 | |
| JP5504660B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP5593673B2 (ja) | 半導体装置及びその製造方法 | |
| JP2019114581A (ja) | 化合物半導体装置及びその製造方法 | |
| JP6166508B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| EP2933827B1 (en) | Transistor having nitride semiconductor used therein and method for manufacturing transistor having nitride semiconductor used therein | |
| JP5789959B2 (ja) | 化合物半導体装置及びその製造方法 | |
| WO2011161791A1 (ja) | 半導体装置 | |
| JP5577638B2 (ja) | 半導体装置及びその製造方法 | |
| TW201937730A (zh) | 半導體裝置 | |
| JP5692357B2 (ja) | 化合物半導体装置及びその製造方法 | |
| KR20110098572A (ko) | 질화물 반도체 소자 및 질화물 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140418 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141104 |