JP5711040B2 - 双方向スイッチおよびそれを利用した充放電保護装置 - Google Patents

双方向スイッチおよびそれを利用した充放電保護装置 Download PDF

Info

Publication number
JP5711040B2
JP5711040B2 JP2011100356A JP2011100356A JP5711040B2 JP 5711040 B2 JP5711040 B2 JP 5711040B2 JP 2011100356 A JP2011100356 A JP 2011100356A JP 2011100356 A JP2011100356 A JP 2011100356A JP 5711040 B2 JP5711040 B2 JP 5711040B2
Authority
JP
Japan
Prior art keywords
voltage
source
drain
gate
hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011100356A
Other languages
English (en)
Other versions
JP2012235181A (ja
Inventor
庄野　健
健 庄野
Original Assignee
トランスフォーム・ジャパン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トランスフォーム・ジャパン株式会社 filed Critical トランスフォーム・ジャパン株式会社
Priority to JP2011100356A priority Critical patent/JP5711040B2/ja
Priority to US13/368,763 priority patent/US8675326B2/en
Publication of JP2012235181A publication Critical patent/JP2012235181A/ja
Application granted granted Critical
Publication of JP5711040B2 publication Critical patent/JP5711040B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M10/4257—Smart batteries, e.g. electronic circuits inside the housing of the cells or batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00306—Overdischarge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0009—AC switches, i.e. delivering AC power to a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Description

本発明は，双方向スイッチ装置およびそれを利用した充放電保護装置に関する。
パワーＭＯＳＦＥＴは，半導体基板のチャネル領域内に形成されたソース，ドレイン領域と，それらの間に形成されたゲート電極とを有する。Ｎ型ＭＯＳＦＥＴの場合，チャネル領域は最も低い電位のソース領域に接続され，フローティング状態にならないようにされている。そのため，ソース領域及びそれに接続されたチャネル領域からドレイン領域へに向かって寄生的なボディ・ダイオードが形成される。つまり，通常の回路において，Ｎ型ＭＯＳＦＥＴは，ドレイン領域からソース領域方向の電流パスがオンオフ制御されるが，ソース領域からドレイン領域へ向かう電流パスは，ボディ・ダイオードにより常時形成されており，遮断されることはない。
したがって，パワーＭＯＳＦＥＴにより双方向スイッチを構成するためには，２個のパワーＭＯＳＦＥＴを組み合わせる必要があり，コストアップになる。
一方，Ｌｉイオン電池は，過充電や過放電を防止するために，電池パック内に電池のセルに加えて，その過充電や過放電を防止する充放電保護装置を有する。この充放電保護装置は，双方向スイッチを有する。この双方向性スイッチは，双方向の電流についてオンオフ制御を行う必要があり，２個のパワーＭＯＳＦＥＴで構成される。
そこで，ＳＩＴ（ＳＴＡＴＩＣ ＩＮＤＵＣＴＩＯＮ ＴＲＡＮＳＩＳＴＯＲ）を双方向スイッチ素子に利用して，双方向の電流をオンオフ制御することが提案されている。たとえば，特許文献１などである。しかし，この双方向スイッチ素子は，双方向の電流をオンにするかオフにするかの２つの状態しか取りえない。
また，ＵＳＢ機器では，自身の内部電源に加えて，ＵＳＢバス経由の電源供給も行われる。そのため，内部電源とＵＳＢバス電源とを切り替える必要があり，双方向スイッチ素子が必要になる。
特開２００１−２５１７７２号公報
ＳＩＴを双方向スイッチにした場合は，双方向の電流パスをオンにするかオフにするかしかできず，一方向は導通し，他の方向は遮断するといった制御はできない。
そこで，本発明の目的は，少ない素子で構成できる双方向スイッチ装置およびそれを利用した充放電保護装置を提供することにある。
双方向スイッチ装置の第１の側面は，ＨＥＭＴを有する双方向スイッチと，第１の条件時に前記ＨＥＭＴのソースまたはドレインの一方の端子とゲートとの間に閾値電圧未満の第１の電圧を印加して前記ソースまたはドレインの他方の端子から前記一方の端子への第１の電流パスをオフにし，第２の条件時に前記他方の端子とゲートとの間に前記閾値電圧未満の第２の電圧を印加して前記一方の端子から他方の端子への第２の電流パスをオフにし，第３の条件時に前記ＨＥＭＴのソース及びドレインとゲートとの間に前記閾値電圧より高い第３の電圧を印加して前記第１，第２の電流パスをオンにする制御回路とを有する。
第１の側面によれば，少ないトランジスタ数で構成することができる。
二次電池とそれに接続される負荷または充電器の構成を示す図である。 パワーＭＯＳＦＥＴの断面構造を示す図である。 本実施の形態における二次電池とそれに接続される負荷または充電器の構成を示す図である。 ＨＥＭＴの断面図である。 本実施の形態における制御回路１１０の回路の一例を示す図である。 本実施の形態における双方向スイッチの動作特性を示す図である。 第２の実施の形態における双方向スイッチ装置を示す図である。
二次電池は自動車や，ノートパソコンや携帯電話などさまざまな機器に利用される蓄電池または充電式電池である。
図１は，二次電池とそれに接続される負荷または充電器の構成を示す図である。二次電池１００内には，電池を蓄積する電池セルＣＥＬＬと，その電池セルＣＥＬＬの２端子Ｖ１＋，Ｖ１−と外部端子１０１，１０２のいずれかの端子との間の電流路（図１の例では電池セルＣＥＬＬの負端子Ｖ１−と外部端子１０２との間の電流路）に設けられた双方向スイッチＱ１０，Ｑ１１と，それを制御する制御回路１１０とを有する。双方向スイッチは，２つのＭＯＳＦＥＴであるトランジスタＱ１０，Ｑ１１を有し，それらのソース・ドレイン端子Ｓ，Ｄが逆方向になるように直列に接続されている。
二次電池１００の外部端子１０１，１０２が充電器２００に接続されると，正の外部端子１０１から負の外部端子１０２に向かう充電電流パスに充電電流が流れて，電池セルＣＥＬＬに充電が行われ，充電電圧Ｖ１（２端子Ｖ１＋，Ｖ１−間の電圧）が上昇する。一方，二次電池１００の外部端子１０１，１０２が負荷２００に接続されると，負の外部端子１０２から正の外部端子１０１に向かう放電電流パスに放電電流が流れて，電池セルＣＥＬＬが放電され，充電電圧Ｖ１が低下する。
リチウムイオン電池の場合，規格上，２端子間の充電電圧Ｖ１が第１の電圧（例えば４．３Ｖ）を超えて充電することと，第１の電圧より低い第２の電圧（例えば２．３Ｖ）未満に放電することが禁止されている。そこで，制御回路１１０は，電池セルＣＥＬＬの両端子間の充電電圧Ｖ１を監視し，（１）Ｖ１＞４．３Ｖの場合は，トランジスタＱ１１のゲートの電圧Ｃｏｕｔを閾値電圧未満のＬレベルにしてトランジスタＱ１１をオフにして充電パスを遮断し，（２）Ｖ１＜２．３Ｖの場合は，トランジスタＱ１０のゲート電圧Ｄｏｕｔを閾値電圧未満のＬレベルにしてトランジスタＱ１０をオフにして放電パスを遮断する。さらに，制御回路１１０は，（３）２．３Ｖ＜Ｖ１＜４．３Ｖの場合は，両トランジスタＱ１０，Ｑ１１のゲート電圧Ｄｏｕｔ，Ｃｏｕｔを閾値電圧以上のＨレベルにし，両トランジスタを導通状態にして，充電パスも放電パスも導通状態にする。
上記（１）Ｖ１＞４．３Ｖの場合は，トランジスタＱ１０のゲート電圧Ｄｏｕｔは閾値電圧以上のＨレベルでありトランジスタＱ１０はオンとなり，トランジスタＱ１１の寄生ダイオードＤ１１とトランジスタＱ１０のドレイン・ソース間のオンにより，放電パスは導通状態になる。ただし，トランジスタＱ１１は，ゲート電圧Ｃｏｕｔが閾値電圧未満となりドレイン・ソース間がオフになり，充電パスは非導通状態になる。
同様に，（２）Ｖ１＜２．３Ｖの場合は，トランジスタＱ１１のゲート電圧Ｃｏｕｔは閾値電圧以上のＨレベルでありトランジスタＱ１１はオンとなり，トランジスタＱ１０の寄生ダイオードＤ１０とトランジスタＱ１１のドレイン・ソース間のオンにより，充電パスは導通状態になる。ただし，トランジスタＱ１０は，ゲート電圧Ｄｏｕｔが閾値電圧未満となりドレイン・ソース間がオフになり，放電パスは非導通状態になる。
このように，パワーＭＯＳＦＥＴには，ソース，ドレイン領域とチャネル領域間にＰＮ接合があるので，ソースからドレイン方向に寄生のボディ・ダイオードが形成される。そして，この寄生ボディ・ダイオードが存在するため，パワーＭＯＳＦＥＴは，ドレインからソース方向の電流パスのオンオフしか制御できない。パワーＭＯＳＦＥＴだけでなく，高耐圧ではない通常のＭＯＳＦＥＴも同様である。
図２は，パワーＭＯＳＦＥＴの断面構造を示す図である。このパワーＭＯＳＦＥＴは，Ｐ型のシリコン基板１０の表面部に形成されたＰ型のチャネル領域１１と，チャネル領域１１内に設けられたＮ型のソース領域１２と，Ｎ型のドレイン領域１４と，ドレイン領域１４の周りのＮ型の低濃度ドレイン領域１３と，ゲート電極１６と，ソース電極１５と，ドレイン電極１７と，絶縁膜１８とを有する。
チャネル領域１１は，フローティング状態にならないように，最も電位が低いソース電極１５に接続されている。そのため，ソース電極１５からドレイン電極１５との間に，ＰＮ接合からなるボディ・ダイオードＤ１０が形成されている。このボディ・ダイオードＤ１０により，ＭＯＳＦＥＴは，ソースからドレイン方向の電流パスをゲート電圧によって制御することはできない。ゲート電圧で制御できるのは，ドレインからソース方向の電流パスだけである。
このような，パワーＭＯＳＦＥＴの構造上の理由から形成されているボディ・ダイオードＤ１０の存在に起因して，図１のように，双方向スイッチは，２個のパワーＭＯＳＦＥＴを直列に接続して構成することが必要になる。
［本実施の形態］
図３は，本実施の形態における二次電池とそれに接続される負荷または充電器の構成を示す図である。二次電池１００内には，電池を蓄積する電池セルＣＥＬＬと，その電池セルＣＥＬＬの２端子Ｖ１＋，Ｖ１−のいずれかの電流路（図３の例では電池セルＣＥＬＬの負端子Ｖ１−と外部端子１０２との間の電流路）に設けられた双方向スイッチＱ０と，それを制御する制御回路１１０とを有する。双方向スイッチＱ０は，電池セルＣＥＬＬの正端子Ｖ１＋と外部端子１０１との間の電流路に設けられてもよい。
外部端子１０１，１０２に充電器２００が接続されると，外部端子１０１から電池セルＣＥＬＬ，外部端子１０２の充電電流パスにより電池セルＣＥＬＬに電荷が充電され，外部端子１０１，１０２に負荷回路が接続されると，外部端子１０２から電池セルＣＥＬＬ，外部端子１０１の放電電流パスにより電池セルＣＥＬＬ内の電荷が放電される。
双方向スイッチＱ０は，１個のノーマリオフ型のＮチャネルＨＥＭＴを有する。そして，このＨＥＭＴＱ０のゲートＧ，ソースＳ，ドレインＤが制御回路１２０に接続され，制御回路１２０は，電池セルＣＥＬＬの両端子間の充電電圧にしたがって，ＨＥＭＴＱ０のゲート・ソース間電圧，ゲート・ドレイン間電圧を制御する。
図４は，ＨＥＭＴの断面図である。このＨＥＭＴは，シリコン基板２０上にバッファ層２１を介してノンドープＧａＮ層を有する電子走行層２２と，電子走行層２２とヘテロ接合されたｎ型のＡｌＧａＮ層を有する電子供給層２３と，ｎ型のＧａＮ層を有するキャップ層２４と，ノンドープのＳｉＮ層を有する絶縁層２５とを有する。そして，ゲート電極Ｇがキャップ層２４上に，ソース，ドレイン電極Ｓ，Ｄが電子供給層２３上にそれぞれ設けられている。そして，電子供給層２３と電子走行層２２とのヘテロ接合の電子走行層２２内に電子のチャネル層が形成される。
通常はゲート・ソース間よりもゲート・ドレイン間のほうが大きな電圧が印加されるので，ゲート電極はソース側に偏って設けられている。ただし，双方向の電流パスを利用する場合は，必ずしもゲート電極がソース側に偏って設けられる必要はない。
このＨＥＭＴは，ゲート・ソース間電圧を閾値電圧未満にするとドレインＤからソースＳ方向の電流パスが遮断され，ゲート・ドレイン間電圧を閾値電圧未満にするとソースＳからドレインＤ方向の電流パスが遮断される。また，ゲート・ソース間電圧を閾値電圧以上にするとドレインＤからソースＳ方向の電流が流れ，ゲート・ドレイン間電圧を閾値電圧以上にするとソースＳからドレインＤ方向の電流が流れる。そして，ゲート・ソース間とゲート・ドレイン間の両方を閾値電圧以上にすると双方向に電流が流れる。
そこで，図３における制御回路１２０は，電池セルＣＥＬＬの２端子間の充電電圧Ｖ１を監視し，（１）Ｖ１＜２．３Ｖの時は，ゲートＧとソースＳ間電圧を閾値電圧未満にして，ドレインＤからソースＳ方向の放電パスを遮断し，ゲートＧとドレインＤ間電圧を閾値電圧以上にしてソースＳからドレインＤ方向の充電パスは導通状態にする。また，制御回路１２０は，（２）４．３Ｖ＜Ｖ１の時は，ゲートＧとドレインＤとの間の電圧を閾値電圧未満にして，ソースＳからドレインＤ方向の充電パスを遮断し，ゲートＧとソースＳ間電圧を閾値電圧以上にして，ドレインＤからソースＳ方向の放電パスを導通状態にする。さらに，制御回路１２０は，（３）２．３Ｖ＜Ｖ１＜４．３Ｖの時は，ゲート・ソース間電圧とゲート・ドレイン間電圧を閾値電圧以上にして，放電パス，充電パスの両方の電流パスをオン（導通状態）にする。
図４が示すとおり，Ｎ型のＨＥＭＴにはＰ型層がないので，パワーＭＯＳＦＥＴのような寄生のボディ・ダイオードを構成するＰＮ接合を有していない。したがって，１個のＨＥＭＴは，一方向の電流パスだけをオフ，オンする動作ではなく，両方向の電流パスに対して，個別にオン，オフにすることができ，さらに両方向の電流パスをオン，オフにすることができる。
さらに，ＨＥＭＴの場合は，双方向の電流パスのオンとオフとを制御できるため，ソースをドレインより高い電位側に接続すると，電流パスがソースからドレイン方向に形成される。このように，ソース領域が常にトランジスタのソースになるわけではなく，ソースとドレインは，電位の状態に応じて，ソースおよびドレインの一方がドレインとして機能し，他方がソースとして機能したり，一方がソースとして機能し，他方がドレインとして機能したりする。以下は，便宜的にソースおよびドレインの一方をソースＳ，他方をドレインＤと称する。
図５は，本実施の形態における制御回路１１０の回路の一例を示す図である。ＮＰＮトランジスタＱ１は，ソースＳに接続された定電圧ＶａとゲートＧとの間を接続または非接続するスイッチング素子であり，コンパレータＣＭＰ１の出力がＨレベルの時にオンし，ＨＥＭＴＱ０のゲート・ソース間をその閾値電圧Ｖｔｈ（例えば１．５Ｖ）より低いＶａ＝１．１Ｖにクランプし，Ｌレベルの時にオフになる。
コンパレータＣＭＰ１は，ツェナーダイオードＺ１のカソードが正極入力に接続され，電池セルＣＥＬＬの両端子間の電圧Ｖ１（（Ｖ１＋）−（Ｖ１−））を抵抗Ｒ１，Ｒ２で抵抗分割したノードＮ１が負極入力に接続される。そして，抵抗Ｒ１，Ｒ２は，電池セルＣＥＬＬの両端子間電圧Ｖ１が２．３Ｖを超えるとノードＮ１がツェナーダイオードの電圧を超えるようにその抵抗値が設定されている。したがって，コンパレータＣＭＰ１の出力は，電池セルの両端子間電圧Ｖ１がＶ１＜２．３ＶになるとＨレベルになり，トランジスタＱ１を導通させ，ＨＥＭＴＱ０のゲート・ソース間電圧を定電圧Ｖａ＝１．１Ｖにクランプする。その結果，ＨＥＭＴのドレインＤからソースＳ方向の放電パスは遮断される。
ただし，トランジスタＱ２はオフ状態であり，ゲートＧとドレインＤ間には閾値電圧Ｖｔｈより高い低電圧Ｖｃ＝３．５Ｖが印加されて，ソースＳからドレインＤ方向の充電パスはオン状態である。
一方，ＮＰＮトランジスタＱ２は，ドレインＤに接続された定電圧ＶｂとゲートＧとの間を接続，非接続するスイッチング素子であり，コンパレータＣＭＰ２の出力がＨレベルの時にオンし，ＨＥＭＴＱ０のゲート・ドレイン間をその閾値電圧Ｖｔｈより低いＶｂ＝１．１Ｖにクランプし，Ｌレベルの時にオフになる。
コンパレータＣＭＰ２は，ツェナーダイオードＺ２のカソードが負極入力に接続され，電池セルＣＥＬＬの両端子間の電圧Ｖ１（（Ｖ１＋）−（Ｖ１−））を抵抗Ｒ３，Ｒ４で抵抗分割したノードＮ２が正極入力に接続される。そして，抵抗Ｒ３，Ｒ４は，電池セルＣＥＬＬの両端子間電圧Ｖ１が４．３Ｖを超えるとノードＮ２がツェナーダイオードの電圧を超えるようにその抵抗値が設定されている。したがって，コンパレータＣＭＰ２の出力は，電池セルの両端子間電圧Ｖ１が４．３Ｖ＜Ｖ１になるとＨレベルになり，トランジスタＱ２を導通させ，ＨＥＭＴＱ０のゲート・ドレイン間電圧を定電圧Ｖａ＝１．１Ｖにクランプする。その結果，ＨＥＭＴのソースＳからドレインＤ方向の充電パスは遮断される。
ただし，トランジスタＱ１はオフ状態であり，ゲートＧとソースＳ間には閾値電圧Ｖｔｈより高い低電圧Ｖｃ＝３．５Ｖが印加されて，ドレインＤからソースＳ方向の放電パスはオン状態である。
そして，電池セルＣＥＬＬの両端子間の電圧Ｖ１が２．３Ｖ＜Ｖ１＜４．３Ｖの場合は，コンパレータＣＭＰ１，ＣＭＰ２の出力が共にＬレベルになる。その結果，トランジスタＱ１，Ｑ２は共にオフになり，ゲートＧには抵抗Ｒ５，Ｒ６を介して定電圧Ｖｃ（＝３．５Ｖ）が印加される。そのため，ソースＳ，ドレインＤがグランド電位ＶＳＳ近傍であれば，ＨＥＭＴＱ０は，充電パス方向も放電パス方向も導通する双方向導通状態になる。つまり，電池セルＣＥＬＬは，充電器による充電パスも，負荷機器に対する放電パスも両方オン状態になる。
なお，コンパレータＣＭＰ１，ＣＭＰ２の電源は，図示しない定電圧が使用される。
また，ＧａＮのＨＥＭＴは，オフ状態における逆方向，つまりオフ状態のソース・ドレイン間またはドレイン・ソース間とは逆方向の電圧降下が大きい。このような大きな電圧降下はスイッチトしては好ましくない。そこで，ゲート電圧をソースまたはドレインに対してゼロ電圧まで下げるのではなく，閾値電圧Ｖｔｈよりもやや低い電圧（Ｖａ，Ｖｂ＝１．１Ｖ）までしか下げないようにして，オフ状態とは逆方向の電圧降下を小さくしている。もし，低電圧Ｖａ，ＶｂがゼロＶとすると，オフ状態と逆方向の電圧差が大きくなりすぎるからである。
双方向スイッチのＨＥＭＴは，電子走行層がＧａＮに限定されず，ＧａＡｓやＩｎＧａＡｓであっても同様に，寄生ボディ・ダイオードを有していないので，本実施の形態に適用できる。ただし，ＧａＮの場合は，そのバンドギャップが大きく，高耐圧であるので，パワートランジスタとして適している。
図６は，本実施の形態における双方向スイッチの動作特性を示す図である。横軸は二次電池１００の外部端子１０１に接続される負荷／充電器２００の電圧Ｖｄｄを，縦軸は，二次電池１００に流れる充電および放電電流を示す。縦軸の０．０Ａよりプラス側が充電電流を，マイナス側が放電電流を示している。そして，Ｖｓｓは０Ｖとする。また，図６には，二次電池内の電池セルＣＥＬＬの２端子間電圧Ｖ１が，２．３Ｖの場合，３．０Ｖの場合，４．０Ｖの場合，４．３Ｖの場合について，それぞれの充放電電流特性が示されている。
Ｖ１＝３．０Ｖの場合は，双方向スイッチのＨＥＭＴＱ０が双方向に導通状態にあるので，負荷／充電器２００の電圧Ｖｄｄが３．０Ｖを超えると充電電流が流れ，３．０Ｖ未満だと放電電流が流れる。Ｖ２＝４．０Ｖの場合も，ＨＥＭＴＱ０が双方向に導通状態にあるので，同様である。
Ｖ１が２．３Ｖの場合は，双方向スイッチのＨＥＭＴＱ０は，放電パスがオフになり，充電パスはオンになっている。すなわち，ゲート・ソース間はＶａ＝１．１Ｖでクランプされているが，充電パスではゲート・ドレイン間がＶｃ＝３．５Ｖと閾値電圧Ｖｔｈを越えてオンする。よって，電圧Ｖｄｄが２．３Ｖを超えれば充電電流が流れ，２．３Ｖ未満では放電電流は流れない。Ｖ１が２．３Ｖ未満の場合は，電圧Ｖｄｄに係わらず充電電流は流れるが放電電流は流れない。
逆に，Ｖ１が４．３Ｖの場合は，双方向スイッチのＨＥＭＴＱ０は，充電パスがオフになり，放電パスはオンになっている。すなわち，ゲート・ドレイン間はＶｂ＝１．１Ｖでクランプされているが，放電パスではゲート・ソース間はＶｃ＝３．５Ｖと閾値電圧を越えてオンする。よって，電圧Ｖｄｄが４．３Ｖを超えれば充電電流は流れず，４．３Ｖ未満では放電電流が流れる。Ｖ１が４．３Ｖを超える場合は，電圧Ｖｄｄに係わらず充電電流は流れず放電電流は流れる。
このように，本実施の形態の双方向スイッチは，双方向に電流パスがオンする状態と，ソースからドレインの一方向のみの電流パスがオフになる状態と，ドレインからソースの一方向のみの電流パスがオフになる状態の３つの状態を有する。もちろん，ゲート・ソース間とゲート・ドレイン間を１．１Ｖでクランプすることで，双方向の電流パスを共にオフにすることもできる。
本実施の形態では，双方向スイッチを構成する１個のＨＥＭＴは，一方方向の電流を遮断して過充電を防止し，他方方向の電流を遮断して過放電を防止し，双方向の電流を流して充電と放電を許可する。
図７は，第２の実施の形態における双方向スイッチ装置を示す図である。この例では，ＵＳＢ接続可能なＵＳＢ機器３００が，ＵＳＢバスの電流パスと内部電源の電流パスとを制御するために双方向スイッチＱ２１，Ｑ２２を有する。
ＵＳＢ機器３００の内部回路３０２は，電源ＶｄｄをＵＳＢバス電源端子３０６または内部電源端子３０８のいずれから供給される。内部電源は，例えばＡＣアダプタや内蔵電池の電源である。そのために，１個のＨＥＭＴからなる双方向スイッチＱ２１，Ｑ２２が両電源端子３０６，３０８と電源Ｖｄｄとの間に設けられ，制御回路３０４によりそれらのＨＥＭＴのゲート・ソース間電圧及びゲート・ドレイン間電圧が制御される。
ＵＳＢ機器では，２つの電源端子３０６，３０８のうち，例えば，内部電源端子３０８の電源が優先される。つまり，（１）内部電源端子３０８に規定の電圧が印加されている場合は，ＵＳＢバス電源端子３０６の電圧状態にかかわらず内部電源端子３０８側の電圧が内部回路３０２の電源Ｖｄｄに供給される。一方，（２）内部電源端子３０８に規定の電圧が印加されておらず（０Ｖまたはオープン），ＵＳＢバス電源端子３０６に規定の電圧が印加されている場合は，ＵＳＢバス電源端子３０６の電圧が内部回路３０２の電源Ｖｄｄに供給される。
したがって，上記の（１）の場合は，ＨＥＭＴＱ２２の少なくともドレインＤからソースＳ方向の電流パスはオンにされ，ＨＥＭＴＱ２１は双方向の電流パスがオフにされる。これにより，内部電源端子３０８からの電源電流がＵＳＢバス電源端子３０６側に流れないようにされる。ＨＥＭＴＱ２２の少なくともドレインＤからソースＳ方向の電流パスをオンにするため，制御回路３０４は，ゲート・ソース間電圧を閾値電圧以上に制御する。また，制御回路３０４は，ＨＥＭＴＱ２１のゲート・ソース間及びゲート・ドレイン間電圧を閾値電圧未満に制御する。この閾値電圧未満の電圧は，前述のとおり，閾値電圧Ｖｔｈよりやや低い低電圧，例えば１．１Ｖにすることが望ましい。それにより，オフ状態における逆方向の電圧降下を小さくすることができる。
また，上記の（２）の場合は，ＨＥＭＴＱ２１の少なくともドレインＤからソースＳ方向の電流パスはオンにされ，ＨＥＭＴＱ２２は双方向の電流パスがオフにされる。これにより，ＵＳＢバス電源端子３０６からの電源電流が内部電源端子３０８側に流れないようにされる。ＨＥＭＴＱ２１の少なくともドレインＤからソースＳ方向の電流パスをオンにするため，制御回路３０４は，ゲート・ソース間電圧を閾値電圧以上に制御する。また，制御回路３０４は，ＨＥＭＴＱ２２のゲート・ソース間及びゲート・ドレイン間電圧を閾値電圧未満に制御する。
第２の実施の形態においても，双方向の電流パスを制御可能なスイッチとしてＨＥＭＴを使用して，スイッチ素子の数を減らしている。
以上の実施の形態をまとめると，次の付記のとおりである。
（付記１）
ＨＥＭＴを有する双方向スイッチと，
第１の条件時に前記ＨＥＭＴのソースまたはドレインの一方の端子とゲートとの間に閾値電圧未満の第１の電圧を印加して前記ソースまたはドレインの他方の端子から前記一方の端子への第１の電流パスをオフにし，第２の条件時に前記他方の端子とゲートとの間に前記閾値電圧未満の第２の電圧を印加して前記一方の端子から他方の端子への第２の電流パスをオフにし，第３の条件時に前記ＨＥＭＴのソース及びドレインとゲートとの間に前記閾値電圧より高い第３の電圧を印加して前記第１，第２の電流パスをオンにする制御回路とを有する双方向スイッチ装置。
（付記２）
付記１において，
前記双方向スイッチは，双方向の電流経路に設けられ，
前記双方向スイッチは，単一の前記ＨＥＭＴを有する双方向スイッチ装置。
（付記３）
電池セルの２端子のいずれかの電流経路に設けられ，ＨＥＭＴを有する双方向スイッチと，
前記電池セルが第１の充電電圧を超える時に，前記ＨＥＭＴのソースまたはドレインの一方の端子とゲートとの間に閾値電圧未満の第１の電圧を印加して前記ＨＥＭＴの充電電流パス方向をオフにし，前記前記第１の充電電圧より低い第２の充電電圧未満の時に，前記ＨＥＭＴのソースまたはドレインの他方の端子とゲートとの間に前記閾値電圧未満の第２の電圧を印加して前記ＨＥＭＴの放電電流パス方向をオフにし，前記第１の充電電圧より低く前記第２の充電電圧より高い時に，前記ＨＥＭＴのソース及びドレインとゲートとの間に前記閾値電圧より高い第３の電圧を印加し前記ＨＥＭＴの充電電流パスと放電電流パスの双方向パスをオンにする制御回路とを有する充放電保護装置。
（付記４）
付記３において，
前記制御回路は，前記電池セルの２端子間の充電電圧を監視する回路を有する充放電保護装置。
（付記５）
ＨＥＭＴを有する双方向スイッチと，
第１の条件時に前記ＨＥＭＴのソースまたはドレインの一方の端子とゲートとの間に閾値電圧以上の第１の電圧を印加して前記ソースまたはドレインの他方の端子から前記一方の端子への第１の電流パスをオンにし，第２の条件時に前記一方の端子とゲートとの間と前記他方の端子とゲートとの間とに前記閾値電圧未満の第２の電圧を印加して前記第１の電流パスと前記一方の端子から他方の端子への第２の電流パスとをオフにする制御回路とを有する双方向スイッチ装置。
（付記６）
外部バス電源と内部回路との間に設けられ第１のＨＥＭＴを有する第１の双方向スイッチと，
内部電源と前記内部回路との間に設けられ第２のＨＥＭＴを有する第２の双方向スイッチと，
前記外部バス電源が規定の電圧を有し，前記内部電源が規定の電圧を有さない第１の条件のときに，前記第１のＨＥＭＴのソースまたはドレインの一方の端子とゲートとの間に閾値電圧以上の第１の電圧を印加して前記第１のＨＥＭＴのソースまたはドレインの他方の端子から前記一方の端子への電流パスをオンにし，前記第２のＨＥＭＴのソース及びドレインとゲートとの間に閾値電圧未満の電圧を印加して双方向の電流パスをオフにし，前記内部電源が規定の電圧を有する第２の条件のときに，前記第１のＨＥＭＴのソース及びドレインとゲートとの間に閾値電圧未満の電圧を印加して双方向の電流パスをオフにし，前記第２のＨＥＭＴのソースまたはドレインの一方の端子とゲートとの間に閾値電圧以上の第１の電圧を印加して前記第２のＨＥＭＴのソースまたはドレインの他方の端子から前記一方の端子への電流パスをオンにする制御回路とを有する双方向スイッチ装置。
（付記７）
付記６において，
前記外部バス電源は，ＵＳＢバスの電源である双方向スイッチ装置。
（付記８）
付記１〜７のいずれかにおいて，
前記閾値電圧未満の第１または第２の定電圧は，ゼロ電圧より高く前記閾値電圧よりも低い電圧である双方向スイッチ装置。
（付記９）
付記１〜７のいずれかにおいて，
前記ＨＥＭＴは，ＧａＮ半導体層の電子走行層を有する双方向スイッチ装置。
１００：二次電池 １２０：制御回路
Ｑ０：双方向スイッチ，ＨＥＭＴ ＣＥＬＬ：電池セル

Claims (4)

  1. ＨＥＭＴを有する双方向スイッチと、
    第１の条件時に前記ＨＥＭＴのソースまたはドレインの一方の端子とゲートとの間に閾値電圧未満の第１の電圧を印加して前記ソースまたはドレインの他方の端子から前記一方の端子への第１の電流パスをオフにし、第２の条件時に前記他方の端子とゲートとの間に前記閾値電圧未満の第２の電圧を印加して前記一方の端子から他方の端子への第２の電流パスをオフにし、第３の条件時に前記ＨＥＭＴのソース及びドレインとゲートとの間に前記閾値電圧より高い第３の電圧を印加して前記第１、第２の電流パスをオンにする制御回路とを有する双方向スイッチ装置。
  2. 請求項１において、
    前記双方向スイッチは、双方向の電流経路に設けられ、
    前記双方向スイッチは、単一の前記ＨＥＭＴを有する双方向スイッチ装置。
  3. 電池セルの２端子のいずれかの電流経路に設けられ、ＨＥＭＴを有する双方向スイッチと、
    前記電池セルが第１の充電電圧を超える時に、前記ＨＥＭＴのソースまたはドレインの一方の端子とゲートとの間に閾値電圧未満の第１の電圧を印加して前記ＨＥＭＴの充電電流パス方向をオフにし、前記前記第１の充電電圧より低い第２の充電電圧未満の時に、前記ＨＥＭＴのソースまたはドレインの他方の端子とゲートとの間に前記閾値電圧未満の第２の電圧を印加して前記ＨＥＭＴの放電電流パス方向をオフにし、前記第１の充電電圧より低く前記第２の充電電圧より高い時に、前記ＨＥＭＴのソース及びドレインとゲートとの間に前記閾値電圧より高い第３の電圧を印加し前記ＨＥＭＴの充電電流パスと放電電流パスの双方向パスをオンにする制御回路とを有する充放電保護装置。
  4. ＨＥＭＴを有する双方向スイッチと、
    第１の条件時に前記ＨＥＭＴのソースまたはドレインの一方の端子とゲートとの間に閾値電圧以上の第１の電圧を印加して前記ソースまたはドレインの他方の端子から前記一方の端子への第１の電流パスをオンにし、第２の条件時に前記一方の端子とゲートとの間と前記他方の端子とゲートとの間とに前記閾値電圧未満の第２の電圧を印加して前記第１の電流パスと前記一方の端子から他方の端子への第２の電流パスとをオフにし、第３の条件時に前記ＨＥＭＴのソース及びドレインとゲートとの間に前記閾値電圧より高い第３の電圧を印加して前記第１、第２の電流パスをオンにする制御回路とを有する双方向スイッチ装置。
JP2011100356A 2011-04-28 2011-04-28 双方向スイッチおよびそれを利用した充放電保護装置 Expired - Fee Related JP5711040B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011100356A JP5711040B2 (ja) 2011-04-28 2011-04-28 双方向スイッチおよびそれを利用した充放電保護装置
US13/368,763 US8675326B2 (en) 2011-04-28 2012-02-08 Bidirectional switch and charge/discharge protection device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011100356A JP5711040B2 (ja) 2011-04-28 2011-04-28 双方向スイッチおよびそれを利用した充放電保護装置

Publications (2)

Publication Number Publication Date
JP2012235181A JP2012235181A (ja) 2012-11-29
JP5711040B2 true JP5711040B2 (ja) 2015-04-30

Family

ID=47067710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011100356A Expired - Fee Related JP5711040B2 (ja) 2011-04-28 2011-04-28 双方向スイッチおよびそれを利用した充放電保護装置

Country Status (2)

Country Link
US (1) US8675326B2 (ja)
JP (1) JP5711040B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103109369B (zh) * 2010-06-24 2016-04-06 富士通株式会社 半导体装置
US9337648B2 (en) * 2012-08-13 2016-05-10 Thales Defense & Security, Inc. Device, method, and system for integrated battery power control
TWM464916U (zh) * 2013-02-07 2013-11-01 Zonesking Technology Co Ltd 分區充電與各區串聯放電之移動式電源
KR102038625B1 (ko) * 2013-02-26 2019-10-30 삼성전자주식회사 고전자이동도 트랜지스터의 게이트전압 조절 방법 및 장치
EP2984742B1 (en) * 2013-04-09 2019-06-05 Otis Elevator Company Architecture of drive unit employing gallium nitride switches
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
CN104348225B (zh) * 2014-08-12 2017-07-11 矽力杰半导体技术(杭州)有限公司 一种单开关的电池充放电电路及电池充放电的控制方法
ES2771901T3 (es) 2014-12-31 2020-07-07 Huawei Tech Co Ltd Procedimiento y aparato de protección de carga
CN109314511B (zh) * 2016-05-12 2023-10-20 因特莱索有限责任公司 电子开关和调光器
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
US11004942B2 (en) * 2017-12-30 2021-05-11 Texas Instruments Incorporated Controlling bi-directional switching devices
US11581725B2 (en) 2018-07-07 2023-02-14 Intelesol, Llc Solid-state power interrupters
US11671029B2 (en) 2018-07-07 2023-06-06 Intelesol, Llc AC to DC converters
US11056981B2 (en) 2018-07-07 2021-07-06 Intelesol, Llc Method and apparatus for signal extraction with sample and hold and release
JP6996446B2 (ja) * 2018-07-25 2022-01-17 株式会社オートネットワーク技術研究所 回路装置
US11334388B2 (en) 2018-09-27 2022-05-17 Amber Solutions, Inc. Infrastructure support to enhance resource-constrained device capabilities
US11205011B2 (en) 2018-09-27 2021-12-21 Amber Solutions, Inc. Privacy and the management of permissions
US11349296B2 (en) 2018-10-01 2022-05-31 Intelesol, Llc Solid-state circuit interrupters
US10985548B2 (en) 2018-10-01 2021-04-20 Intelesol, Llc Circuit interrupter with optical connection
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
CN109245595A (zh) * 2018-11-16 2019-01-18 广州市金特电子科技有限公司 同步整流降压双向变换电路及智能电池
EP3900487A4 (en) 2018-12-17 2022-09-21 Intelesol, LLC ALTERNATELY DRIVEN LIGHT EMITTING DIODE SYSTEMS
CN113826206A (zh) 2019-03-21 2021-12-21 创世舫科技有限公司 Iii-氮化物器件的集成设计
US11348752B2 (en) 2019-05-18 2022-05-31 Amber Solutions, Inc. Intelligent circuit breakers with air-gap and solid-state switches
EP4029139A4 (en) 2019-09-13 2023-09-27 Milwaukee Electric Tool Corporation CURRENT TRANSFORMER WITH WIDE BANDGAP SEMICONDUCTORS
EP4088125A4 (en) 2020-01-21 2024-03-06 Amber Semiconductor Inc SMART CIRCUIT INTERRUPTION
CN111404529B (zh) * 2020-04-03 2023-04-25 电子科技大学 一种耗尽型GaN功率器件的分段直接栅驱动电路
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
EP4197086A1 (en) 2020-08-11 2023-06-21 Amber Semiconductor, Inc. Intelligent energy source monitoring and selection control system
CN115021736B (zh) * 2021-11-26 2023-05-05 荣耀终端有限公司 开关电路及电子设备
EP4244893A4 (en) * 2022-01-18 2023-11-29 Innoscience (Suzhou) Semiconductor Co., Ltd. NITRIDE-BASED BIDIRECTIONAL SWITCHING DEVICE FOR BATTERY MANAGEMENT AND METHOD FOR MANUFACTURING SAME
CN117616659A (zh) * 2022-08-08 2024-02-27 英诺赛科（珠海）科技有限公司 连接到电池的电路系统、调节电路及其方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3584502B2 (ja) * 1994-10-07 2004-11-04 ソニー株式会社 充電制御装置
JP2000102182A (ja) * 1998-09-29 2000-04-07 Hitachi Ltd ２次電池の過充電・過放電防止回路
US6172479B1 (en) * 1999-03-04 2001-01-09 Baxter International Inc. Battery control circuit
JP2001251772A (ja) 2000-03-03 2001-09-14 Tokin Corp 半導体双方向スイッチ素子を用いた充放電保護装置
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US7541776B2 (en) * 2004-12-10 2009-06-02 Apple Inc. Method and system for operating a portable electronic device in a power-limited manner
KR100547289B1 (ko) * 2005-05-18 2006-01-26 주식회사 피에스텍 간헐 모드로 동작하는 동기 정류형 직렬 공진 컨버터
JP2009124667A (ja) * 2007-01-25 2009-06-04 Panasonic Corp 双方向スイッチ及びその駆動方法
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems

Also Published As

Publication number Publication date
JP2012235181A (ja) 2012-11-29
US20120275076A1 (en) 2012-11-01
US8675326B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
JP5711040B2 (ja) 双方向スイッチおよびそれを利用した充放電保護装置
US8773073B2 (en) Battery protection circuit, battery protection device, and battery pack
US10790679B2 (en) Battery protection circuit and device, battery pack, and battery protection method
JP4844468B2 (ja) 二次電池保護装置及び半導体集積回路装置
US10756550B2 (en) Battery protection circuit module and battery pack comprising same
KR101791697B1 (ko) 충방전 제어 회로 및 배터리 장치
US9214821B2 (en) Charge/discharge control circuit and battery device
US20060284597A1 (en) Power supply apparatus
JP4522384B2 (ja) 保護回路を有する組電池
TW201304349A (zh) 充放電控制電路及電池裝置
KR20120025993A (ko) 충방전 제어 회로 및 배터리 장치
KR100644310B1 (ko) 스위칭 소자 및 그것을 이용한 보호 회로
TW201320518A (zh) 電池保護ｉｃ及電池裝置
JP7039124B2 (ja) 充放電制御装置、及びバッテリ装置
US9401615B2 (en) Charging and discharging control circuit and battery device
CN210517777U (zh) 电池保护电路及电池充放电系统
KR102240177B1 (ko) 전지 보호 회로, 전지 보호 장치 및 전지팩 및 전지 보호 방법
KR20120025982A (ko) 충방전 제어 회로 및 배터리 장치
JP6949167B2 (ja) 半導体装置及びその充電システム
CN105529690A (zh) 电池保护电路、电池保护装置、电池组以及电池保护方法
TW201807922A (zh) 充放電控制電路及具備其的電池裝置
CN110601143A (zh) 电池保护电路及电池充放电系统
KR20150098849A (ko) 배터리의 0v 배터리 충전방지 제어회로
JP3886501B2 (ja) 電池の過電流保護回路
TW202135418A (zh) 充放電控制電路以及電池裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140108

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150305

R150 Certificate of patent or registration of utility model

Ref document number: 5711040

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees