JP6949167B2 - 半導体装置及びその充電システム - Google Patents

半導体装置及びその充電システム Download PDF

Info

Publication number
JP6949167B2
JP6949167B2 JP2020065972A JP2020065972A JP6949167B2 JP 6949167 B2 JP6949167 B2 JP 6949167B2 JP 2020065972 A JP2020065972 A JP 2020065972A JP 2020065972 A JP2020065972 A JP 2020065972A JP 6949167 B2 JP6949167 B2 JP 6949167B2
Authority
JP
Japan
Prior art keywords
region
well
transistor
diffusion layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020065972A
Other languages
English (en)
Other versions
JP2020113788A (ja
Inventor
ミン タン
ミン タン
シー ピン チャオ
シー ピン チャオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PTEK Tech Co Ltd
Original Assignee
PTEK Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PTEK Tech Co Ltd filed Critical PTEK Tech Co Ltd
Publication of JP2020113788A publication Critical patent/JP2020113788A/ja
Application granted granted Critical
Publication of JP6949167B2 publication Critical patent/JP6949167B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H02J7/007182—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery voltage
    • H02J7/007184—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery voltage in response to battery voltage gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

優先権
本願では、２０１７年４月１４日に出願した米国仮出願第６２／４８５，７０９号及び２０１７年１２月２９日に出願した米国正規出願第１５／８５８，７４６号の優先権及び利点を主張するものであって、該米国仮出願及び米国正規出願の内容は全文引用の方式で本文中に組み入れる。
本願は、半導体装置に関し、特にディープ・トレンチ型金属酸化物半導体ゲート（ＭＯＳ−ｇａｔｅｄ）を有する半導体装置に関する。
金属酸化物半導体（ＭＯＳ，ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタは半導体装置にて常用される素子であって、しかもデバイススイッチの制御に常用される。プレーナ型トランジスタに比べて、ディープ・トレンチ型金属酸化物半導体は、高電流及び低電圧動作の長所を備えているため、応用レベルは更に広汎に亘っている。
上記の「背景技術」の説明は従来技術を提示するに止まり、上記の「背景技術」の説明が本願の標的を開示するということを認めるものではなく、本願の背景技術を構成せず、しかも上記の「背景技術」の如何なる説明も本願のいずれかの部分とすべきではない。
本願の実施例では半導体装置を提供する。前記半導体装置は、第１のソース／ドレイン（Ｓ／Ｄ）領域と、第２のソース／ドレイン（Ｓ／Ｄ）領域と、ゲート構造とを含むトランジスタを備える。前記第１のＳ／Ｄ領域は二重拡散層上の第１のウェル中に設けられており、このうち前記第１のウェルと前記二重拡散層は接面にてダイオードを形成し、且つ前記ダイオードの正極と前記第１のＳ／Ｄ領域とがオープン回路を形成する。前記ゲート構造は前記第１のＳ／Ｄ領域と前記第２のＳ／Ｄ領域との間に設けられる。
本願の一部実施例において、前記第１のウェルはトランジスタの本体領域を持たない。
本願の一部実施例において、前記半導体装置はトランジスタの本体領域を持たない。
本願の一部実施例において、前記半導体装置は、前記第１のＳ／Ｄ領域と前記第１のウェルとを接続する導電層を持たない。
本願の一部実施例において、前記第２のＳ／Ｄ領域は前記二重拡散層上の第２のウェル中に設けられ、且つ前記第２のＳ／Ｄ領域と前記第２のウェルとは同一タイプのドーパントを有する。
本願の一部実施例において、前記第２のＳ／Ｄ領域と前記二重拡散層とは同一タイプのドーパントを有し、且つ前記第１のウェルと前記二重拡散層とは異なるタイプのドーパントを有する。
本願の一部実施例において、前記第１のＳ／Ｄ領域はＮ型ドーパントを有し、前記第１のウェルはＰ型ドーパントを有し、前記二重拡散層はＮ型ドーパントを有し、前記第２のウェルはＮ型ドーパントを有し、及び前記第２のＳ／Ｄ領域はＮ型ドーパントを有する。
本願の一部実施例において、前記第１のＳ／Ｄ領域と前記第２のＳ／Ｄ領域とは同じ高さである。
本願の一部実施例において、前記第１のウェルと前記第２のウェルとは異なるタイプのドーパントを有する。
本願の一部実施例において、前記第１のウェルは基板中に設けられており、前記第１のＳ／Ｄ領域は前記第１のウェルの一つの領域中に設けられて、且つ前記領域は前記基板の上面に近接する。
本願の他の実施例では半導体装置を提供する。前記半導体装置は、第１のソース／ドレイン（Ｓ／Ｄ）領域と、第２のＳ／Ｄ領域と、ゲート構造とを含むトランジスタを備える。前記第１のソース／ドレイン（Ｓ／Ｄ）領域は二重拡散層上の第１のウェル中に設けられており、このうち前記二重拡散層及び前記第１のウェルは基板上に設けられ、前記第１のウェルと前記二重拡散層は異なるタイプのドーパントを有し、前記第１のＳ／Ｄ領域は前記第１ウェルの一つの領域中に設けられて、且つ前記領域は前記基板の上面に近接する。前記ゲート構造は前記第１のＳ／Ｄ領域と前記第２のＳ／Ｄ領域との間に設けられる。
本願の一部実施例において、前記第１のウェルと前記第１のＳ／Ｄ領域とは異なるタイプのドーパントを有する。
本願の一部実施例において、前記第２のＳ／Ｄ領域は前記二重拡散層上の第２のウェル中に設けられ、且つ前記第２のＳ／Ｄ領域と前記第２のウェル及び前記二重拡散層とは同一タイプのドーパントを有する。
本願の一部実施例において、前記第１のウェルと前記第２のウェルとは異なるタイプのドーパントを有する。
本願の一部実施例において、前記第１のＳ／Ｄ領域と前記第２のＳ／Ｄ領域とは同じ高さである。
本願の一部実施例において、前記第１のＳ／Ｄ領域はＮ型ドーパントを有し、前記第１のウェルはＰ型ドーパントを有し、前記二重拡散層はＮ型ドーパントを有し、前記第２のウェルはＮ型ドーパントを有し、及び前記第２のＳ／Ｄ領域はＮ型ドーパントを有する。
本願の他の実施例では、トランジスタと、電池と、制御素子とを備える充電システムを提供しており、このうち前記制御素子は前記電池の電圧に基づいて前記トランジスタの導電状態を制御するように設けられる。
本願の一部実施例において、前記電圧がしきい値電圧を超えたとき、前記制御素子は前記トランジスタが導電しないように制御する。
本願の一部実施例において、前記制御素子は前記トランジスタに接続する出力端子を一つのみ有する。
本願の実施例において、接面の箇所にダイオードを形成したとしても、本体領域及び導電層を持たないため、ダイオードの正極と第１のＳ／Ｄ領域とはショート回路を形成せず、つまり正極と第１のＳ／Ｄ領域とはオープン回路を形成する。したがってダイオードは二重拡散層と第１のＳ／Ｄ領域との間又は第２のＳ／Ｄ領域と第１のＳ／Ｄ領域との間には導電経路を提供することはない。このように、一つの充電システムは一つのトランジスタのみを使用するものの、充電システムの過充電保護手段及び過放電保護手段もまた正常に動作可能となる。これ以外に、半導体装置（トランジスタ）は本体領域が不要のため、半導体装置（トランジスタ）の製造手順は相対的に簡単となる。
相対的に、従来のパワーＭＯＳトランジスタは構造上の制限のために、電池充放電システムが過充電又は過放電を回避したいのであれば二つのパワーＭＯＳトランジスタを使用する必要がある。しかしながら、二つのパワーＭＯＳトランジスタを制御する回路設計は、複雑度が増してしまう。
上記で本願の技術特徴及び長所をかなり広汎に概説したことで、下記の本願の詳細な記述がより明確になる。本願の特許請求の範囲の標的を構成するその他技術特徴及び長所を以下に記述する。本願の技術分野の当業者であれば、下記に開示する概念及び特定の実施例を用いて、その他構造又は製造工程を修正又は設計して、本願と同一の目的を実現するのはかなり容易であるということを理解するはずである。本願の技術分野の当業者であれば、このような均等な構成は、別紙の特許請求の範囲で限定する本願の技術思想及び範囲から離れないということも理解するはずである。
Ｎ型パワーＭＯＳトランジスタの断面図である。 充電システムの概略図である。 図２の充電システムの充電動作の概略図である。 図２の充電システムの過充電保護の概略図である。 図２の充電システムの放電動作の概略図である。 図２の充電システムの過放電保護の概略図である。 本願の一部実施例に基づき、半導体装置の断面図を例示する。 概略図であり、本願の一部実施例の充電システムを例示する。 図８の充電システムの充電動作の概略図である。 図８の充電システムの過充電保護の概略図である。 図８の充電システムの放電動作の概略図である。 図８の充電システムの過放電保護の概略図である。 概略図であり、本願の他の実施例の充電システムを例示する。 断面図であり、本願の一部実施例のパワーＭＯＳトランジスタを例示する。 断面図であり、本願の一部実施例のパワーＭＯＳトランジスタを例示する。
実施形態及びクレームに図面を合わせて参照するに、本願の開示する内容をより全面的に理解することができるものであるが、図面における同一の構成要素の符号は同一の構成要素を示している。
本願の以下の説明は明細書の一部に組込み且つ構成する図面に付随して、本願の実施例を説明するが、本願は前記実施例に限定されるものではない。また、以下の実施例にて、以下の実施例を適宜整合することで他の実施例を完成することができる。
「一つの実施例」、「実施例」、「例示的な実施例」、「その他実施例」、「更にその他実施例」等は、本願で記述する実施例は特定の特徴、構造又は特性を含むことができることを意味するが、それぞれの実施例が前記特定の特徴、構造又は特性を必ず含むというものではない。更に、「実施例において」という表現は必ずしも同一の実施例を指すというものではないが、同一の実施例であってもよい。
本願が完全に理解されるべく、以下の説明にて詳細な工程及び構造を提示する。明らかに、本願の実施は当業者に既知の特定細部を制限することはない。また、既知の構造及び工程は、本願を不必要に制限するのを避けるために、再度詳述することはない。本願の好ましい実施例は以下に詳述する。しかしながら、実施形態以外に、本願はその他実施例中に広汎に実施することも可能である。本願の範囲は実施形態の内容に限定されず、特許請求の範囲により定義される。
図１は断面図であり、パワー金属酸化物半導体（ＭＯＳ）トランジスタＭ０を備える半導体装置２００を例示する。図１を参照する。ＭＯＳトランジスタＭ０はＮ型ソース２０６と、Ｎ型ドレイン２０３と、ゲート構造２１１と、Ｐ型本体領域２４０とを含む。このうち、Ｎ型ソース２０６はＰ型ウェル２０５中にあり、且つＰ型ウェル２０５は半導体装置２００の基板２０１中に位置する。Ｎ型ドレイン２０３は基板２０１中に位置する。ゲート構造２１１はゲート材料２１０と誘電層２１２とからなる。Ｐ型本体領域２０４はＰ型ウェル２０５中に位置する。ソース２０６、Ｐ型ウェル２０５及びドレイン２０３のドーパントタイプ（Ｄｏｐａｎｔ ｔｙｐｅ）により、Ｍ０はＮ型パワーＭＯＳトランジスタとなる。
一般的には、パワーＭＯＳトランジスタの本体領域はバイアス電圧印加することで、本体領域の電圧レベル（ｖｏｌｔａｇｅ ｌｅｖｅｌ）を制御する必要がある。例えば、本体領域にバイアス電圧を印加することでトランジスタのしきい値電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を決定する。本願の一部実施例においては、本体領域にバイアス電圧を印加することで、本体領域とソースとでショート回路（ｓｈｏｒｔ−ｃｉｒｃｕｉｔｅｄ）を形成する。図１のように、金属層２１５、本体領域２０４及びソース２０６でショート回路を形成する。
また、Ｐ型ウェル２０５とドレイン２０３とは異なるタイプのドーパントを有するため、接面にて寄生ダイオードＰＤ０が発生する。つまり、Ｐ型ウェル２０５及びドレイン２０３はそれぞれ寄生ダイオードＰＤ０の正極及び負極となる。
Ｐ型ウェル２０５及び本体領域２０４は同一のドーパントタイプであるため、寄生ダイオードＰＤ０の正極と本体領域２０４とでショート回路を形成し、そして同時に本体領域２０４は金属層２１５とソース２０６とでショート回路を形成する。言い換えるならば、寄生ダイオードＰＤ０の正極、負極はそれぞれソース２０６、ドレイン２０３と結合（ｃｏｕｐｌｅ）するということである。ＰＤ０が導通すると、ソース２０６とドレイン２０３との間に導電経路が形成されるが、この導電経路は充電システムの過充電保護及び過放電保護手段を無効化してしまう（図４ないし図６にて説明する）。
図２は充電システムの概略図であり、図１のような二つのパワートランジスタＭ０を有する充電システム１０を例示している。図２を参照する。説明を簡単にするために、二つのＭＯＳトランジスタはそれぞれＭ１及びＭ２と標記して、充電システム１０は更に制御素子１４と、電池１２とを含む。
パワーＭＯＳトランジスタＭ１はソースＳ１と、ドレインＤ１と、ゲートＧ１とを含む。同様に、パワーＭＯＳトランジスタＭ２はソースＳ２と、ドレインＤ２と、ゲートＧ２とを含む。これ以外に、寄生ダイオードＰＤ０もまたＰＤ１及びＰＤ２として標記する。
寄生ダイオードＰＤ１の正極、負極はそれぞれＭＯＳトランジスタＭ１のソース、ドレインと結合する。寄生ダイオードＰＤ２の正極、負極はそれぞれＭＯＳトランジスタＭ２のソース、ドレインと結合する。パワーＭＯＳトランジスタＭ１のドレインとパワーＭＯＳトランジスタＭ２のドレインとが結合して、ドレイン共通構造を形成する。
制御素子１４は電池１２の電圧により、パワーＭＯＳトランジスタＭ１及びＭ２の導通状況を制御する。一部操作において、制御素子１４はノード１６の電圧レベルに基づいて電池１２の電圧を判断する。更に説明すると、制御素子１４は二つの出力端子１４０と１４２とを有する。制御素子１４は制御信号を出力端子１４０及び１４２を通じてパワーＭＯＳトランジスタＭ０及びＭ１に送信する。パワーＭＯＳトランジスタＭ０及びＭ１の制御動作は図３ないし図６にて説明する。
図３は図２の充電システム２０の充電動作の概略図である。図３を参照する。充電システム１０は端子Ｖ＋とＶ−との間に一つの充電器１８を介在させる。動作において、制御素子１４はパワーＭＯＳトランジスタＭ１及びＭ２の導通状態を制御する。結果、回路を形成して、充電器１８は電池１２を充電する。
図４は図２の充電システムの過充電保護の概略図である。図４を参照する。制御素子１４は電池１２の電圧がしきい値電圧を超えたと判定した場合、予期しない過充電が発生する恐れがある。よって、過充電保護手段を起動して、制御素子１４はパワーＭＯＳトランジスタＭ２が導電しない状態となるように制御することで、回路を切断する。一部動作において、制御素子１４はパワーＭＯＳトランジスタＭ１及びＭ２が導電しない状態となるように同時に制御して、回路を切断する。
一部動作において、下記に説明するように、パワーＭＯＳトランジスタＭ１が導電しない状態となるように制御するものの、パワーＭＯＳトランジスタＭ１はなおも別の導電経路を提供する。寄生ダイオードＰＤ１の正極と充電器１８の正極とが結合して、相対的に高い電圧レベルとなり、負極と充電器１８の負極とが結合して、相対的に低い電圧レベルとなる状況において、寄生ダイオードＰＤ１は導電状態となる。結果的にパワーＭＯＳトランジスタＭ１の寄生ダイオードＰＤ１が導電経路を提供する。
一方、パワーＭＯＳトランジスタＭ２が導電しない状態となるように制御することで、パワーＭＯＳトランジスタＭ２は結果的に導電しなくなる。下記に説明するように、パワーＭＯＳトランジスタＭ２は導電経路を提供しなくなる。寄生ダイオードＰＤ２の正極と充電器１８の負極とが結合して、相対的に低い電圧レベルとなり、負極と充電器１８の正極とが結合して、相対的に高い電圧レベルとなる状況において、寄生ダイオードＰＤ１は導電しない状態となり、導電経路を提供しなくなる。回路が切断されて、充電器１８が電池１２への充電を停止するため、予期しない過充電という不具合は回避することができる。
充電システム１０において、二つのパワーＭＯＳトランジスタＭ１及びＭ２で過充電保護手段を構成する。仮に充電システム１０からパワーＭＯＳトランジスタＭ２を取り外す、つまり充電システム１０が一つのＭＯＳトランジスタＭ１のみとなると、寄生ダイオードＰＤ１の負極と充電器１８の負極（つまりＶ−）とが結合する。制御素子１４が電池１２の電圧がしきい値電圧を超えたと判定した場合、予期しない過充電が発生する恐れがある。よって、制御素子１４はパワーＭＯＳトランジスタＭ１が導電しないように制御する。しかし上記したように、寄生ダイオードＰＤ１はなおも一つの導電経路を提供する。回路は完全には切断されず、充電器１８は引き続き電池１２を充電するので、予期しない過充電という不具合が発生する恐れがある。また、二つのトランジスタを使用する、例えばパワーＭＯＳトランジスタＭ１及びＭ２により一つの充電システム１０を設計すると相対的な複雑度が増してしまう。例えば、制御素子１４は二つの出力端子１４０及び１４２を配置しなければならない。
図５は図２の充電システムの放電動作の概略図である。図５を参照する。充電システム１０は端子Ｖ＋と端子Ｖ−との間に負荷１９を介在させている。制御素子１４はパワーＭＯＳトランジスタＭ１及びＭ２が導電状態となるよう制御する。結果、回路を形成して、電池１２は負荷１９を放電する。
図６は図２の充電システムの過放電保護の概略図である。図６を参照する。制御素子１４は電池１２の電圧がしきい値電圧未満であると判定した場合、予期しない過放電が発生する恐れがある。よって、過放電保護手段を起動して、制御素子１４はパワーＭＯＳトランジスタＭ１が導電しない状態となるように制御することで、回路を切断する。一部動作において、制御素子１４は同時にパワーＭＯＳトランジスタＭ１及びＭ２が導電しない状態となるように制御して、回路を切断する。
一部動作において、下記に説明するように、パワーＭＯＳトランジスタＭ２を導電しないように制御するものの、パワーＭＯＳトランジスタＭ２はなおも別の導電経路を提供する。寄生ダイオードＰＤ２の正極と電池１２の正極とが結合して、相対的に高い電圧レベルとなり、負極と電池１２の負極とが結合して、相対的に低い電圧レベルとなる状況において、寄生ダイオードＰＤ２は導電状態となる。結果的にパワーＭＯＳトランジスタＭ２の寄生ダイオードＰＤ２が導電経路を提供する。
一方、パワーＭＯＳトランジスタＭ１が導電しないように制御することで、パワーＭＯＳトランジスタＭ１は結果的に導電しなくなる。下記に説明するように、パワーＭＯＳトランジスタＭ１は導電経路を提供しなくなる。寄生ダイオードＰＤ１の正極と電池１２の負極とが結合して、相対的に低い電圧レベルとなり、負極と電池１２の正極とが結合して、相対的に高い電圧レベルとなる状況において、寄生ダイオードＰＤ１は導電しない状態となり、導電経路を提供しなくなる。回路が切断されて、電池１２が充電を停止するため、予期しない過放電という不具合は回避することができる。
充電システム１０において、二つのパワーＭＯＳトランジスタＭ１及びＭ２で過放電保護手段を構成する。仮に充電システム１０からパワーＭＯＳトランジスタＭ１を取り外す、つまり充電システム１０が一つのＭＯＳトランジスタＭ２のみとなると、寄生ダイオードＰＤ２の負極と電池１２の負極とが結合する。制御素子１４が電池１２の電圧がしきい値電圧未満であると判定した場合、予期しない過放電が発生する恐れがあることから、よって、制御素子１４はパワーＭＯＳトランジスタＭ２が導電しないように制御する。しかし上記したように、寄生ダイオードＰＤ２はなおも一つの導電経路を提供する。回路は切断されていないため、電池１２は引き続き充電するので、予期しない過放電という不具合が発生する恐れがある。
上記をまとめるに、パワーＭＯＳトランジスタＭ０の構造上の制限のために、過充電又は過放電を回避したいのであれば二つのパワーＭＯＳトランジスタＭ０を使用する必要がある。しかしながら、二つのパワーＭＯＳトランジスタを制御する設計は、複雑度が増してしまう。
図７は断面図であり、本願の一部実施例の半導体装置３０を例示する。半導体装置はトランジスタ３２を備える。図７に示すように、トランジスタ３２は第１のＳ／Ｄ領域３０６と、第２のＳ／Ｄ領域３１０と、ゲート構造３３とを含む。このうち、第１のＳ／Ｄ領域３０６は第１のウェル３０４中に位置し、且つ第１のウェル３０４は半導体装置３０の基板３００中に位置する。第２のＳ／Ｄ領域３１０は第２のウェル３０８中に位置し、且つ第２のウェル３０８は半導体装置３０の基板３００中に位置する。ゲート構造３３は導電材料３１４と誘電層３１２とからなる。本願のＳ／Ｄ領域、ウェル及びその他部材の定義は米国特許出願第１３／７４０，８９８号明細書（出願日２０１３年１月１４日、名称「ＰＯＷＥＲ ＭＯＳＦＥＴ ＤＥＶＩＣＥ ＷＩＴＨ Ａ ＧＡＴＥ ＣＯＮＤＵＣＴＯＲ ＳＵＲＲＯＵＮＤＩＮＧ ＳＯＵＲＣＥ ＡＮＤ ＤＲＡＩＮ ＰＩＬＬＡＲＳ」）を参照することができるものであって、その全文は本願に組み入れる。
本願の一部実施例において、第１のＳ／Ｄ領域３０６はＮ型領域であり、第１のウェル３０４はＰ型ウェルであり、二重拡散層３０２はＮ型層であり、基板３００中に位置しており、第２のウェル３０８はＮ型ウェルであり、第２のＳ／Ｄ領域３１０はＮ型領域である。後続にてこの実施例を参照して説明するが、これに限定はされない。本願の一部実施例において、半導体装置３０のウェル及びソース／ドレイン領域のドーパントと上記実施例のドーパントとは反対の形態である。
ゲート構造３３に対して、半導体装置３０は非対称ドープタイプに属する。例えば、本願の一部実施例において、第１のウェル３０４はＰ型ドーパントを有する以外に、その他半導体装置３０のソース／ドレイン領域及びウェルはＮ型ドーパントを有する。
ゲート構造３３は基板３００のディープ・トレンチ中に設けられるので、トランジスタ３２はディープ・トレンチ型ゲート構造を有する。ゲート構造３３は第１のＳ／Ｄ領域３０６と第２のＳ／Ｄ領域３１０との間に位置する。第１のＳ／Ｄ領域３０６はゲート構造３３に緊密に隣接するとともに、順次ゲート構造３３は第２のＳ／Ｄ領域３１０に緊密に隣接する。
第１のＳ／Ｄ領域３０６はゲート構造３３の一方側に設けられ且つ二重拡散層３０２の上方に位置しており、このうち二重拡散層３０２は第１のウェル３０４の下方に位置する。第１のＳ／Ｄ領域３０６は第１のウェル３０４が基板３００の上面３７に近い領域を画成することができる
一部実施例において、第１のＳ／Ｄ領域３０６はＮ型高濃度ドーパントである。一部実施例において、二重拡散層３０２の上半部のドープ濃度は二重拡散層の下半部のドープ濃度よりも高い。
一部実施例において、第２のＳ／Ｄ領域３１０は第１のＳ／Ｄ領域３０６に対して、ゲート構造３３の他方側にあり且つ二重拡散層３０２の上に設けられており、このうち二重拡散層３０２は第１のウェル３０８の下方に位置する。また、第２のＳ／Ｄ領域３１０と第１のＳ／Ｄ領域３０６とは同じ高さである。第２のＳ／Ｄ領域３１０と第２のウェル３０８及び二重拡散層３０２とは同一タイプのドーパントを有することから、第２のＳ／Ｄ領域３１０と第２のウェル３０８及び二重拡散層３０２は一体として見なして、トランジスタ３２の第２のＳ／Ｄ領域とすることができる。
トランジスタ３２は第１のウェル３０２中に本体領域を持たない。このように、導電層、例えば図１の金属層２１５を提供する必要がなく（存在しない本体領域と第１のＳ／Ｄ領域３０６又は本体領域と第２のＳ／Ｄ領域３１０を接続する）、及び存在しない本体領域に対してバイアス電圧を印加する。
第１のウェル３０４と二重拡散層３０２とは異なるタイプのドーパントタイプである。よって、接面の箇所にはダイオードＰＤ３が形成される。第１のウェル３０４及び二重拡散層３０２はそれぞれダイオードＰＤ３の正極及び負極となる。本体領域及び導電層を持たないことから、ＰＤ３の正極と第１のＳ／Ｄ領域３０６とでショート回路を形成せず、つまりダイオードＰＤ３と第１のＳ／Ｄ領域３０６とがオープン回路を形成する。したがってダイオードＰＤ３は二重拡散層３０２と第１のＳ／Ｄ領域３０６との間又は第２のＳ／Ｄ領域３１０と第１のＳ／Ｄ領域３０６との間には導電経路を提供することはない。このように、図９ないし図１２に説明するように、一つの充電システムは一つのトランジスタ３２のみを使用するものの、充電システムの過充電保護手段及び過放電保護手段もまた正常に動作可能となる。また、本体領域は不要のため、半導体の製造手順は相対的に簡単となる。
上記したように、本願の実施例において、第２のウェル３０８はＮ型ウェルである。トランジスタ３２はゲート構造３３が制御するキャリアチャネルを有するが、本願はこれに限定しない。本願の一部実施例において、第２のウェル３０８はＰ型ウェルであり、トランジスタ３２はゲート構造３３により制御可能な二つのキャリアチャネルを含む。
図８は概略図であり、本願の一部実施例の充電システム４０を例示しており、図７のトランジスタ３２を使用する。図８を参照する。充電システム４０は図２に記載する充電システム１０に類似する。充電システム４０はトランジスタ３２以外に、ロジックＡＮＤゲート４２を更に含む。記述しやすくするために、充電システム４０の回路動作中にて、第１のソース／ドレイン領域を第１のＳ／Ｄ領域３０６と呼び、第２のソース／ドレイン領域を第２のＳ／Ｄ領域３１０と呼ぶ。
図９ないし図１２の説明に詳述するように、制御素子１４は電池１２の電圧に基づいてトランジスタ３２の導通状況を制御して、ひいては過充電保護手段及び過放電保護手段を起動する。
図９は図８の充電システム４０の充電動作の概略図である。図９を参照する。充電システム４０は端子Ｖ＋とＶ−との間に一つの充電器１８を介在させる。動作において、電池１２への充電のために、制御素子１４はトランジスタ３２の導通状態を制御する。結果、回路を形成して、充電器１８は電池１２を充電する。
図１０は図８の充電システム４０の過充電保護の概略図である。図１０を参照する。制御素子１４は電池１２の電圧がしきい値電圧を超えたと判定した場合、予期しない過充電が発生する恐れがある。よって、過充電保護手段を起動するために、制御素子１４はトランジスタ３２が導電しない状態となるように制御することで、回路を切断する。
図７を参照する。寄生ダイオードＰＤ３はトランジスタ３２の第１のＳ／Ｄ領域３０６と第２のＳ／Ｄ領域３１０との間に導電経路を提供することはない。したがって、トランジスタ３２が導電しないように制御すると、トランジスタ３２は結果的に導電しなくなる。図２におけるＭ１及びＭ２のように、Ｍ１及びＭ２を導電しないように制御したとしても、Ｍ１及びＭ２はなおも一つの導電経路を提供するようなことは生じない。
図１０に戻る。回路が切断されて、充電器１８が電池１２への充電を停止するため、予期しない過充電という不具合は回避することができる。充電システム４０は一つのトランジスタで過充電の保護手段を達成することができる。
図１１は図８の充電システム４０の放電動作の概略図である。図１１を参照する。充電システム４０は端子Ｖ＋と端子Ｖ−との間に負荷１９を介在させることで、電池１２からの電気エネルギーを受けるので、電池が放電する。制御素子１４はトランジスタ３２を導電状態に制御する。結果、回路を形成して、電池１２は負荷１９を放電する。
図１２は図８の充電システム４０の過放電保護の概略図である。図１２を参照する。制御素子１４は電池１２の電圧がしきい値電圧未満であると判定した場合、予期しない過放電が発生する恐れがある。よって、過放電保護手段を起動して、制御素子１４はトランジスタ３２が導電しない状態となるように制御することで、回路を切断する。
図７を参照する。寄生ダイオードＰＤ３はトランジスタ３２の第１のＳ／Ｄ領域３０６と第２のＳ／Ｄ領域３１０との間に導電経路を提供することはない。したがって、トランジスタ３２が導電しないように制御すると、トランジスタ３２は結果的に導電しなくなる。図２におけるＭ１及びＭ２のように、Ｍ１及びＭ２を導電しないように制御したとしても、Ｍ１及びＭ２はなおも一つの導電経路を提供するようなことは生じない。
図１２に戻る。回路は切断されるため、電池１２は放電を停止する。よって、予期しない過放電という不具合は回避することができる。充電システム４０は一つのトランジスタで過放電の保護手段を達成することができる。
図１３は概略図であり、本願の他の実施例の充電システム５０を例示しており、図７のトランジスタを使用する。図１３を参照する。充電システム５０は図８の充電システム４０に類似する。充電システム５０は、単一の出力端子５４０を有する制御素子５４を含む。制御素子５４は出力端子５４０によりトランジスタ３２の導電状態を制御する。
図１４は断面図であり、本願の一部実施例の半導体装置６０を例示する。半導体装置６０はトランジスタ６２を備える。図１４を参照する。トランジスタ６２は図７のトランジスタ３２に類似する。トランジスタ６２は二重拡散層６０２を含み、二重拡散層６０２の一側縁６０４とゲート構造３３の側壁３１６とが面一となっている。図７の寄生ダイオードＰＤ３のように、本願では基板３００と二重拡散層６０２との間に寄生ダイオードＰＤ４を形成する。トランジスタ６２は図７の充電システム４０内でも使用することができ、トランジスタ３２と同一の効果も提供できる。
図１５は断面図であり、本願の一部実施例の半導体装置７０を例示する。図１５を参照する。トランジスタ７２は図１４のトランジスタ６２に類似する。トランジスタ７２は第２のＳ／Ｄ領域６１０を含み且つ図１４中の第２のウェル３０８がない。第２のＳ／Ｄ領域６１０は基板３００の上面３７から二重拡散層６０２にまで延在し且つ前記二重拡散層６０２に接触する。トランジスタ７２は図７の充電システム４０内でも使用することができ、トランジスタ３２と同一の効果も提供できる。
本願では、第１のウェル３０４中に本体領域を持たないトランジスタ３２を提供する。このように、導電層（例えば図１の金属層２１５）を提供する必要がなく、存在しない本体領域と第１のＳ／Ｄ領域３０６又は本体領域と第２のＳ／Ｄ領域３１０を接続し、及び存在しない本体領域に対してバイアス電圧を印加する。
接面の箇所にダイオードＰＤ３を形成したとしても、本体領域及び導電層を持たず、ＰＤ３の正極と第１のＳ／Ｄ領域３０６とはショート回路を形成していないため、ＰＤ３は二重拡散層３０２と第１のＳ／Ｄ領域３０６との間又は第２のＳ／Ｄ領域３１０と第１のＳ／Ｄ領域３０６との間に一つの導電経路を提供することはない。このように、一つの充電システムは一つのトランジスタ３２を使用するものの、充電システムの過充電保護手段及び過放電保護手段もまた正常に動作可能となる。これ以外に、本体領域は不要のため、半導体の製造手順は相対的に簡単となる。
相対的に、パワーＭＯＳトランジスタＭ０の構造上の制限のために、電池充放電システムが過充電又は過放電を回避したいのであれば二つのパワーＭＯＳトランジスタＭ０を使用する必要がある。しかしながら、二つのパワーＭＯＳトランジスタを制御する設計は、複雑度が増してしまう。
本願の実施例では半導体装置を提供する。前記半導体装置は、第１のソース／ドレイン（Ｓ／Ｄ）領域と、第２のソース／ドレイン（Ｓ／Ｄ）領域と、ゲート構造とを含むトランジスタを備える。前記第１のＳ／Ｄ領域は二重拡散層上の第１のウェル中に設けられており、このうち前記第１のウェルと前記二重拡散層は接面にてダイオードを形成し、且つ前記ダイオードの正極と前記第１のＳ／Ｄ領域とがオープン回路を形成する。前記ゲート構造は前記第１のＳ／Ｄ領域と前記第２のＳ／Ｄ領域との間に設けられる。
本願の他の実施例では半導体装置を提供する。前記半導体装置は、第１のソース／ドレイン（Ｓ／Ｄ）領域と、第２のＳ／Ｄ領域と、ゲート構造とを含むトランジスタを備える。前記第１のソース／ドレイン（Ｓ／Ｄ）領域は二重拡散層上の第１のウェル中に設けられており、このうち前記二重拡散層及び前記第１のウェルは基板上に設けられ、前記第１のウェルと前記二重拡散層は異なるタイプのドーパントを有し、前記第１のＳ／Ｄ領域は前記第１ウェルの一つの領域中に設けられて、且つ前記領域は前記基板の上面に近接する。前記ゲート構造は前記第１のＳ／Ｄ領域と前記第２のＳ／Ｄ領域との間に設けられる。
本願の他の実施例では、トランジスタと、電池と、制御素子とを備える充電システムを提供しており、このうち前記制御素子は前記電池の電圧に基づいて前記トランジスタの導電状態を制御するように設けられる。
確かに本願及びその長所をすでに詳述したが、各種変化、交換及び置換を実行可能であり、そしてこれは特許請求の範囲で定義する本願の技術思想及び範囲から離れないものであると理解すべきである。例えば、異なる方法を用いて上記した数多くの製造工程を実施することができ、しかもその他製造工程又はその組合せで上記した数多くの製造工程と置換することができる。
更には、本願の範囲は明細書中に記載する製造工程、機械、製造、物質組成物、手段、方法及びステップの特定の実施例に限定されるものではない。前記技術の当業者は、本願の開示内容から、本願に基づいて本文に記載する対応する実施例と同一の機能を有する、又は実質的に同一の結果に達する既存又は未来的に発展する製造工程、機械、製造、物質組成物、手段、方法、又はステップを使用することができるということを理解することができる。これにより、これら製造工程、機械、製造、物質組成物、手段、方法、又はステップは本願の特許請求の範囲内に含まれる。
１０ 充電システム
１２ 電池
１４ 制御素子
１６ ノード
１８ 充電器
１９ 負荷
３０ 半導体装置
３２ トランジスタ
３３ ゲート構造
３７ 上面
４０ 充電システム
４２ ロジックＡＮＤゲート
５０ 充電システム
５４ 制御素子
６０ 半導体装置
６２ トランジスタ
７０ 半導体装置
７２ トランジスタ
１４０ 出力端子
１４２ 出力端子
２００ 半導体装置
２０１ 基板
２０３ ドレイン
２０４ 本体領域
２０５ Ｐ型ウェル
２０６ ソース
２１０ ゲート材料
２１１ ゲート構造
２１２ 誘電層
２１５ 金属層
３００ 基板
３０２ 二重拡散層
３０４ 第１のウェル
３０６ 第１のＳ／Ｄ領域
３０８ 第２のウェル
３１０ 第２のＳ／Ｄ領域
３１２ 誘電層
３１４ 導電材料
３１６ 側壁
５４０ 出力端子
６０２ 二重拡散層
６０４ 側面
６１０ 第２のＳ／Ｄ領域
Ｄ１ ドレイン
Ｄ２ ドレイン
Ｇ１ ゲート
Ｇ２ ゲート
Ｍ０ パワーＭＯＳトランジスタ
Ｍ１ パワーＭＯＳトランジスタ
Ｍ２ パワーＭＯＳトランジスタ
ＰＤ０ 寄生ダイオード
ＰＤ１ 寄生ダイオード
ＰＤ３ 寄生ダイオード
ＰＤ４ 寄生ダイオード
Ｓ１ ソース
Ｓ２ ソース
Ｖ− 端子
Ｖ＋ 端子

Claims (17)

  1. 半導体装置において、
    トランジスタであって、
    二重拡散層上の第１のウェル中に設けられており、前記二重拡散層と前記第１のウェルとが接面にてダイオードを形成しており、前記ダイオードの正極とでオープン回路を形成する第１のソース／ドレイン（Ｓ／Ｄ）領域と、
    第２のＳ／Ｄ領域と、
    前記第１のＳ／Ｄ領域と前記第２のＳ／Ｄ領域との間に設けられるゲート構造と、
    を含むトランジスタ、
    を備え、
    前記第２のＳ／Ｄ領域は前記二重拡散層上の第２のウェル中に設けられ、前記第２のＳ／Ｄ領域と前記第２のウェルとは同一タイプのドーパントを有し、
    前記第１のＳ／Ｄ領域と前記第２のＳ／Ｄ領域とは同じ高さである、半導体装置。
  2. 前記第１のウェルはトランジスタの本体領域を持たない、請求項１に記載の半導体装置。
  3. 前記半導体装置は前記トランジスタの本体領域を持たない、請求項１に記載の半導体装置。
  4. 前記半導体装置は、前記第１のＳ／Ｄ領域と前記第１のウェルとを接続する導電層を持たない、請求項１に記載の半導体装置。
  5. 前記第２のＳ／Ｄ領域と前記二重拡散層とは同一タイプのドーパントを有し、前記第１のウェルと前記二重拡散層とは異なるタイプのドーパントを有する、請求項１に記載の半導体装置。
  6. 前記第１のＳ／Ｄ領域はＮ型ドーパントを有し、前記第１のウェルはＰ型ドーパントを有し、前記二重拡散層はＮ型ドーパントを有し、前記第２のウェルはＮ型ドーパントを有し、前記第２のＳ／Ｄ領域はＮ型ドーパントを有する、請求項５に記載の半導体装置。
  7. 前記第１のウェルと前記第２のウェルとは異なるタイプのドーパントを有する、請求項１に記載の半導体装置。
  8. 前記第１のウェルは基板中に設けられており、前記第１のＳ／Ｄ領域は前記第１のウェルの一つの領域中に設けられ、前記領域は前記基板の上面に近接する、請求項１に記載の半導体装置。
  9. 半導体装置において、
    トランジスタであって、
    二重拡散層上の第１のウェル中に設けられており、前記二重拡散層及び前記第１のウェルは基板上に設けられ、前記第１のウェルと前記二重拡散層は異なるタイプのドーパントを有し、 前記第１のウェルの一つの領域中に設けられて、且つ前記領域は前記基板の上面に近接する第１のソース／ドレイン（Ｓ／Ｄ）領域と、
    第２のＳ／Ｄ領域と、
    前記第１のＳ／Ｄ領域と前記第２のＳ／Ｄ領域との間に設けられるゲート構造と、
    を含むトランジスタ
    を備え、
    前記第１のＳ／Ｄ領域と前記第２のＳ／Ｄ領域とは同じ高さである、半導体装置。
  10. 前記第１のウェルと前記第１のＳ／Ｄ領域とは異なるタイプのドーパントを有する、請求項９に記載の半導体装置。
  11. 前記第２のＳ／Ｄ領域は前記二重拡散層上の第２のウェル中に設けられ、前記第２のＳ／Ｄ領域と前記第２のウェル及び前記二重拡散層とは同一タイプのドーパントを有する、請求項９に記載の半導体装置。
  12. 前記第１のウェルと前記第２のウェルとは異なるタイプのドーパントを有する、請求項１１に記載の半導体装置。
  13. 前記第１のＳ／Ｄ領域はＮ型ドーパントを有し、前記第１のウェルはＰ型ドーパントを有し、前記二重拡散層はＮ型ドーパントを有し、前記第２のウェルはＮ型ドーパントを有し、前記第２のＳ／Ｄ領域はＮ型ドーパントを有する、請求項１１に記載の半導体装置。
  14. 充電システムにおいて、
    トランジスタと、
    電池と、
    前記電池の電圧に基づいて前記トランジスタの導電状態を制御するように設けられる制御素子と、
    を備えており、
    前記トランジスタは、
    二重拡散層上の第１のウェル中に設けられており、前記二重拡散層と前記第１のウェルとが接面にてダイオードを形成しており、前記ダイオードの正極とでオープン回路を形成する第１のソース／ドレイン（Ｓ／Ｄ）領域と、
    第２のＳ／Ｄ領域と、
    前記第１のＳ／Ｄ領域と前記第２のＳ／Ｄ領域との間に設けられるゲート構造と、
    を含み、
    前記第２のＳ／Ｄ領域は前記二重拡散層上の第２のウェル中に設けられ、前記第２のＳ／Ｄ領域と前記第２のウェルとは同一タイプのドーパントを有し、
    前記第１のＳ／Ｄ領域と前記第２のＳ／Ｄ領域とは同じ高さである、充電システム。
  15. 前記電圧がしきい値電圧を超えたとき、前記制御素子は前記トランジスタが導電しないように制御する、請求項１４に記載の充電システム。
  16. 前記電圧がしきい値電圧未満のとき、前記制御素子は前記トランジスタが導電しないように制御する、請求項１４に記載の充電システム。
  17. 前記制御素子は前記トランジスタに接続する出力端子を一つのみ有する、請求項１４に記載の充電システム。
JP2020065972A 2017-04-14 2020-04-01 半導体装置及びその充電システム Active JP6949167B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762485709P 2017-04-14 2017-04-14
US62/485,709 2017-04-14
US15/858,746 US11227925B2 (en) 2017-04-14 2017-12-29 Semiconductor device and charging system using the same
US15/858,746 2017-12-29
JP2018040518A JP2018182307A (ja) 2017-04-14 2018-03-07 半導体装置及びその充電システム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018040518A Division JP2018182307A (ja) 2017-04-14 2018-03-07 半導体装置及びその充電システム

Publications (2)

Publication Number Publication Date
JP2020113788A JP2020113788A (ja) 2020-07-27
JP6949167B2 true JP6949167B2 (ja) 2021-10-13

Family

ID=63790317

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018040518A Pending JP2018182307A (ja) 2017-04-14 2018-03-07 半導体装置及びその充電システム
JP2020065972A Active JP6949167B2 (ja) 2017-04-14 2020-04-01 半導体装置及びその充電システム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018040518A Pending JP2018182307A (ja) 2017-04-14 2018-03-07 半導体装置及びその充電システム

Country Status (4)

Country Link
US (1) US11227925B2 (ja)
JP (2) JP2018182307A (ja)
CN (1) CN108735815A (ja)
TW (2) TWI689102B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7253674B2 (ja) * 2021-03-29 2023-04-06 ヌヴォトンテクノロジージャパン株式会社 半導体装置、電池保護回路、および、パワーマネージメント回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60154671A (ja) 1984-01-25 1985-08-14 Hitachi Ltd 半導体装置
JPH0697450B2 (ja) 1987-10-30 1994-11-30 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン コンピユータ・システム
JPH0335534A (ja) 1989-07-03 1991-02-15 Seiko Epson Corp 半導体装置の製造方法
US5640034A (en) * 1992-05-18 1997-06-17 Texas Instruments Incorporated Top-drain trench based resurf DMOS transistor structure
US6351009B1 (en) * 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
JP2001352683A (ja) 2000-06-02 2001-12-21 Seiko Instruments Inc 充放電式電源装置
TW495951B (en) 2001-05-29 2002-07-21 Taiwan Semiconductor Mfg Electro-static discharge protection design for charged-device mode using deep well structure
EP1498998A1 (en) * 2003-07-16 2005-01-19 Dialog Semiconductor GmbH Protection switch with reverse voltage protection
CN101364610B (zh) 2007-08-10 2012-06-27 力芯科技股份有限公司 沟槽式功率金氧半晶体管及其制作方法
KR101710599B1 (ko) * 2011-01-12 2017-02-27 삼성전자 주식회사 반도체 장치 및 그 제조 방법
JP2013004539A (ja) 2011-06-10 2013-01-07 Toshiba Corp 半導体装置、金属膜の製造方法及び半導体装置の製造方法
JP5927017B2 (ja) * 2012-04-20 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2014049481A (ja) 2012-08-29 2014-03-17 Toshiba Corp 半導体装置
TWI560886B (en) * 2014-09-25 2016-12-01 Inotera Memories Inc Non-floating vertical transistor structure and method for forming the same
CN107425072A (zh) * 2017-09-06 2017-12-01 睿力集成电路有限公司 一种半导体存储器的器件结构

Also Published As

Publication number Publication date
JP2020113788A (ja) 2020-07-27
TWI731583B (zh) 2021-06-21
TWI689102B (zh) 2020-03-21
US11227925B2 (en) 2022-01-18
CN108735815A (zh) 2018-11-02
TW201838191A (zh) 2018-10-16
TW202025496A (zh) 2020-07-01
US20180301554A1 (en) 2018-10-18
JP2018182307A (ja) 2018-11-15

Similar Documents

Publication Publication Date Title
JP5711040B2 (ja) 双方向スイッチおよびそれを利用した充放電保護装置
US8084812B2 (en) Bidirectional semiconductor device, method of fabricating the same, and semiconductor device incorporating the same
US7910409B2 (en) Bi-directional transistor with by-pass path and method therefor
US9245888B2 (en) Reverse polarity protection for n-substrate high-side switches
KR101791697B1 (ko) 충방전 제어 회로 및 배터리 장치
JP2012060762A (ja) 充放電制御回路及びバッテリ装置
KR20060051905A (ko) 스위칭 소자 및 그것을 이용한 보호 회로
JP6949167B2 (ja) 半導体装置及びその充電システム
JP2004274039A (ja) 双方向素子およびその製造方法、半導体装置
TWI251346B (en) Semiconductor device and driving circuit for semiconductor device
JP2000102182A (ja) ２次電池の過充電・過放電防止回路
KR20120025982A (ko) 충방전 제어 회로 및 배터리 장치
JP7166387B2 (ja) 半導体装置及び制御システム
CN105336788A (zh) 半导体器件
CN113824438A (zh) 用于电池保护开关的半导体器件
EP4044255A1 (en) Semiconductor device
CN115579975A (zh) 电池安全管理系统
TW202135418A (zh) 充放電控制電路以及電池裝置
US20130127519A1 (en) Auto Switch Mosfet

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210921

R150 Certificate of patent or registration of utility model

Ref document number: 6949167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150